专利名称：无线通信发射机和接收机的制作方法
技术领域：
本发明涉及无线通信发射机和无线通信接收机，当在相同频带处理包含因特网连接、MPEG2数据发送、DV(数字视频)信号发送等多个通信系统时，能充分地利用加入到数据符号前面的前同步码，在早期阶段将每个系统从其它系统中区别出来。
背景技术：
最近，旨在于与电缆系统无缝连接的移动通信系统引起了人们的重视。同时，从有效利用频率的观点来看，还有这样一种趋势，让多个系统共享相同的频带，如图41所示，来代替让一个系统独占一个特定频率。
在这种趋势下，已经有将因特网连接、MPEG2数据发送、DV(数字视频)信号发送和其它多种通信系统在同一个频带上付诸实践的尝试。
但是，由于当使用无线传输来处理这些不同的系统时，所要求的QoS(服务品质)依赖于每个系统而互不相同，这样就可能在物理层(调制方案、交织、纠错编码等)、MAC(介质访问控制)层(帧的长度和帧的结构不同)和其它层上不同，如图42所示。因此，为了正确地解调这些不同的系统，就有必要在解调数据后来识别每个系统。
由于这个原因，常规的技术藉此采用这样的方法，不管是否需要一个信号，该信号必须在其物理层和MAC层被解调一次，然后，如果该数据被确定为需要的数据，则继续解调，否则就取消解调。
但是，上述现有技术存在这样的问题，即要花时间来识别服务(系统)，并且还需要额外的功率来解调不必要的信号。
从上述问题的观点看，本发明已经取得进展。
发明内容
因此本发明的一个目的是提供一种无线通信发射机和无线通信接收机，在早期阶段简单而准确地从多个共享频带的系统中检测到所希望系统信号的到达。
根据本申请第一个发明，无线通信发射机包括用于编码信息信号的编码器、用于保存已知信号序列的前同步码信号的前同步码信号存储器、以及用于将前同步码信号与编码信息信号相加的加法部分，在其中至少部分前同步码信号具有依赖于传输的通信系统的不同(参看图3)而确定的Tw/N，其中，Tw为符号长度，N为等于1或大于1的整数周期。
根据本申请第二个发明，前同步码信号包括具有多个不同周期，Tw/N(参看图12)的信号。
根据本申请第三个发明，无线通信发射机包括用于编码信息信号的编码器、用于保存已知信号序列的前同步码信号的前同步码信号存储器、以及用于将前同步码信号与编码信息信号相加的加法部分，在其中至少部分前同步码信号具有Tw/N，其中，Tw为符号长度，N为等于1或大于1的整数的周期，并且该周期Tw/N的一部分信号依赖于传输的通信系统(参看图15，21和19)而被反相。
根据本申请第四个发明，周期Tw/N的信号每隔一个周期被反相(参看图25)。
根据本申请第五个发明，每隔一个周期被反相的一部分信号还要被反相(参看图28)。
根据本申请第六个发明，无线通信发射机包括用于编码信息信号的编码器、用于保存已知信号序列的前同步码信号的前同步码信号存储器、以及用于将前同步码信号与编码信息信号相加的加法部分，在其中至少一部分前同步码信号适合具有Tw/N，其中，Tw为符号长度，N为等于1或大于1的整数的周期，并且该周期Tw/N的一部分信号每隔一个周期在相位上被延迟，延迟大小是依赖于传输的通信系统不同而确定的L(-π＜L＜π)(参看图32)。
根据本申请第七个发明，无线通信接收机包括解码器，用于解码从无线通信发射机发送来的信息信号、以及前同步码信号区分部分，用于区分已知信号序列的前同步码信号，其中，前同步码区分部分包括延迟相关器，用于计算接收信号与将接收信号延迟Tw/N，其中，Tw为符号长度，N为等于1或大于1的整数后的信号之间的相关值，以及相关输出比较器，用于将延迟相关器的输出和与接收信号电平值相关的阈值进行比较(参看图22)。
本申请第八个发明被构造，以提供多个延迟相关器，并且相关输出比较器将每个延迟相关器输出幅值和与接收信号值相关的阈值进行比较(参看图5)。
本申请第九个发明被构造，使得相关输出比较器包括第一比较器，用于比较第一输入信号和一个乘积，该乘积是接收信号电平值同一个常数的乘积；第二比较器，用于比较第二输入信号和一个乘积，该乘积是接收信号电平值同一个常数的乘积；第一与电路，用于实施第一和第二比较器输出之间的与运算；以及第二与电路，用于实施第一和第二比较器输出取反之间的与运算(参看图9)。
本申请第十个发明还包括第三与电路，用于实现第一与电路的输出和第二与电路输出的延迟信号之间的与运算(参看图14)。
本申请第十一个发明被构造，使得相关输出比较器包括第一比较器，用于比较第一输入信号和一个乘积，该乘积是接收信号电平值同一个常数的乘积；第二比较器，用于比较第二输入信号和一个乘积，该乘积是接收信号电平值同一个常数的乘积；第三比较器，用于比较第三输入信号和一个乘积，该乘积是接收信号电平值同一个常数的乘积；第一与电路，用于实施第一、第二和第三比较器A输出之间的与运算；第二与电路，用于实施第一、第二和第三比较器输出取反之间的与运算；以及第三与电路，用于实现第一和第二比较器输出取反同第三比较器输出取反之间的与运算(参看图11)。
本申请第十二个发明还包括第一相关输出比较器，用于延迟相关器的输出幅值和与接收信号电平值相关的阈值之间的比较，以及第二相关输出比较器，用于延迟相关器输出的实部部分与/或虚部部分和与接收信号电平值相关的阈值之间的比较(参看图16)。
本申请第十三个发明被构造，以使第二相关输出比较器包括第一比较器，用于输入信号与接收信号电平值同一个常数(正数)乘积之间的比较，以及第二比较器，用于输入信号与接收信号电平值同一个常数(负数)乘积之间的比较(参看图27)。
本申请第十四个发明包括与电路，用于实现第一比较器输出的延迟信号与第二比较器的输出之间的与运算(参看图18)。
本申请第十五个发明还包括与电路，用于实现第一比较器的输出与第二比较器输出的延迟信号之间的与运算(参看图30)。
本申请第十六个发明还包括第一与电路，用于实现第一比较器的输出与第二比较器输出的延迟信号之间的与运算，以及第二与电路，用于实现第一比较器输出的延迟信号与第二比较器的输出之间的与运算(参看图31)。
根据本申请第十七个发明，无线通信接收机包括一个解码器，用于解码从无线通信发射机发送来的信息信号，以及前同步码信号区分部分，用于已知信号序列的前同步码信号之间的区别，其中，前同步码信号区分部分包括延迟相关器，用于计算接收信号和将接收信号延迟Tw/N，其中，Tw为符号长度，N为等于1或大于1的整数后的信号之间的相关值，以及相关输出比较器，用于延迟相关器输出的实部部分和虚部部分和与接收信号电平值相关的阈值之间的比较(参看图33)。
本申请第十八个发明被构造，以使相关输出比较器包括符号确定电路，用于将从延迟相关器输出的实部部分和虚部部分同接收信号进行比较，以及使符号确定电路的输出连接到非门和与门的相关输出比较电路(参看图35)。
本申请第十九个发明被构造，以使符号确定电路包括第一比较器，用于输入信号与接收信号电平值同一个常数(正数)的乘积之间的比较，以及第二比较器，用于输入信号与接收信号值同一个常数(负数)的乘积之间的比较(参看图36)。
根据本申请第二十个发明，提供移动平均计算部分，用于计算延迟相关器输出的移动平均值，以使根据该移动平均值来识别前同步码(参看图38)。
根据本申请第二十一个发明，产生具有Tw/N周期的信号，以使MAX|S(t)|2/AVE|S(t)|2等于或小于3dB，其中，S(t)是当数据序列受到逆快速傅立叶变换(IFFT)时的时间信号。
图1是表示通过确定前同步码在早期阶段的系统之间的识别能力的说明性视图；图2是表示根据本发明的第一个实施例的OFDM发射机的示意结构的方框图；图3是表示在本发明的第一个实施例中使用的包含两个类型的前同步码(前同步码B和D)信号的说明性视图；图4是表示根据本发明的第一个实施例的OFDM接收机的示意结构的方框图；图5是表示在本发明的第一个实施例中能区别前同步码B和D的前同步区分电路的一个构造实例的方框图；图6是表示在本发明的第一个实施例中延迟相关器的一个构造实例的方框图；图7是表示在本发明的第一个实施例中，当接收到前同步码B时，延迟相关器输出(幅值)的说明性视图；图8是表示在本发明的第一个实施例中，当接收到前同步码D时，延迟相关器输出(幅值)的说明性视图；图9是表示在本发明的第一个实施例中，能识别前同步码B和D的相关输出比较电路的一个构造实例的方框图；图10是表示在本发明的第一个实施例中，能识别前同步码B、D和E的前同步码区分电路的一个构造实例的方框图；图11是表示在本发明的第一个实施例中，能识别前同步码B、D和E的相关输出比较电路的一个构造实例的方框图；图12是表示在本发明的第二个实施例中使用的包含两个类型的前同步码(前同步码B和E)信号的说明性视图；图13是表示在本发明的第二个实施例中，当接收到前同步码F时，延迟相关器输出(幅值)的说明性视图；图14是表示在本发明的第二个实施例中，能识别前同步码B、D和F的相关输出比较电路的一个构造实例的方框图；图15是表示在本发明的第三个实施例中使用的包含两个类型的前同步码(前同步码D和G)信号的说明性视图；图16是表示在本发明的第三个实施例中，能识别前同步码D和G的前同步码区分电路的一个构造实例的方框图；图17是表示在本发明的第三个实施例中，当接收到前同步码D和G时，延迟相关器输出(实部输出)的说明性视图；
图18是表示在本发明的第三个实施例中，能识别前同步码D和G的相关输出比较电路的一个构造实例的方框图；图19是表示在第三个实施例中使用的前同步码(K)序列的说明性视图；图20是表示在本发明的第三个实施例中，能区别前同步码K的相关输出比较电路的一个构造实例的方框图；图21是表示在本发明的第三个实施例中使用的包含两个其它类型的前同步码(前同步码B和A)信号的说明性视图；图22是表示在本发明的第三个实施例中，能识别前同步码B和A的前同步码区分电路的一个构造实例的方框图；图23是表示在本发明的第三个实施例中延迟相关器的一个构造实例的方框图；图24是表示在本发明的第三个实施例中，当接收到前同步码B和A时，延迟相关器输出(幅值)的说明性视图；图25是表示在本发明的第四个实施例中使用的包含两个类型的前同步码(前同步码B和H)信号的说明性视图；图26是表示在本发明的第四个实施例中，当接收到前同步码D和H时，延迟相关器输出(实部输出)的说明性视图；图27是表示在本发明的第四个实施例中，能识别前同步码D和H的相关输出比较电路的一个构造实例的方框图；图28是表示在本发明的第五个实施例中使用的包含两个类型的前同步码(前同步码D和I)信号的说明性视图；图29是表示在本发明的第五个实施例中，当接收到前同步码D和I时，延迟相关器输出(实部输出)的说明性视图；图30是表示在本发明的第五个实施例中，能识别前同步码D和I的相关输出比较电路的一个构造实例的方框图；图31是表示在本发明的第六个实施例中，能识别前同步码D、G、H和I的相关输出比较电路的一个构造实例的方框图；图32是表示在本发明的第七个实施例中使用的包含两个类型的前同步码(前同步码D和J)信号的说明性视图；图33是表示在本发明的第七个实施例中，能识别前同步码D和J的前同步码区分电路的一个构造实例的方框图；
图34是表示在本发明的第七个实施例中，当接收到前同步码D和J时，延迟相关器输出(实部输出和虚部输出)的说明性视图；图35是表示在本发明的第七个实施例中，能识别前同步码D和J的相关输出比较电路的一个构造实例的方框图；图36是表示在本发明的第七个实施例中符号确定电路的一个构造实例的方框图；图37表示在本发明的第七个实施例中另一个相关器输出比较电路的一个构造实例的方框图；图38是表示在本发明的第八个实施例中前同步区分电路的一个构造实例的方框图；图39是表示在本发明的第八个实施例中移动平均电路的一个构造实例的方框图；图40是表示在本发明的第八个实施例中移动平均电路作用的说明性视图；图41是表示多个系统共享相同频带的状态的说明性视图；以及图42是表示在传统接收机中，用于在它的检测、同步、物理层解调和MAC层解调之后来识别系统的操作流程的说明性视图。
具体实施例方式
这里，将通过使用OFDM(正交频分多路复用)信号的发射机-接收机的实例来详细说明本发明的实施例。首先，本发明本质上是通过使用每个具有不同周期和分配给不同系统的前同步码，在执行图1所示的符号周期/频率同步之前，在早期阶段确定系统。(第一个实施例)现在，将参考图2到11来说明本发明的第一个实施例。在本实施例中，每个具有周期为Tw/N(Tw符号长度，N等于1或大于1的整数)的信号被用作前同步码，并且每个系统适合于具有不同周期Tw/N的唯一前同步码，以使在接收机中同步建立之前，能识别出该前同步码(系统)。
图2是表示在本实施例中发射机结构示意的方框图。在图1中，1指明用于调制信息信号的编码器/调制器；2指明用于执行串行到并行转换的S/P(串行到并行)；3指明用于将频率信号转换成时间信号的IFFT(逆快速傅立叶变换)；4指明用于执行并行到串行转换的P/S(并行到串行)；5指明一个用于在来自存储器7的前同步码信号与来自S/P4的输出之间切换的变化器；以及6是D/A转换器(数字模拟转换器)。
应注意到图2中所示的发射机的结构仅仅是一个实例，并且通过适当地改变S/P2、IFFT 3、P/S4等，本发明能应用于单载波调制、扩展频谱(SS)调制和其它结构。
如图3所示，从这个发射机发射的数据包含，部分前同步码(用作同步等的已知信号序列)、对每个系统唯一的周期信号Tw/N(Tw符号长度，N等于1或大于1的整数)。这里，对N＝4的信号叫做前同步码B，而对N＝8的信号叫做前同步码D。这里，前同步码C应该还是部分前同步码。
按照这种方式，利用前同步码，每个具有不同周期且分配给不同系统，使得接收机很容易识别系统间的不同。接下来将说明这些。
图4是表示本实施例的接收机的结构示意的方框图。在图4中，8指明A/D转换器(模拟数字转换器)，用于执行接收信号的A/D转换；9指明S/P(串行到并行转换器)，用于执行对A/D转换器8输出的并行到串行的转换；10是用于将时间信号转换成频率信号的FFT；11是P/S(并行到串行转换器)，用于执行对FFT10输出的并行到串行的转换；12是用于解码P/S11输出的解码器；13是用于根据A/D转换器8的输出来确定前同步码的前同步码识别电路。
首先，参考图5说明当处理具有不同周期(Tw/4和Tw/8)的两种前同步码时，前同步码区分电路13D的结构。前同步码区分电路13D包括延迟相关器14B和14D，每个用于计算接收信号和接收信号延迟Tw/N(Tw符号长度N等于1或大于1)后的延迟信号之间的相关值；用于计算从延迟相关器14B和14D输出幅值的计算电路19和20；以及相关输出比较电路15D，通过对幅值计算电路19和20的输出同根据接收信号值而确定的阈值之间的比较，来区分这些前同步码(识别系统)。
如图6所示，这里的延迟相关器14B和14D每个都包括Ntap抽头延迟线21，复数乘法器17，用于输入信号和由延迟线21的延迟信号之间的复数乘积，以及积分器22，用于累加预定次数的复数乘法结果。这里，在延迟相关器14B和延迟相关器14D中，分别将N-tap线设置为Tw/4和Tw/8。
接着，将参考图7和图8对前同步码识别进行说明。首先，当已经接收到包含前同步码B的信号(具有周期为Tw/4的信号)时，信号2B(延迟相关器14B的幅值)和信号2D(延迟相关器14D的幅值)将分别呈现图7所示的波形。也就是，只有信号2B超过阈值。对比之下，当已经接收到包含前同步码D(具有周期为Tw/8的信号)的信号时，信号2B和信号2D都将超过阈值，如图8所示。
从上述事实可知，实现前同步码识别(系统识别)而不影响同步或其它处理是可能的。这里，使用在这里的相关值是一个根据所接收信号的功率被正规化的值。更进一步，该相关值在较长的一段时间中将呈现相同的值，所以，显而易见可以很容易地消除噪声和其它因素影响。
以下将参考图9，对相关输出比较器15D的一个构造实例进行说明。相关输出比较器15D的组成有乘法器23和24，用于将接收信号值乘以一个常数，比较器25，用于将信号2B与接收信号电平值同该常数的乘积进行比较，比较器26，用于将信号2D与接收信号电平值同该常数的乘积进行比较，与电路27，用于实现比较器25和26输出之间的与运算(逻辑乘积)，以及与电路28，用于实现比较器25的输出与比较器26输出的取反(负的，相反)之间的与运算。
由于这种结构，接收前同步码D产生1作为前同步码D的检测信号，而接收前同步码B产生1作为前同步码B的检测信号。
由于通过信号2B和2D之间的比较代替信号2B和2D与接收信号值的比较，还有其它的方法识别前同步码，因此电路结构并不局限于上述的结构。在图9中，当相应的信号2B或2D比接收信号电平值同常数的乘积大时，每个比较器25和26输出1。
以下将参考图10，对当三种具有周期分别为Tw/4、Tw/8和Tw/16的前同步码B、D和E被用于不同的系统时的前同步识别电路13E的一个构造实例进行说明。
前同步识别电路13E的组成有延迟相关器14B、14D和14E(14B和14D与上面所述的相同)，每个延迟相关器都计算接收信号和延迟信号间的相关值，其中，延迟信号是利用使抽头数Ntap设置为Tw/4、Tw/8或Tw/16的有关的延迟线延迟的，幅值计算电路19、20和30，用于计算延迟相关器14B、14D和14E输出的幅值，以及相关输出比较电路15E，根据幅值计算电路19、20和30的输出来识别这些前同步码。
以下将参考图11，对相关输出比较电路15E的结构进行说明，其中相关输出比较电路15E用于识别三个输入信号2B、2D和2E前同步码。
相关输出比较电路15E的组成有乘法器23、24和31，用于将接收信号值乘以一个常数，比较器25，用于将信号2B与接收信号值同该常数的乘积进行比较，比较器26，用于将信号2D与接收信号值同该常数的乘积进行比较，比较器32，用于将信号2D与接收信号值同该常数的乘积进行比较，与电路33，用于实现比较器25、26和32输出之间的与运算，与电路34，用于实现比较器25和26的输出同比较器32输出取反之间的与运算，以及与电路35，用于实现比较器25的输出同比较器26和32输出取反之间的与运算。
上述说明参考了这些情况，即使用具有两种或三种周期Tw/N前同步码的情况。但是，显而易见的是，当使用具有四种或更多种周期Tw/N前同步码时，可以完成每个前同步码的确定(系统识别)。更进一步，本实施例不应局限于基于OFDM信号的发射机-接收机。(第二个实施例)以下将参考图12到14对本发明的第二个实施例进行说明。这里，与本发明第一个实施例相同的元件被分配了相同的参考数字，并且省略了对其的说明。
本实施例的发射机与以上参考图2所说明的第一个实施例是不同的，不同点在于只保存在存储器7中的前同步码信号，以下将对这种前同步码信号进行说明。
这里，如图12所示，使用了一个具有第一个实施例所示周期为Tw/4的信号的前同步码B，以及这样一个信号，该信号的前同步码B的部分被修改为具有周期Tw/8(包含两种周期Tw/8和Tw/4)并称为前同步码F。
本实施例的接收机与上面参考图4和5所说明的第一个实施例不同，不同点仅在于相关输出比较电路15D由能识别前同步码F的相关输出比较电路15F所代替，于是，将对相关输出比较电路15F进行说明。
图13表示当所接收的信号包含前同步码B和F时，延迟相关器14D(计算接收信号和接收信号延迟Tw/8后的延迟信号之间的相关值)输出(信号2B和2D)的幅值。
在第一个实施例中，如图7所示，当接收到前同步码B时，信号2B将呈现1作为相关值，而信号2D将呈现0作为相关值。相比之下，从图13可以理解，在本实施例中，当接收到前同步码F时，信号2B将呈现1作为相关值，而信号2D在前同步码F的第一半期间将呈现1作为相关值，在第二半期间将呈现0作为相关值。
因此，在本实施例中，前同步码F的使用将很容易实现它与前同步码B的区别。这里，这里使用的相关值是一个根据接收信号的功率而正规化的值。
以下参考图14，将对相关输出比较电路15F的一个构造实例进行说明。该相关输出比较电路15F的组成有乘法器23和24，用于将接收信号电平值乘以一个常数，比较器25，用于比较信号2B和接收信号电平值同该常数的乘积，比较器26，用于比较信号2D和接收信号电平值同该常数的乘积，与电路27，用于实现比较器25和26输出之间的与运算，与电路28，用于实现比较器25的输出与比较器26输出取反之间的与运算，以及与电路40，用于实现与电路27的输出和与电路28输出的延迟信号之间的与运算。
由于这种结构，接收前同步码D产生1作为前同步码D检测信号，而接收前同步码B产生1作为前同步码B检测信号，并且检测前同步码F产生1作为前同步码F检测信号。
应该注意到，图14所示的电路结构使用图12中所示的前同步码D和F来处理。电路结构可能因不同的前同步码而改变，因此不应局限于这种结构。还有，本实施例不应该局限于基于OFDM信号的发射机-接收机。(第三个实施例)以下将参考图15到24和图19到20对本发明的第三个实施例进行说明。这里，与本发明第一个和第二个实施例相同的元件被分配了相同的参考数字，并省略了对其的说明。
本实施例的发射机与以上参考图2所说明的第一个实施例是不同的，不同点在于只保存在存储器A中的前同步码信号，以下将对这种前同步码信号进行说明。
这里，如图15所示，在第一个实施例中具有周期为Tw/8的信号被用作前同步码D，而另一个信号被用作前同步码G，其与前同步码D除了使其部分取反(沿着时间轴，正值变成负值，负值变成正值)外是相同的。这里，在前同步码中这些信号值反相的位置以及其周期不应该局限于这个实例。
本实施例的接收机与以上参考图4所说明的第一个实施例是不同的，仅在于前同步码区分电路13D被能识别前同步码G的前同步码区分电路13G所代替，于是以下将对前同步码区分电路13G进行说明。
如图16所示，前同步码区分电路13G的组成有延迟相关器14B和14D，用于计算接收信号与接收信号延迟Tw/N后(Tw符号长度，N等于1或大于1的整数)的延迟信号之间的相关值，幅值电路19和20，用于计算延迟相关器14B和14D输出的幅值，相关比较电路输出15D，用于通过对幅值计算电路19和20的输出与根据接收信号值确定的阈值的比较，来实施前同步码区分(系统识别)，以及相关电路输出电路15G，用于通过对延迟相关器14D输出的实部与根据接收信号值确定的阈值之间的比较，来实施前同步码区别(系统识别)。
图17表示当接收到包含前同步码D和G的信号时，延迟相关器14D(计算接收信号与接收信号延迟Tw/8后的延迟信号之间的相关值)输出(信号4)的实部。
当接收到前同步码D时，信号4呈现相关值1，但是，当接收到前同步码G时，在信号值被反相的区间，信号4呈现相关值-1。这里，这里使用的相关值是一个根据接收信号的功率正规化的相关值。
以下将参考图18对相关输出比较器15G的一个构造实例进行说明。相关输出比较器15G的组成有乘法器41和42，用于将接收信号电平值乘以一个常数，比较器43，用于信号4和接收信号电平值同一个常数(正数)的乘积之间的比较，比较器44，用于信号4与接收信号电平值同一个常数(负数)的乘积之间的比较，与电路46，用于实施比较器43输出的延迟信号与比较器44的输出之间的与运算。
由于这种结构，接收前同步码D产生1作为前同步码D检测信号，而接收前同步码G产生1作为前同步码G检测信号。因此，在本实施例中，前同步码G的使用可以容易地实现它与前同步码D的区别。
以下将讨论在图19中表示的前同步码G，前同步码K的一个变化实例。
如第一个实施例中所示的具有周期为Tw/8的信号被用作前同步码D，而使用另一个信号作为前同步码K，该信号是将前同步码D更改而成，通过在前一半使八个周期值反相(沿着时间轴正值被变成负值，而负值被变成正值)并且使跳过再十个周期后的两个周期反相。
处理前同步码K的结构与处理前同步码G的结构不同，仅在于实施前同步码区分(系统识别)的相关输出电路中不同，所以以下将对该相关输出电路15K进行说明。
以下将参考图20对相关输出比较器15K的一个构造实例进行说明。该相关输出比较器15K的组成有乘法器41、42、41′和42′，用于将接收信号电平值乘以一个常数，比较器43和43′，用于信号4与接收信号电平值同一个常数(正数)乘积的比较，比较器44和44′，用于信号4与接收信号电平值同一个常数(负数)乘积的比较，以及与电路53，用于实施比较器43的输出、比较器44的输出、比较器43′的输出和比较器44′的输出的与运算。
由于这种结构，接收前同步码D产生1作为前同步码D检测信号，而接收前同步码K产生1作为前同步码G检测信号。因此，在本实施例中，前同步码K的使用可以容易地实现它与前同步码D的区别。
更进一步，与上面说明的第一个实施例相似，图16所示的相关输出比较电路15D的使用还可能区别具有不同周期的前同步码。
如上所述，还可以使用第一个实施例所示的具有周期Tw/N的前同步码，以便利用本实施例的方法能够识别更多系统。应该注意到本实施例并不局限于基于OFDM信号的发射机-接收机。
参考使用前同步码H情况，进行了上述说明，在前同步码H中，具有周期为Tw/8的周期性信号的一个周期被反相，但还可能使用前同步码A，前同步码A从修改具有周期Tw/4的前同步码B，即通过使前一半中的信号值每隔一个周期取反而得到的(沿着时间轴，正值被变成负值，而负值被变成正值)，如图21所示。
前同步码A和B应用于不同的系统，使得在实施同步和频率同步之前，根据它的前同步码，容易地实现系统识别成为可能。
如图22所示，在这种情况下前同步码区分电路13B可以构造为延迟相关器14B，用于计算接收信号与接收信号延迟Tw/4(Tw符号长度)后的延迟信号之间的相关值，以及相关输出比较电路15B，通过对延迟相关器14B输出的实部与根据接收信号值确定的阈值之间的比较，来实施前同步码区别(系统识别)。
更进一步，在这种情况下，延迟相关器14B应该适合于输出一个值，该值是通过将输入信号和由Ntap抽头延迟线延迟后的延迟信号的复数乘积结果，作预先确定次数的累加而获得的，如图23所示。
在此情况下，使用延迟相关器14B，并使Ntap设置为Tw/4，就可能容易地实现前同步码区别。用作例证，如图24所示，当接收到包含前同步码B的信号时，信号1(延迟相关器信号的幅值)呈现相关值1，它超出了阈值，如图24中所示。
对比之下，当接收到包含前同步码A的信号时，信号1在前一半呈现-1作为相关值，在后一半呈现1作为相关值。按照这种方法，可以理解，在不实施同步或任何其它处理时可以识别前同步码(或系统)。这里，这里使用的相关值是一个根据接收信号功率正规化的相关值。(第四个实施例)以下将参考图25到27对本发明的第四个实施例进行说明。这里与本发明的第一个到第三个实施例相同的元件被分配给相同的参考数字，并省略对其的说明。
本实施例的发射机与上述参考图2所说明的第一个实施例不同，不同点在于仅保存在存储器7中的前同步码信号，所以以下将对该前同步信号进行说明。
这里如图25所示，第一个实施例中的具有周期为Tw/8的信号被用作前同步码D，而另一个信号序列被用作前同步码H，它是由前同步码D修改，通过使信号值每隔一个周期取反(沿着时间轴正值变成负值，而负值变成正值)而得到的。这里在前同步码中的周期不应局限于此。
本实施例的接收机与上述参考图16所说明的第三实施例不同，不同点仅在于相关输出比较电路15G由能识别前同步码H的相关输出比较电路15H代替，于是以下将对该相关输出比较电路15H进行说明。
图26表示当接收到包含前同步码D或H的信号时，延迟相关器14D(计算所接收信号与所接收信号延迟Tw/8后的延迟信号之间的相关值)输出的实部。
当接收到前同步码D时，信号4呈现1作为相关值，而当接收到前同步码H时，信号4在全部区间提供-1作为相关值。这里提供的相关值是一个根据所接收信号的功率而正规化的相关值。
以下参考图27，对相关输出比较电路15H的一个构造实例进行说明。相关输出比较电路15H包括乘法器41和42，用于将接收信号电平值乘以一个常数，比较器43，用于对信号4和接收信号电平值同一个常数(正数)的乘积进行比较，以及比较器44，用于对信号4和接收信号电平值同一个常数(负数)的乘积进行比较。
与上述说明的第一个和第三个实施例相似，使用图16所示的相关输出比较电路15D还可能区分具有不同周期的前同步码。按照这种方法，还能使用第一个实施例中所示的具有周期为Tw/N的前同步码，以致利用该实施例的方法能识别更多的系统。
由于这种构造，接收前同步码D产生1作为前同步码D检测信号，而接收前同步码H产生1作为前同步码H检测信号。应该注意到本实施例并不局限于基于OFDM信号的发射机-接收机。(第五个实施例)以下将参考图28到30对本发明的第五个实施例进行说明。这里与第一个到第四个实施例相同的元件被分配给相同的参考数字，并省略对其的说明。
本实施例的发射机与上述参考图2所说明的第一个实施例不同，不同点在于仅保存在存储器7中的前同步码信号，所以以下将对该前同步信号进行说明。
这里如图25所示，在第一个实施例中具有周期为Tw/8的信号被用作前同步码D，而另一个信号序列被用作前同步码I，该信号序列是通过修改前同步码D而形成的，即首先使信号值每隔一个周期就反相(沿着时间轴正值被变成负值，而负值被变成正值)形成前同步码H(第四个实施例)，然后再在一个周期中使信号值反相来修改前同步码H。这里，对信号值反相的周期和位置的指定不应局限于此。
本实施例的接收机与上述参考图16所说明的第三个实施例不同，只在于相关比较输出电路15G由能识别前同步码I的相关比较输出电路15I代替，于是将对该相关比较输出电路15I进行说明。
图29表示当接收到包含前同步码D或I的信号时，延迟相关器D(计算所接收信号与所接收信号延迟Tw/8后的延迟信号之间的相关值)输出(信号4)的实部。
当接收到前同步码D时，信号4呈现1作为相关值，而当接收到前同步码I时，信号4在信号值被反相的区间呈现1作为相关值，而在其它区间呈现-1作为相关值。这里使用的相关值是一个根据接收信号功率而正规化的值。
接着参考图30，将对相关比较输出电路15I的一个构造实例进行说明。相关比较输出电路15I包括乘法器41和42，用于将接收信号电平值乘以一个常数，比较器43，用于对信号4和接收信号电平值同一个常数(正数)的乘积进行比较，比较器44，用于对信号4和接收信号电平值同一个常数(负数)的乘积进行比较，以及与电路48，用于实施比较器43的输出与比较器44输出的延迟信号之间的与运算。
因此，在本实施例中，使用前同步码1很容易实现它与前同步码D的区别。更进一步，与第一个和第三个实施例相似，使用图16所示的相关输出比较电路15D还可能区别具有不同周期的前同步码。结果，可能轻易增加可区分的前同步码的种类。还有在该实施例中，这种应用并不局限于基于OFDM信号的发射机-接收机。(第六个实施例)以下将参考图31对本发明的第六个实施例进行说明。这里，与本发明第一个到第五个实施例相同的元件被分配给相同的参考数字，并省略对其的说明。
本实施例的发射机与上述参考如图2所说明的第一个实施例是不同，不同点在于保存在存储器7中的前同步码信号是在第一个到第三个实施例中说明的前同步码信号之一。因此，省略了对这些前同步码信号的说明。
本实施例的接收机与上述参考图16所说明的第三个实施例是不同的，不同点在于相关输出比较电路15G由能识别前同步码I的相关输出比较电路15D2代替，于是以下将参考图31对该相关输出比较电路15D2进行说明。
相关输出比较电路15D2包括乘法器41和42，用于将接收信号电平值乘以一个常数，比较器43，用于信号4与接收信号电平值同一个常数(正数)的乘积之间的比较，比较器44，用于信号4与接收信号电平值同一个常数(负数)的乘积之间的比较，与电路48，用于实施比较器43的输出与比较器44输出的延迟信号之间的与运算，以及与电路48，用于实施比较器43输出的延迟信号与比较器44的输出之间的与运算。
因此，在本实施例中，使用前同步码G、H和I中任何一个可以容易地实现它们与前同步码D的区别。更进一步，与第一个和第三个实施例相似的，使用图16所示的相关输出比较电路15D还可能区别具有不同周期的前同步码。
结果，就可能轻易地增加可区分的前同步码的种类。还在该实施例中，该应用并不局限于基于OFDM信号的发射机-接收机。(第七个实施例)接着将参考图32到37对本发明的第七个实施例进行说明。这里，与本发明第一个实施例相同的元件被分配给相同的参考数字，并省略对其的说明。
本实施例的发射机与以上参考图2所说明的第一个实施例是不同的，不同点在于只保存在存储器7中的前同步码，于是以下将对该前同步码进行说明。
这里，如图32所示，第一个实施例所示的具有周期Tw/8的信号被用作前同步码D，而另一个信号被用作前同步码J，该信号由前同步码D修改而成，通过使它的波形在每隔一个周期中在相位上超前π/2。这里，在该实施例中超前π/2相位只是一个实例，该波形可以超前L(-π＜L＜π)相位。而且信号的周期并不局限于此。
本实施例的接收机与以上参考图4所说明的第一个实施例是不同的，不同点仅在于前同步码区分电路13D由能识别前同步码J的前同步码区分电路13J代替，于是以下将对前同步码区分电路13J进行说明。
如图33所示，前同步码区分电路13J包括延迟相关器14D，用于计算所接收信号与所接收信号延迟Tw/N后(Tw符号长度，N等于1或大于1的整数，图中N＝8)的延迟信号之间的相关值，以及相关输出比较电路15J，通过对延迟相关器14D输出(信号5)的实部输出和虚部输出同根据接收信号值确定的阈值之间的比较，来实施前同步码区分(系统识别)。
图34表示当接收到包含前同步码D和J的信号时，延迟相关器14D(计算接收信号和接收信号延迟Tw/8后的延迟信号之间的相关值)输出(信号5)的实部和虚部。
当接收到前同步码D时，实部输出呈现相关值1，而虚部输出呈现相关值0。当接收到前同步码J时，实部输出呈现相关值0，而虚部输出呈现相关值1。这里使用的相关值是一个根据接收信号功率而正规化的值。
因此，在本实施例中，使用前同步码J可以容易实现它与前同步码D的区别，并且可能增加可区分前同步码的种类。
更进一步，显而易见使用在第一个实施例中参考图5说明的前同步码区分电路13D还使区别具有不同周期的前同步码成为可能。
接着参考图35，将对该实施例中的相关输出比较器15J的一个构造实例进行说明。相关输出比较器15J包括符号确定电路49和50，它们分别将相关器输出的实部输出和虚部输出同接收信号电平值进行比较，与电路51，用于实施符号确定电路49的正输出、符号确定电路49负输出取反、符号确定电路50正输出的取反和符号确定电路50负输出的取反之间的与运算，以及与电路52，用于实施符号确定电路49正输出的取反、符号确定电路49负输出取反、符号确定电路50的正输出和符号确定电路50负输出取反之间的与运算。
更进一步，如图36所示，每个符号确定电路49和50的组成有乘法器41和42，用于将接收信号电平值乘以一个常数，比较器43，用于输入信号与接收信号电平值同一个常数(正数)的乘积之间的比较，以及比较器44，用于输入信号与接收信号电平值同一个常数(负数)的乘积之间的比较。
这里，这些电路结构只是一些实例，所以本实施例不应局限于这些，也可以使用其它的结构。例如，如图37所示，可以使用其它的结构如电路15J2，用于根据由延迟相关器输出的实部和虚部而确定的角度，来实施前同步码识别。还有在本实施例中，本应用不局限于基于OFDM信号的发射机-接收机。(第八个实施例)接着将参考图38到40对本发明的第八个实施例进行说明。这里，与本发明第一个实施例相同的元件被分配相同的参考数字，并省略对其的说明。
本实施例的接收机与以上参考图4所说明的第一个实施例是不同的，不同点在于前同步码区分电路13D由对噪音具有阻抗的前同步码区分电路13D3所代替，于是，以下将对前同步码区分电路13D3进行说明。
如图38所示，本实施例的前同步码区分电路13D3包括延迟相关器14B和14D，用于计算所接收信号与所接收信号延迟Tw/N后(Tw符号长度，N等于1或大于1的整数)的延迟信号之间的相关值，幅值计算电路19和20，用于计算延迟相关器14B和14D输出的幅值，移动平均电路61和62，用于计算分别从幅值计算电路19和20输出的一定数量的总和，以及相关输出比较电路15D，用于通过对移动平均电路61和62的输出与根据接收信号值确定的阈值之间的比较，来执行前同步码识别(系统识别)。
这里，在本实施例中的前同步码区分电路13D3与在第一个实施例中说明的相同，只有移动平均电路61和62不同。
如图39所示，每个移动平均电路61和62由累加一定数量输入的积分电路组成。使用移动平均电路61和62使得输出平滑如图40所示的输出信号(如信号3B)成为可能，甚至由于噪声或其它因素的影响使信号2B(滑动相关值的幅值)失真。因此，就可能减少依赖于采样点的前同步码区分的误判断。
应注意到在本实施例中的移动平均电路61和62的应用并不局限于第一个实施例中的前同步码区分电路，只不过这些电路可以应用到上述第二个到第六个实施例中的前同步码区分电路中，这是显而易见的。(参考所有实施例共有的)如在此前说明的，通过使每个前同步码信号具有周期性或具有特定的模式序列，使方便地区别前同步码信号成为可能。除此之外，当OFDM信号被用作前同步码时，信号幅值的分布将服从高斯分布。结果，这将导致在接收信号中的峰值并在ACG等施加相反的影响。
为了避免这些，应该产生前同步码信号序列以使MAX|S(t)|2对AVE|S(t)|2(其中MAX最大值，AVE平均值)的比率等于或小于3dB，其中，S(t)是当频率数据受到逆快速傅立叶变换(IFFT)时的时间信号。
如一个例子，当频率数据SD-n，n被设置为SD-2e，2e＝K{0，0，-1-j1，0，0，0，0，0，0，0，-1+j1，0，0，0，0，0，0，0，-1-j1，0，0，0，0，0，0，0，0，0，0，0，0，0，0，0，1+j1，0，0，0，0，0，0，0，-1-j1，0，0，0，0，0，0，0，-1-j1，0，0}(k是一个常数)，在此情况下，根据时间S(t)信号，MAX|S(t)|2对AVE|S(t)|2的比率变成等于2.88dB，由此可以抑制接收时的峰值。
如在此前说明的，依据本发明，在接收到一个信号后，实施同步和解调之前就可能轻易地识别多个前同步码。更进一步，由于可能使用公共的电路进行同步处理、频率偏移补偿等，所以就可能增强对噪声的阻抗。由于这些结构，可以在早期阶段(在同步建立之前)识别很多系统。
工业适用性本发明适合应用于无线通信发射机和无线通信接收机上，当包括因特网连接、MPEG2数据传输、DV(数字视频)信号传输等的多个通信系统在相同频带上被处理时，能在早期阶段简单而准确地检测所要求系统的信号到达。
权利要求
1.一种无线通信系统发射机，包括编码器，用于编码信息信号；前同步码信号存储器，用于保存已知信号序列的前同步码信号；以及加法部分，用于将前同步码信号加入到编码的信息信号中，其特征在于，至少部分前同步码信号具有周期Tw/N，其中，Tw为符号长度，N为等于1或大于1的整数，该周期依赖于传输的通信系统的不同而确定。
2.依据权利要求1的无线通信发射机，其中的前同步码信号包括具有多个不同周期Tw/N的信号。
3.一种无线通信发射机，包括编码器，用于编码信息信号；前同步码信号存储器，用于保存已知信号序列的前同步码信号；以及加法部分，用于将前同步码信号加入到编码的信息信号中，其特征在于，至少部分前同步码信号具有周期Tw/N，其中，Tw为符号长度，N为等于1或大于1的整数，并且周期Tw/N的部分信号依赖于传输的通信系统而被反相。
4.依据权利要求3的无线通信发射机，其中周期Tw/N的信号是每隔一个周期反相。
5.依据权利要求4的无线通信发射机，其中每隔一个周期反相的部分信号再被反相。
6.一种无线通信发射机，包括编码器，用于编码信息信号；前同步码信号存储器，用于保存已知信号序列的前同步码信号；以及加法部分，用于将前同步码信号加入到编码的信息信号中，其特征在于，至少部分前同步码信号具有周期Tw/N，其中，Tw为符号长度，N为等于1或大于1的整数，并且，周期为Tw/N的部分信号每隔一个周期Tw/N在相位上被延迟，延迟的相位为L，其中-π＜L＜π，依赖于传输的通信系统不同而确定。
7.一种无线通信接收机，包括解码器，用于解码从无线通信发射机发送来的信息信号；以及前同步码信号区分部分，用于区分已知信号序列的前同步码信号，其特征在于，前同步码信号区分部分包括延迟相关器，用于计算所接收信号与所接收信号延迟Tw/N后的信号之间的相关值，其中，Tw为符号长度，N为等于1或大于1的整数；以及相关输出比较器，用于比较延迟相关器的输出和与接收信号电平值相关的阈值。
8.依据权利要求7的无线通信接收机，其中，提供多个延迟相关器，并且，相关输出比较器对从每个延迟相关器输出的幅值和与接收信号电平值相关的阈值进行比较。
9.依据权利要求8的无线通信接收机，其中相关输出比较器包括第一比较器，用于比较第一输入信号和一个乘积，该乘积是接收信号电平值同一个常数的乘积；第二比较器，用于比较第二输入信号和一个乘积，该乘积是接收信号电平值同一个常数的乘积；第一与电路，用于实施第一和第二比较器输出之间的与运算；以及第二与电路，用于实施第一和第二比较器输出取反之间的与运算。
10.依据权利要求9的无线通信接收机，还包括第三与电路，用于实施第一与电路的输出同第二与电路输出的延迟信号之间的与运算。
11.依据权利要求8的无线通信接收机，其中相关输出比较器包括第一比较器，用于比较第一输入信号和一个乘积，该乘积是接收信号电平值同一个常数的乘积；第二比较器，用于比较第二输入信号和一个乘积，该乘积是接收信号电平值同一个常数的乘积；第三比较器，用于比较第三输入信号和一个乘积，该乘积是接收信号电平值同一个常数的乘积；第一与电路，用于实施第一、第二和第三比较器A输出之间的与运算；第二与电路，用于实施第一、第二和第三比较器输出取反之间的与运算；以及第三与电路，用于实现第一和第二比较器输出取反同第三比较器输出取反之间的与运算。
12.依据权利要求7的无线通信接收机，还包括第一相关输出比较器，用于比较延迟相关器输出的幅值和与接收信号电平值相关的阈值；以及第二相关输出比较器，用于比较延迟相关器输出的实部和/或虚部和与接收信号电平值相关的阈值。
13.依据权利要求12的无线通信接收机，其中相关输出比较器包括第一比较器，用于比较输入信号与一个乘积，该乘积为接收信号电平值同一个常数的乘积，其中该常数为正数；以及第二比较器，用于比较输入信号与一个乘积，该乘积为接收信号电平值同一个常数的乘积，其中该常数为负数。
14.依据权利要求13的无线通信接收机，还包括一个与电路，用于实施第一比较器输出的延迟信号与第二比较器的输出之间的与运算。
15.依据权利要求13的无线通信接收机，还包括一个与电路，用于实施第一比较器的输出与第二比较器输出的延迟信号之间的与运算。
16.依据权利要求13的无线通信接收机，还包括第一与电路，用于实施第一比较器的输出与第二比较器输出的延迟信号之间的与运算；以及第二与电路，用于实施第一比较器输出的延迟信号与第二比较器的输出之间的与运算。
17.一种无线通信接收机，包括解码器，用于解码从无线通信发射机发送来的信息信号；以及前同步码区分部分，用于区分己知信号序列的前同步码信号，其特征在于，前同步码信号区分部分包括延迟相关器，用于计算所接收信号同所接收信号延迟Tw/N后的信号之间的相关值，其中Tw为符号长度，N为等于1或大于1的整数；以及相关输出比较器，用于比较延迟相关器输出的实部输出和虚部输出和与接收信号电平值相关的阈值。
18.依据权利要求17的无线通信接收机，其中相关输出比较器包括符号确定电路，用于将延迟相关器输出的实部输出和虚部输出同接收信号电平值比较；以及相关输出比较电路，使符号确定电路的输出连接到非门和与门。
19.依据权利要求18的无线通信接收机，其中符号确定电路包括第一比较器，用于比较输入信号与一个乘积，该乘积为接收信号电平值同一个常数的乘积，其中该常数为正数；以及第二比较器，用于比较输入信号与一个乘积，该乘积为接收信号电平值同一个常数的乘积，其中该常数为负数。
20.依据权利要求7到19中的任何一个权利要求所述的无线通信接收机，其中提供用于计算延迟相关器输出的移动平均值的移动平均计算部分，以便根据移动平均值来识别前同步码。
21.依据权利要求1到6中的任何一个权利要求所述的无线通信发射机，其中产生具有周期Tw/N的信号，以使MAX|S(t)|2/AVE|S(t)|2等于或小于3dB，其中MAX为最大值，AVE为平均值，S(t)是当数据序列受到逆快速傅立叶变换(IFFT)时的时间信号。
全文摘要
无线通信发射机包括部分(1)，用于编码信息信号；部分(7)，用于保持已知信号序列的前同步码信号；以及部分(5)，用于将前同步码信号加入编码的信息信号。该前同步码信号具有至少一个周期为Tw/N的部分，取决于用于发射的通信系统的类型，其中Tw为符号长度，N为正整数。
文档编号H04L27/26GK1418417SQ01806489
公开日2003年5月14日 申请日期2001年2月22日 优先权日2000年2月22日
发明者今村公彦 申请人:夏普公司