专利名称：基于zf的自适应异步接收机的制作方法
技术领域：
本发明涉及一种用于以数据速率1/T发送数据序列的接收机，其中所述的数据序列是来自以与数据速率1/T异步的时钟速率1/Ts进行采样的接收序列中，该接收机包括-自适应均衡器，用于发送来自所述接收序列中的均衡序列，所述均衡器工作在时钟速率1/Ts上，并具有通过控制环路由控制矢量序列控制的均衡器系数矢量；-采样速率转换器，用于将所述均衡序列转换成等价的输入序列以在数据速率1/T上提供给误差生成器；-误差生成器，用于发送来自所述输入序列和误差序列中的数据序列以在控制环路内使用。
本发明还涉及一种数字系统，它包括用于通过信道发送数字序列的发射机和用于从所述信道提取所述数字序列的接收机，其中所述接收机是如上所述的接收机。
本发明还涉及一种用于所述接收机的均衡器自适应方法。并最终涉及一种用于这种接收机的计算机程序产品和一种用于承载所述计算机程序的信号。
本发明应用于在数字传输和记录系统内使用的各种异步接收机。在诸如DVR(数字视频记录)系统的光记录系统内尤其有用。
背景技术：
美国专利US 5 999 355描述了一种异步接收机，例如在开篇中描述的一种异步接收机。根据所引用的专利，均衡器是抽头间距为Ts秒的抽头延时线(有限脉冲响应滤波器)，并且根据传统的LMS(最小均方)算法来控制该均衡器。也就是说，通过把抽头序列与合适的误差序列进行相关来产生均衡器抽头值的更新。传统的LMS技术通常应用于同步接收机，其中误差和抽头序列的采样率相同，并且相位同步。因此，在所引用的专利中描述的异步接收机包括至少两个设备以使误差和抽头序列具有相同的采样率并且相位同步。后一条件意味着误差序列内的任何延时都应当通过相应地延时抽头序列来匹配。上述两个设备包括一个逆采样率转换(ISRC)，用于将数据速率1/T上的同步误差序列转换为采样速率1/Ts的等同误差序列，和延时装置，用于提供均衡器抽头序列的延时形式以匹配在均衡器输出中均衡误差序列的形成过程中产生的“往返行程”延时。这个“往返行程”延时是不能精确地推出的，因为SRC和逆SRC都引入了随时间改变的延时。匹配延时代表“往返行程”延时的预期值或平均值。“往返行程”和匹配延时之间的差异将导致自适应方案得到一个错误的解。此外，因为匹配延时不必是整数个码元间隔Ts，匹配延时的实现可能需要某种形式的内插。这增加了系统的复杂性。逆SRC也增加了复杂性，所以自适应相关电路的整体复杂性远远大于同步的基于LMS的自适应。
发明内容
本发明的目的是提供一种克服上述缺点的基于迫零(ZF)技术、使用可选自适应拓扑的异步接收机。与现有的基于LMS方案相比，本发明以很低的复杂性来允许接近最佳的自适应性能。
根据本发明，提供一种如开篇所述的接收机，其中控制环路包括-控制信息生成装置，用于从误差序列和数据序列中以数据速率1/T导出同步控制矢量序列；和-时间内插装置，用于从所述同步控制矢量序列中导出控制矢量序列。
使用用于控制均衡器抽头自适应的ZF技术避免了匹配延时以及ISRC的使用。因而，所获得的方案在本质上与同步ZF方案同样简单，甚至比同步的基于LMS的方案更简单。然而，性能却可以与基于LMS的方案媲美。
根据本发明的优选实施例，时间内插装置包括一组执行零阶内插的锁存器。使用锁存器的可能性基于这一认识控制环路锁生成的抽头设置仅缓慢地波动，并且幅度很小。因此，可以使用非常简单的装置来精确地予以重新采样。一组锁存器足以从同步域转换到异步域。
根据本发明的另一种实施例，控制环路还包括空间转换装置，用于将在控制环路内生成的初始给定T-间隔序列转换成等价的Ts-间隔序列，以便在控制环路输出上的控制矢量序列的抽头是Ts间隔的。控制信号在同步域中生成。因此，它们涉及控制T-间隔均衡器。因为均衡器在采样速率1/Ts上工作，所以它实际上具有Ts时间单元的抽头间隔。因而，本发明提供了用于将T-间隔信息转换成Ts-间隔信息的空间转换装置。
根据下面参考附图的描述，本发明以及可被选择用来实现本发明的附加特征将是显而易见的，在附图中图1是图示在数字传输和记录系统内使用的普通异步接收机拓扑的功能方框图；图2是图示根据本发明的接收机拓扑的功能方框图；图3是图示根据本发明第一实施例的接收机拓扑的功能方框图；图4是图示根据本发明第二实施例的接收机拓扑的功能方框图；图5是图示根据本发明第三实施例的接收机拓扑的功能方框图；图6是图示根据本发明第四实施例的接收机拓扑的功能方框图；图7是图示根据本发明第五实施例的接收机拓扑的功能方框图；图8是图示根据本发明的数字系统的示意方框图。
附图的详细描述下面的描述涉及参考符号。相同的功能实体在所有的附图中通常用相同的方框标记来表示。当用数字表示参考符号来指示功能块时，一个功能块的第一个数字可以不同于另一个相同功能块的第一数字，从而区分功能块的多个实施例。在这种情况下，第一数字通常是指图示该实施例的图。举一个例子，执行空间转换功能的同一功能块在图4中称作42，在图7中称作72，从而区分在图4和图7中分别图示的空间转换功能的两个不同实施例。另外，我们也将根据习惯用带下划线的符号表示矢量，符号k和n是指采样速率分别为1/T和1/Ts的序列。例如，根据习惯，标记ak是指采样速率1/T的标量序列，标记Sn是指采样速率1/Ts的矢量序列。矢量的长度将用符号N来表示，并将表示该符号的下标用于该矢量。因此，例如，矢量Sn的长度表示为Ns。
图1图示用于数字传输和记录系统的异步基带接收机的普通拓扑。该接收机从所接收的信号r(t)中以数据速率1/T生成数据序列ak。将所接收的信号r(t)提供给模拟低通滤波器LPF，其主要功能是抑制带外噪声。由模数转换器ADC将LPF的输出数字化，它工作在与数据速率1/T异步的、晶体控制自由运行的采样速率1/Ts上，该速率对于防止混叠已经足够高。将ADC输出提供给均衡器EQ，均衡器EQ用于调节码间干扰和噪声。均衡器工作在与数据速率1/T异步的采样速率1/Ts上。采样速率转换器SRC生成等价的同步输出，用作比特检测器DET的输入以发送数据速率ak。SRC构成在图1中未明确图示的定时恢复环路的一部分。在图1中分别用符号1/Ts和1/T来表示异步和同步时钟域。
为了克服系统参数的各种变化，均衡器EQ通常需要是自适应的。为此，由误差生成电路EFC从比特检测器DET提取误差信息，并用于通过控制模块CTL来控制(更新)均衡器抽头。误差信息出现在同步(1/T)时钟域内，而控制必须处于异步(1/Ts)域内。在两者之间，需要逆采样速率转换器ISRC。实际上，均衡器通常是抽头间隔Ts秒的抽头延时线(有限脉冲响应滤波器)。
现有的异步自适应技术基于LMS(最小均方)算法。使用LMS，通过把抽头序列与合适的误差序列进行互相关来推导出均衡器抽头的更新信息。为此，抽头和误差信号需要在采样速率和相位上都是同步的。第一个条件通过ISRC来满足。第二个条件需要在互相关之前通过相应地延时抽头信号来匹配SRC、比特检测器、误差形成电路和ISRC的总延时。ISRC和延时匹配都使技术解决方案复杂化。而且，因为SRC和ISRC延时随着时间变化的特性，延时匹配也可能是不准确的。因此，自适应性能可能会降低。
图2图示根据本发明的接收机包括克服了上述缺点的自适应拓扑。在图2中仅图示了一部分数据接收机，即与数字均衡器自适应有关的部分。具体而言，未图示控制采样速率转换器(SRC)和时间内插装置(TI)的接收机的定时恢复子系统。该接收机包括自适应均衡器(EQ)、采样速率转换器(SRC)和检测器(DET)，以便从所接收的输入序列rn中生成数据速率ak。均衡器的自适应基于迫零(ZF)技术，例如在1996年由Kluwer Academic Publishers出版的J.W.M.Bergmans的“数字基带传输和记录(Digital Baseband Transmissionand Recording)”中所描述的，标记为[ref]。这些技术的关键点在于通过把自适应(控制)环路的上述误差序列ek和数据序列ak或等价的比特判决的已滤波形式vk＝(a*h)k进行互相关，来推导出抽头更新信息，其中hk是在[ref]第8章中所描述的合适脉冲响应，符号‘*’表示线性卷积。因为误差和数据序列都与数据速率1/T是同步的，所以推导更新信息不需要ISRC。而且，因为两个序列是同时生成的，延时匹配几乎无足轻重。与LMS中相同，通过一组积分器从抽头更新信息中推导出抽头数值。为了使自适应环路闭合，需要一个时基转换器来将该组输出从同步时钟域转换到异步时钟域。
在图2中，rn表示通过定期采样记录信道的诸如模拟重放信号而获得的序列。在自由运行的时钟速率1/Ts上执行采样，该速率1/Ts通常不同于数据速率1/T。序列rn通过具有Ts间隔抽头wn的均衡器EQ以在其输出上生成一个均衡序列yn。均衡器EQ是一个FIR(有限脉冲响应)横向滤波器，但是也可以是包含线性组合器的任何均衡器。均衡器的用途是使(诸如记录)信道的响应整形为规定的目标响应，并调节噪声频谱。均衡器EQ之后是采样速率转换器SRC，用于将Ts间隔的均衡序列yn转换成等价的T间隔序列xk，将在包括比特检测器DET的误差生成器21的输入上提供所述T间隔序列xk。T间隔输入序列xk理想上与信道数据序列ak的数据速率1/T同步。由比特检测器生成信道比特ak的估计值k。假设比特检测器生成正确的判断，则数据速率和估计值k是相同的。有时候，比特错误并不明显影响系统的性能。可选择地，在传输开始时，预确定的数据序列(通常称作前沿码)可以先于实际的数据以便使初始的自适应是基于这个预确定数据序列的副本，该预确定的数据序列可以在数据接收机内在没有任何比特错误的情况下本地合成。实际上，通常在这个所谓的“数据协助”操作模式中执行自适应的初始阶段，一旦自适应环路已经收敛就切换到图2所示的“判决引导”操作模式。尽管在图2中未明确图示，但是将理解本说明书也涉及上述“数据协助”操作模式。图2的其余部分图示了用于使用根据本发明的ZF技术来自适应地更新均衡器抽头系数矢量序列wn的控制环路机制。在该控制环路中涉及的所有数字操作都可以例如通过执行合适计算机程序的微处理器来实现。两块之间的粗箭头表示矢量信号传输，而细箭头表示标量信号。
因此，控制环路包括-控制信息生成装置，用于从误差序列ek和数据序列ak中以数据速率1/T获得同步控制矢量序列Zk；和-时间内插装置TI，用于从所述同步控制矢量序列Zk中获得控制矢量序列Sn。
在图2中，控制矢量序列Sn直接控制均衡器，即与Sn简单一致的均衡器抽头矢量序列Sn。
控制信息生成装置生成的同步控制矢量序列Zk由一组Nz积分器22构成，其输入从向量积ekVk中获得，其中Vk是包括Nv参考序列的参考矢量序列。通过下述方法获得这个参考矢量序列，在移位寄存器SR执行串并转换以形成参考序列vk之后的矢量序列Vk之前，通过将数据序列ak提供给滤波器H以形成一个参考序列vk，所述滤波器H的脉冲响应hk是可用于优化自适应特定的一个设计自由度(参见[ref]第8章)。下面详细描述ZF均衡器自适应方案。
标记为zkj的积分器22输出上的变量遵循下述等式zk+1j=zkj+μΔkj,j=0,...,Nz-1---(1)]]>其中-zkj是第j个积分器在时间k上的输出；μ是确定闭环时间常数的小标量因子(通常称作步长)；-Δkj是在迭代k上的抽头误差估计值；和-Nz是积分器数量。
根据ZF方案，估计值Δkj通过下式给出Δkj=ek-Dvk-j=ek-D(a^*h)k-j---(2)]]>其中-ek是SRC输出和所希望的检测器输入dk＝(a*g)k(的延时形式)之间的误差，其中-gk是用于均衡器自适应的(滤波器G)的目标响应；-vk是数据序列ak(估计值)的已滤波形式；-hk是合适的脉冲响应(参见[ref]，第8章)；-D是取决于系统内其它延时的合理延时。这个延时的目的是在时间上校准误差信号ek和序列vk。
如在[ref]中第8章更详细地解释的，在一些情况下，D可以是负值。在这些情况下，可以将(正)延时-D应用于参考序列vk，而不是将(负的，并且因此是非物理的)延时D应用于ek。为了完整性，应当指出所描述的等式(2)和图2仅仅是根据误差序列ek和数据序列ak推导出抽头误差估计值Δkj的各种可能的方式之一。例如，可以强烈量化两个序列ek和(*h)k-j之一以便简化实施方式，并且可以通过选择更新机制来替换等式(2)中的相乘。
图2图示每T秒(同步域)更新积分器输出上的同步控制矢量序列Zk，而均衡器系数矢量Wn需要每Ts秒更新一次，因为均衡器工作在异步域内。通过用于从积分器组输出上的同步控制矢量序列Zk中以采样速率1/Ts推导出异步控制矢量序列Sn的时间内插装置TI来执行必要的时基转换。因为抽头数值对于两个采样速率仅缓慢地变化，因此例如可以通过执行零阶内插的一组锁存器以最简单的可能方式来执行时间内插。因此，异步迫零均衡基本上和同步均衡一样简单。这与LMS不同，LMS在其同步形式中已经比ZF复杂得多，其中异步增加了非常多的开销。尽管简单，但是如果通过合理地设计，ZF环路的性能也接近于其LMS对应物的性能。还存在一个问题。均衡器的抽头间隔是Ts秒，即它用于在Ts秒的步骤中延时输入序列以获得Ts秒的抽头间隔，从而获得连续抽头信号，然后将这些抽头信号与通过系数矢量序列Wn定义的加权wnj，j＝1，...，Nw线性地组合。然而，该组积分器输出上的控制矢量序列sn与T间隔均衡器相关，即sn连续的分量sj，j＝1，...，Ns原则上是指用于抽头间隔T的均衡器的加权因子。这个T秒的标称抽头间隔和Ts秒的实际抽头间隔之间的差异不仅在均衡器固定的稳态解决方案方面而且在环路效率降低方面导致自适应性能上的降低。因此，图2的拓扑主要适合于接近同步的应用，例如1/Ts和1/T彼此接近的应用，差值最好小于20-40％。在许多的实际系统内符合这一条件，例如在用于硬盘驱动器的大多数信道IC(集成电路)中。
为了能够在大范围的应用中使用本发明，推荐图2中所描述方案的一种改进。根据这种改进，控制环路还包括空间转换装置，用于从在时间内插装置输出上的异步控制矢量序列Sn中推导出均衡器系数矢量序列Wn。这导致将在控制环路内生成的初始T间隔序列转换成用于控制均衡器系数矢量Wn的等价Ts间隔序列。在图3中，使用符号SI表示这些空间转换装置。因为更新变量snj描述T-间隔均衡器的系数，必须将这个T间隔信息转换成Ts间隔信息。这需要由空间内插器模块SI执行的在系数sj上的内插。因此，更新标量sj是底层时间连续均衡器滤波器的T-间隔采样，其脉冲响应表示为w(t)，即sj＝w(jT)，j＝1，...，Ns。假设w(t)可用，我们将必须在位置ti＝i×Ts上对其重新采样，其中i＝0，...，Nw-1，从而生成必需的均衡器系数wi＝w(i×Ts)。在此，变量t并未表示时间而是位置，假设连续的数值来自某个间隔(滤波器的跨距)。在同样的意义上，i是与时间无关的位置索引，即ti完全由i来确定，并不随时间改变。然而，因为仅w(t)的T间隔采样即sj可用，所以必须使用这些采样的内插来生成Ts间隔的标量wi。
内插最简单的一种形式是线性内插，从计算的观点来看很有吸引力，但是也可以考虑其它形式的内插，例如甚至更简单的最近相邻内插。同样可以将重新采样的位置ti＝i×Ts表示为ti＝(mi+ci)T，其中0≤ci≤1，并且 ci=iTsT-mi.---(3)]]>因为ci在0和1之间变化，所以ti在miT和(mi+1)T之间变化，w(t)在w(miT)=sim]]>和w((mi+1)T)=sim+1]]>之间变化。根据一种线性内插的方法，然后将位置ti上的w(t)的数值计算为wi=w(ti)=(1-ci)×smi+ci×smi+1---(4)]]>借助于等式(4)，图3的空间内插器SI将锁存器输出上的T间隔抽头sj转换成表示均衡器抽头的Ts间隔抽头设置wi。为了执行这一转换，它必须知道或估计如等式(3)所表示的信道比特率与采样率的比值Ts/T。然而，这个比值的估计值已经可以在图3的采样率转换器SRC内获得。SRC在时间tk＝kT上重新采样Ts间隔序列yn，可以将其重新表示为tk＝(mk+μk)Ts。在存在相位误差时，连续的采样时刻之间的差值根据tk-tk-1＝T+τkT随着T的标称值而改变，其中τk是重新构建的T-间隔时钟内的相位误差。然后，我们获得下述等式
(mk-mk-1)+(μk-μk-1)=TTs+τkTTs---(5)]]>控制SRC的定时恢复环路用于将相位误差的平均值迫零。因此，公式(5)左侧的量值平均值将固定在T/Ts的实际值上或者线性内插所需比值的倒数上。
等式(4)的转换方案相对简单，然而从实施的立场来看可能不是最佳的。一种原因在于它涉及更复杂的多比特数字的相乘。通过将内插滤波器的系数ci量化成较少数量的比特，可以将其放松到某种程度，但是也可以实现更简单的方案。通过在锁存器和积分器之前执行空间转换，基本上是“返回”ZF更新算法，来产生这些方案。这导致图4的普通拓扑。
在图4的拓扑中，通过分数(fractional)延时装置42执行空间转换，所述装置通过将Ts时间单元步长的延时施加给数据序列ak的滤波形式，从数据序列ak获得Ts间隔的参考矢量序列Vk。从误差序列ek和参考矢量序列Vk获得的同步控制矢量序列Zk具有Nz系数zj(j＝0，...，Nz-1)，现在它的间隔为Ts秒，而在图3中为T秒。这是因为在图4的拓扑中，通过分数延时装置42在同步时域内执行空间转换。分数延时装置42可以包括一个线性矩阵M，它通过将比特判决 转换成用于形成异步均衡器抽头更新的适当变量来执行空间内插和数字滤波操作。矩阵M工作在移位寄存器SR的输出上，由其对比特流 执行串并转换。这种拓扑是非常普通的，它可以适用于任意的目标响应和任意形式的内插。
因此，将说明如何在不影响接收机性能的情况下在图4的接收机拓扑内的初始级上执行(4)的空间转换。在迭代k+1上，使用在时间内插操作之前的速率1/T上的迭代，我们根据等式(4)获得wk-1i=(1-ci)×zk+1mi+ci×zk+1mi+1,i=0,...,Nw-1---(6)]]>使用(1)和(6)，因为wk+1i=(1-ci)×(zkmi+μΔkmi)+ci×(zkmi+1+μΔkmi+1]]>=wki+μ×((1-ci)×Δkmi+ci×Δkmi+1)---(7)]]>等式(7)所涉及的操作依然比等式(4)复杂。然而，等式(7)可以被进一步修改以降低复杂性。为了最终使用等式(2)。为了使表达式很短，在下文中将D设置为零。将该表达式用于等式(7)中的Δkj，我们得到wk+1i=wki+μ×ek×((1-ci)×vk-mi+ci×vk-mi-1)---(9)]]>为了容易计算Δkj而通常进行的一种简化是用sgn(vk)代替vk，在此运算符sgn(x)表示提取变量x的符号的操作。在许多应用中，特别注意在光记录接收机中，通常如此选择脉冲响应hk以使 这隐含假设了检测器不产生任何判断误差，因此 在(8)中，用sgn(vk)＝ak的普通替换中，偶尔的比特误差不会影响随后的结果以及系统性能，我们得到简化的更新wk+1i=wki+μ×ek×((1-ci)×ak-mi+ci×ak-mi-1)]]>=wki+μ×ek×αi---(9)]]>因为ak∈{-1，1}，在不需要乘法的情况下可以根据简单的逻辑来计算等式(9)中的量值αi=(1-ci)×ak-mi+ci×ak-mi-1]]>通过将αi重新撰写如下，这将是显而易见的。
αi=ak-mi+ci×(ak-mi-1-ak-mi)=]]> 而且，因为Nw是固定的，如果在自适应的整个过程中比值Ts/T基本上保持恒定，即在CLV(恒定线速度)模式中或者在CAV(恒定角速度)模式中所述比值基本上保持恒定，如果相应地调整采样速率，则可以为每个索引提供数值mi和ci的表格。因此，也可以提供四进制变量αi的数值的表格。
图5和图6图示了图4的普通拓扑内的分数延时装置42的两种不同的实施例。这两种实施例涉及两种不同情况，即分别对应于Ts＞T的欠采样情况和Ts＜T的过采样情况。在每种情况下考虑等式(9)的方案的含义。
图5涉及欠采样的情况，这是实际上更感兴趣的情况，因为采样设备均衡器和SRC工作在低于信道比特率1/T的速率1/Ts上。对于包括旋转磁盘的记录系统而言，在更高的旋转速度上这可能尤其有利。我们举DVR系统作为例子。因为DVR通道的截止频率大约为1/3T，信息无损采样基本上降低到奈奎斯特速率2/3T。因为计算的复杂性，考虑等式(9)内插方案的可能简化。这可以通过用sgn(αi)替换等式(9)中的αi，根据下式通过ci来确定这个符号 这有效地产生最近采样算法，也称作最近相邻内插，为其将等式(9)中的系数更新降低到误差ek与信息比特ak-Ji的相关值，其中尽可能靠近ti＝iTs地为JiT选择Ji。
即Ji=argmink|kT-iTs|---(12)]]>只要ci≈0.5和ak-mi≠ak-mi-1，在等式(11)中就存在不确定性。在这种情况下，iTs介于miT和(mi+1)T之间，基于一个来选择另一个将导致ZF系数更新中的符号翻转。这说明sgn(ai)在那种情况下基本上不传送控制信息。为了避免所产生的梯度噪声，对于ci≈0.5来说，应当在不存在转变的情况下调整系数更新，即应当有效地使用三进制量值 所获得的更新均衡器系数的算法与它的同步ZF算法同样简单。在图5中图示了所获得的拓扑。图4中的特殊情况是线性矩阵M简化为执行等式(11)和(13)操作的选择器SEL。选择器由变量mi和ci控制，其中i＝0，...，Nw-1，所述变量由计算器CAL提供，它又由通过SRC获得的T/Ts的值提供。计算器执行等式(3)所述的操作。
在欠采样的情况下，再次参见图3的拓扑，抽头间隔T秒的sn具有比抽头间隔Ts秒的wn更多的系数。因此，所使用的积分器22的数量大于均衡器的抽头数量Nw。通过在积分器级之前执行空间转换，如图4所示，积分器输入上的变量变成Ts间隔的，积分器的数量减少到Nw，这与硬件的节约有关。
图6涉及过采样的情况，这是一个较不实际的数值，尤其对于将其频谱限制到低于奈奎斯特频率的光记录频道来说。然而，在某些情况下，例如为了克服在光记录系统中在磁盘读出过程中信道比特率的变化(在CAV模式中)，必须过采样重放信号。当过采样重放信号时，或者Ts＜T时，T间隔控制矢量序列的空间转换需要内插。
在诸如数字记录的应用中，线性内插将很好地执行。然而，不能确保简单形式的内插(例如最近相邻内插)很好地工作，尤其在很高的过采样速率上。在图6中图示了在过采样情况下分数延时装置42的最佳实施方式。实际上是用等式(10)表示的线性内插的实现方式。系数选择器CSEL的目的是从检测器输出序列中选择出所希望的内插ak-mi和ak-mi-1，假设由计算器CAL使用等式(3)来计算所述变量mi。随后，将所有的i＝0，...，Nw-1的内插收集成一个矢量，然后将其与矩阵Q相乘以生成等式(10)中的变量αi。矩阵Q具有Nw行和L列，其中L是内插矢量的长度。标记为Qi的Q的每行正好具有两个非零单元 其中ni＝0，...，L-2。图6中的矩阵乘法仅是概念性的，因为如等式(10)所示，不需要任何乘法也可以计算αi。因此，所获得的在过采样情况下用于ZF异步均衡器更新的算法几乎与欠采样情况下的算法一样简单。
根据本发明的另一种具体实施例，如图7所示，分数延时装置72包括-离散时间滤波器 用于滤波数据序列ak，以便滤波器输出 类似于目标滤波器输出dk；和-分数移位寄存器(FSR)，用于将Ts时间单元步长的延时施加给离散时间滤波器输出 根据这种实施例，如图7所示，在两个步骤中生成参考矢量序列Vk。第一步骤执行离散时间滤波操作，其中将ak提供给滤波器 其脉冲响应 类似于目标响应gk(或者，可选择地，类似于信道的采样脉冲响应)。将这个滤波器的输出表示为 因为它类似于所希望的检测器输入dk。在许多种可能的情况中，对两种 的选择感兴趣 其中d→k=dk,]]>和 其中d→k=ak.]]>在这两种情况下，在图4的拓扑中已经可以获得 所以不需要为了计算它添加任何硬件。由标记为FSR的方框执行的图7的拓扑中的第二步骤向 提供Ts秒步长的延时以获得参考矢量序列的近似形式Vk。分数延时的合成需要内插。因为 将具有有限的带宽，所以诸如最近相邻(零阶)和线性内插的简单形式的内插将很好地执行。通常并不需要更高阶的内插。
图8图示根据本发明的包括图1至7之一所示接收机的一种系统的例子。该系统例如可以是数字记录系统。它包括记录器81，用于在记录载体82上记录数字序列83；和接收机84，用于从所述记录载体中读取所记录的序列85。记录载体82例如是一张光盘。
在这里，附图及其描述仅是说明性的，而不能限制本发明。显然存在许多种落入权利要求书保护范围的可选实施方式。在这一方面，总结如下存在许多种利用硬件或软件或两者之组合来实现功能的方式。在这一点上，附图是示意性的，每幅图仅代表本发明的一种可能的实施例。因此，尽管附图将不同的功能图示为不同的方框，这绝不排除执行多个功能的单一硬件或软件。同时，也不排除由一组硬件或软件或其组合来执行一种功能。
权利要求
1.一种从以时钟速率1/Ts采样的接收序列(rn)中以数据速率1/T发送数据序列(ak)的接收机，所述时钟速率1/Ts与数据速率1/T异步，该接收机包括-自适应均衡器(EQ)，用于发送来自所述接收序列(rn)的已均衡序列(yn)，所述均衡器工作在时钟速率1/Ts上，并具有通过控制环路由控制矢量序列(Sn)控制的均衡器系数矢量(Wn)；-采样速率转换器(SRC)，用于将所述已均衡序列(yn)转换成等价的输入序列(xk)以用于在数据速率1/T上提供给误差生成器(21)；-误差生成器(21)，用于发送来自所述输入序列(xk)的数据序列(ak)和误差序列(ek)以供在控制环路内使用；其中所述控制环路包括-控制信息生成装置(22，42，72，21)，用于从误差序列(ek)和数据序列(ak)中导出在数据速率1/T上的同步控制矢量序列(Zk)；和-时间内插装置(TI)，用于从所述同步控制矢量序列(Zk)中导出控制矢量序列(Sn)。
2.如权利要求1所要求保护的接收机，其中所述时间内插装置(TI)包括零阶内插装置。
3.如权利要求2所要求保护的接收机，其中所述零阶内插装置至少包括一个锁存器。
4.如权利要求1至3所要求保护的接收机，其中控制环路还包括空间转换转置(SI；42；72)，用于将在控制环路内生成的给定的初始T-间隔序列转换成等价的Ts-间隔序列以便控制所述均衡器系数矢量(Wn)。
5.如权利要求4所要求保护的接收机，其中所述空间转换装置(SI；42；72)被设置用于执行线性内插。
6.如权利要求4所要求保护的接收机，其中所述空间转换装置(SI；42；72)被设置用于执行最近相邻内插。
7.如权利要求4-6所要求保护的接收机，其中所述空间转换装置包括空间内插装置(SI)，用于从时间内插装置(TI)的输出上的控制矢量序列(Sn)中导出均衡器系数矢量(Wn)。
8.如权利要求4至6所要求保护的接收机，其中所述空间转换装置(SC)包括分数延时装置(42；72)，用于通过将步长为Ts时间单元的延时施加给数据序列(ak)的滤波形式，从数据序列(ak)导出Ts-间隔的参考矢量序列(Vk)，并且其中从误差序列(ek)和所述参考矢量序列(Vk)导出所述同步控制矢量序列(Zk)。
9.如权利要求8所要求保护的接收机，其中误差生成器(21)包括-具有目标响应的比特检测器(DET)，用于接收输入序列(xk)和用于发送数据序列(ak)；-目标滤波器(G)，用于接收所述数据序列(ak)和发送目标滤波器输出(dk)，所述目标滤波器具有区别所述目标响应的脉冲响应(gk)；和-比较装置(+)，用于比较所述目标滤波器输出(dk)与所述输入序列(xk)以获得误差序列(ek)；所述分数延时装置(72)，包括-离散时间滤波器(^G)，用于滤波数据序列(ak)，以使所述数据序列的滤波形式(^dk)类似于所述目标滤波器输出(dk)；和-分数移位寄存器(FSR)，用于将步长为Ts时间单元的延时施加给所述数据序列的所述滤波形式(^dk)。
10.如权利要求1至9中任一权利要求所要求保护的接收机，用于在数字记录系统内使用。
11.一种数字系统，包括用于通过信道载体发送数字序列的发射机，和用于从所述信道载体提取所述数字序列的接收机，其中所述接收机是如权利要求1至9中任一权利要求所要求保护的接收机。
12.在包括自适应均衡器的接收机中，一种接收以时钟速率1/Ts采样的序列(rn)和以数据速率1/T发送数据序列(ak)的均衡器自适应方法，该方法包括下述步骤-自适应均衡步骤，使用均衡器系数矢量(Wn)发送来自所述接收序列(rn)中的已均衡序列(yn)；-采样速率转换器(SRC)，将所述已均衡序列(yn)转换成等价的输入序列(xk)用以在数据速率1/T上由误差生成步骤(21)进行处理；-误差生成步骤(21)，从所述输入序列(xk)中以数据速率1/T生成误差序列(ek)和数据序列(ak)；-从误差序列(ek)和数据序列(ak)生成控制矢量序列(Sn)，以用于控制所述均衡器系数矢量(Wn)的控制步骤；其中所述控制步骤包括-控制信息生成步骤，用于从误差序列(ek)和数据序列(ak)中导出在数据速率1/T上的同步控制矢量序列(Zk)；和-时间内插步骤(TI)，用于从所述同步控制矢量序列(Zk)中导出控制矢量序列(Sn)。
13.一种计算机程序产品，供接收机用来计算一组指令，当将所述指令载入接收机内时，使接收机执行权利要求12所要求保护的方法。
14.一种承载计算机程序的信号，该计算机程序被设置用于执行权利要求12所要求保护的方法。
全文摘要
本发明涉及一种用于数字传输和记录系统的异步接收机。该接收机包括用于定时恢复的采样速率转换器(SRC)，它的前面是在与数据速率1/T异步的采样速率1/Ts上操作的数字自适应均衡器。描述了一种使用迫零(ZF)技术的均衡器自适应方法，用于通过控制环路修改与数据速率异步的均衡器抽头。为此，控制环路包括执行时基转换的时间内插装置，用于将信号从同步域(1/T)转换到异步域(1/Ts)；和空间转换，用于将T－间隔信号转换成Ts－间隔信号。
文档编号H04L25/03GK1579078SQ02821707
公开日2005年2月9日 申请日期2002年10月18日 优先权日2001年10月31日
发明者J·W·M·博格曼斯, C·波兹蒂斯, 汪建江 申请人:皇家飞利浦电子股份有限公司