专利名称：自动增益控制电路的制作方法
技术领域：
本发明涉及控制接收机等中所包含的放大器的增益的自动增益控制电路。
背景技术：
在AM(amplitude modulation调幅)接收机或FM(frequencymodulation调频)接收机等中，为了防止与接收电场强度对应的输出声音电平的波动而采用AGC(自动增益控制)电路。例如，在包含于AM接收机中的中频放大电路上连接AGC电路，按照AM检波输出来控制中频放大电路的增益。由此，中频放大电路的增益在弱电场地区被设定为大的值，相反地在强电场地区设定为小的值，从而得到时常大致恒定的声音输出。
但在上述的传统的AGC电路中，需要将声音信号平滑并检测直流电平，从而采用时间常数大的低通滤波器。也就是说，需要将构成低通滤波器的电容器或电阻的元件常数设定为大的值，但从由于这些元件的存在而增大其占用面积的方面来考虑，存在不能将整个AGC电路与其它电路一体形成于半导体衬底上的问题。
发明内容
本发明鉴于这些问题而提出，其目的在于提供一种能够在半导体衬底上一体形成的自动增益控制电路。
本发明的自动增益控制电路与可由控制信号来调整增益的放大器连接，设有以预定的时间常数使放大器的输出电压平滑的时间常数电路和基于时间常数电路的输出电压生成控制信号的控制信号生成电路。另外，时间常数电路设有电容器；比较该电容器的端电压和输入电压的电压比较器；在输入电压相对端电压高时对电容器间断地进行充电的充电电路；在输入电压相对端电压低时从电容器间断地放出放电电流的放电电路；以及使因充电电路引起的充电速度和因放电电路引起的放电速度不同的充放电速度设定单元。由于对电容器进行间断性的充放电，因此，即使在电容器的静电电容变小的场合，也能够使端电压缓和变化并等效地设定大的时间常数。因此，即使在采用了静电电容小的电容器的场合，也能够对自动增益控制电路内的时间常数电路设定大的时间常数，能够使整个自动增益控制电路一体形成于半导体衬底上。另外，通过设置充放电速度设定单元可使对时间常数电路内的电容器的充电速度和放电速度不同，从而能够容易实现起动时间和释放时间不同的自动增益控制电路。
另外，最好这样充电电路包括向电容器供给预定的充电电流的电流供给部和控制因电流供给部引起的充电电流的间断性的供给动作的定时的第一定时控制部而构成；同时放电电路包括从电容器放出预定的放电电流的电流放出部和控制因电流放出部引起的放电电流的间断性的放出动作的定时的第二定时控制部而构成。通过控制因电流供给部引起的充电电流的供给动作的定时和因电流放出部引起的放电电流的放出动作的定时，能够容易控制电容器的间断性的放电动作。
另外，最好上述的充放电速度设定单元使由第一和第二定时控制部控制的充电电流的间断性供给时间和放电电流的间断性放出时间不同。通过使进行充放电动作的时间本身不同，能够容易地使自动增益控制电路的起动时间和释放时间不同。
另外，在第一和第二定时控制部分别设有基于具有预定的占空比的脉冲信号控制定时的开关时，最好上述的充放电速度设定单元使充电用脉冲信号的占空比和放电用脉冲信号的占空比不同。由此，使充电时间和放电时间不同的控制变得容易。
另外，最好上述的充放电速度设定单元使由电流供给部供给的充电电流和由电流放出部放出的放电电流不同。通过使充电电流值和放电电流值不同，能够容易使自动增益控制电路的起动时间和释放时间不同。
另外，在电流供给部和电流放出部分别由其栅极被施加预定的基准电压的晶体管构成时，最好使上述的充放电速度设定单元中充电用晶体管和放电用晶体管的栅极尺寸不同。由此，使充电电流值和放电电流值不同的控制变得容易。
附图的简单说明
图1是表示包含一实施例的AGC电路的AM接收机结构的图。
图2是表示中频放大电路结构的图。
图3是表示中频放大电路中所包含的各级放大器的详细结构的电路图。
图4是表示AGC电路的详细结构的电路图。
图5是表示时间常数电路的原理的框图。
图6是表示时间常数电路的具体结构的电路图。
图7是表示时间常数电路的变更例的电路图。
图8是表示MOS型FET(场效应晶体管)的栅极尺寸的图。
最佳实施方式以下，参照附图，就采用本发明的一实施例的AGC电路进行说明。
图1是表示包含一实施例的AGC电路的AM接收机结构的图。如图1所示，本实施例的AM接收机包括高频放大电路11、混频电路12、本机振荡器13、中频滤波器14、中频放大电路15、AM检波电路16以及AGC电路17而构成。将由天线10接收的AM调制波信号经高频放大电路11进行放大后，通过将从本机振荡器13输出的本机振荡信号进行混频来完成从高频信号到中频信号的变换。
中频滤波器14设置在中频放大电路15的前级，从输入的中频信号抽出调制波信号的占有频带宽中包含的频率成分。中频放大电路15放大中频信号。AM检波电路16对经中频放大电路15放大后的中频信号进行AM检波处理并输出声音信号。AGC电路17控制中频放大电路15的增益，使得AM检波电路16的输出信号(声音信号)的平均电平大致恒定。
图2是表示中频放大电路15的结构的图。如图2所示，本实施例的中频放大电路15中设有多级(例如四级)级联连接的放大器251～254。各放大器251～254具有预定的增益，整个中频放大电路15具有各放大器251～254增益相乘后的增益。另外，由AGC电路17设定这些各放大器251～254的增益。
图3是表示中频放大电路15中所包含的各级放大器的详细结构的电路图。各放大器251～254都具有相同的结构，以下就中放大器251进行详细的说明。
如图3所示，本实施例的放大器251的结构中包括生成恒流的FET201、202；电流源203；对输入信号差动放大的两个FET204、205；可按照控制信号V+、V-来改变这些两个FET204、205的差动输出的增益的四个FET206、207、208、209；从输入信号除去直流成分的两个电容器210、211；以及两个负载电阻212、213。来自前级电路(中频滤波器14)的输入信号(IN+、IN-)输入到FET204、205，来自AGC电路17的控制信号(V+、V-)输入到FET206～209。包含在该结构中的FET201、202、206～209均采用p沟道型。再有，与各电容器210、211的一端连接的电阻220、221跟这些电容器210、211一起构成高通滤波器，从输入信号除去包含闪烁噪声(1/f噪声)的低频成分。另外，分别与电阻212、213并联的电容器222、223与这些电阻212、213一起构成低通滤波器，从输出信号除去包含热噪声的高频成分。
图4是表示AGC电路17的详细结构的电路图。如图4所示，本实施例的AGC电路17的结构中包括以预定的时间常数来平滑输入信号的时间常数电路100；产生预定的电源电压Vr的电源300；以该电源电压Vr作为工作电压对时间常数电路100的输出电压进行放大的放大器301；生成恒流的两个FET302、303；电流源304；对由电源300产生的电源电压Vr和放大器301的输出电压进行差动放大的两个FET305、306以及两个电阻307、308。
在时间常数电路100中，为了平滑AM检波电路16的输出信号，设定输出电压上升时的响应时间(时间常数)和相反地输出电压减少时的响应时间为不同的值。例如，电压上升时的响应时间设定在50msec，而电压减少时的响应时间设定在300～500msec。放大器301放大时间常数电路100的平滑输出，输出电压在0V到电源电压Vr的范围内变化。
也就是说，在AM检波电路16的输出信号的电压电平小时，因为时间常数电路100的输出电压低，所以放大器301的输出电压成为接近于0V的小值。因此，对于进行差动动作的两个FET305、306来说，其中一方的FET305的栅极上施加电源电压Vr，另一方的FET306的栅极上施加接近于0V的低电压，从各自的漏极输出两个具有大电位差的控制信号(V+、V-)。当该控制信号输入到上述的放大器251时，由两个FET206、207或两个FET208、209进行差动动作，因此，整个放大器251的增益变大，具有大电位差的差动输出信号(OUT+、OUT-)从放大器251输出。
另外，在AM检波电路的输出电压的电压电平变大时，时间常数电路100的输出电压变高，因此放大器301的输出电压成为接近于电源电压Vr的值。因此，对于进行差动动作的两个FET305、306来说，其中一方的FET305的栅极上施加电源电压Vr，另一方的FET306的栅极上施加电源电压Vr或接近于电源电压Vr的电压，从各自的漏极输出两个大致相同电压电平的控制信号(V+、V-)。当该控制信号输入到上述的放大器251时，两个FET206、207或两个FET208、209几乎不进行差动动作，因此，整个放大器251的增益变小，具有小电位差的差动输出信号(OUT+、OUT-)从放大器251输出。
图5是表示时间常数电路100的原理的框图。如图5所示，本实施例的时间常数电路100中设有电容器110、电压比较器112、充电电路114、放电电路116以及充放电速度设定部118。电压比较器112比较电容器110的端电压和输入电压，根据该比较结果使充电电路114或放电电路116的动作有效。充电电路114通过间断地供给充电电流来使电容器110充电。例如，该充电电路114包括恒流电路和开关而构成，当开关成为导通状态时从恒流电路向电容器110供给充电电流。另外，放电电路116通过间断地流过放电电流来使电容器110放电。例如，该放电电路116包括恒流电路和开关而构成，当开关成为导通状态时从电容器110放出恒定的电流。充放电速度设定部118进行使因充电电路114引起的电容器110的充电速度和因放电电路116引起的电容器110的放电速度不同的设定。该充放电速度设定部118与充放电速度设定单元对应，具体内容将后述。
这样，本实施例的时间常数电路100对电容器110进行间断的充放电动作。因此，即使在将电容器110的静电电容设定为小值的场合，也能够得到两端电压缓和变化并具有大的时间常数的电路，即能够得到与使用具有大的静电电容的电容器或具有大的电阻值的电阻的场合相等的充放电特性。另外，在充电电路114或放电电路116中，进行将预定的电流供给电容器110或者从电容器110放出的控制，但由于这些供给、放出动作间断性地进行，因此，能够将这时的电流值设定在适合于IC化的某种程度的大值上。从而，能够将包括时间常数电路100的整个AGC电路17形成于半导体衬底上进行IC化。另外，不需要电容器等外设部件，因此能够使整个AGC电路17大幅度实现小型化。
另外，在本实施例的时间常数电路100中，通过充放电速度设定部118的设定使对电容器110的充电速度和放电速度不同。因此，能够使AGC电路17的起动时间和释放时间不同。
图6是表示时间常数电路100的具体结构的电路图。如图6所示，时间常数电路100的结构中包括电容器110；恒流电路140；FET142、144、150、154、156；开关146、152；电压比较器160；“与”电路162、164以及分频器170。
由两个FET142、144构成电流反射镜电路，生成与从恒流电路140输出的恒流相同的充电电流。另外，由开关146来确定该充电电流的生成定时。
开关146由反相电路1和模拟开关2以及FET3构成。模拟开关2通过将p沟道FET和n沟道FET的各源极-漏极之间并联来构成。“与”电路162的输出信号直接输入到n沟道FET的栅极，同时由反相电路1对该输出信号的逻辑进行反相后的信号输入到p沟道FET的栅极。因此，该模拟开关2在“与”电路162的输出信号为高电平时成为导通状态，相反地在低电平时成为截止状态。另外，FET3通过在模拟开关2为截止状态时以低电阻连接FET144的栅极-漏极之间，使FET144的电流供给动作可靠地停止。
在开关146成为导通状态时，连接了恒流电路140的一方的FET142的栅极与另一方的FET144的栅极形成连接状态，因此，与通过与一方的FET142连接的恒流电路140生成的恒流大致相同的电流还流入另一方的FET144的源极-漏极之间。该电流作为充电电流供给电容器110。相反地，在开关146成为截止状态时，FET144处在其栅极与漏极连接的状态，因此该充电电流的供给被停止。
上述的恒流电路140和两个FET142、144与电流供给部对应。开关146、“与”电路162与第一定时控制部对应。
另外，通过在上述的FET142和恒流电路140中组合FET150，构成设定电容器110的放电电流的电流反射镜电路，其动作状态由开关152确定。开关152具有与开关146相同的结构。该开关152按照“与”电路164的输出信号的逻辑，其导通截止状态被控制，在该输出信号为高电平时成为导通状态，在低电平时成为截止状态。
在开关152成为导通状态时，连接了恒流电路140的一方的FET142的栅极与另一方的FET150的栅极形成连接状态，因此，与通过恒流电路140生成的恒流大致相同的电流还流入另一方的FET150的源极-漏极之间。该电流成为放出蓄积在电容器110中的电荷的放电电流。
但是，由于不能直接从电容器110取出流入FET150的电流，因此，在本实施例中的FET150的源极侧连接由FET154、156构成的另一电流反射镜电路。
两个FET154、156的栅极之间互相连接，在FET154上流过上述的放电电流时，相同的电流也流过另一方的FET156的源极-漏极之间。该FET156的漏极与电容器110的高电位侧的端子连接，流过FET156的电流通过放出蓄积在电容器110中的电荷来生成。
上述的恒流电路140和四个FET142、150、154、156与电流放出部对应。开关152、“与”电路164与第二定时控制部对应。
另外，电压比较器160比较施加在正端子上的电容器110的端电压和施加在负端子上的时间常数电路100的输入电压之间的大小。该电压比较器160设有非反相输出端子和反相输出端子，当施加在正端子上的电容器110的端电压大于施加在负端子上的输入电压时，从非反相输出端子输出高电平信号，从反相输出端子输出低电平信号。相反地，当施加在正端子上的电容器110的端电压小于施加在负端子上的输入电压时，从非反相输出端子输出低电平信号，从反相输出端子输出高电平信号。
在“与”电路162中，一个输入端子上输入预定的脉冲信号，另一个输入端子上连接了电压比较器160的非反相输出端子。因此，在电容器110的端电压大于时间常数电路100的输入电压时，从“与”电路162输出预定的脉冲信号。
另外，在“与”电路164中，一个输入端子上输入从分频器170输出的预定的脉冲信号，另一个输入端子上连接了电压比较器160的反相输出端子。因此，在电容器110的端电压小于时间常数电路100的输入电压时，从“与”电路164输出预定的脉冲信号。上述的分频器170与充放电速度设定单元对应。
分频器170将输入到“与”电路162的一个输入端子的脉冲信号以预定的分频比进行分频并输出。如上所述，该分频后的脉冲信号输入到“与”电路164的一个输入端子。
时间常数电路100具有如上述的结构，以下就其动作进行说明。
当时间常数电路100的动作开始时，若电容器110未充电或时间常数电路100的输入电压(AM检波电路16的输出电压)处在上升趋势，则电容器110的端电压为低于时间常数电路100的输入电压的状态。此时，从“与”电路162输出脉冲信号，从“与”电路164不输出脉冲信号。因此，只有开关146间断地成为导通状态，并以成为该导通状态的定时向电容器110供给预定的充电电流。该充电动作直到电容器110的端电压相对时间常数电路100的输入电压高为止继续进行。
另外，在通过该充电动作电容器110的端电压超过时间常数电路100的输入电压时，或者在该输入电压处于下降趋势并低于电容器110的端电压时，从“与”电路164输出脉冲信号，从“与”电路162不输出脉冲信号。因此，只有开关152间断地成为导通状态，并以成为该导通状态的定时从电容器110放出预定的放电电流。该放电动作直到电容器110的端电压相对时间常数电路100的输入电压低为止继续进行。
另外，若比较从上述的两个“与”电路162、164输出的两种脉冲信号，则从“与”电路162输出的脉冲信号的占空比大于从“与”电路164输出的脉冲信号的占空比，因此，在考虑到分别从两个“与”电路162、164输出相同时间的脉冲信号的场合时，每单位时间的充电速度快于放电速度。因此，AGC电路17的起动时间短于释放时间。
再有，在上述的时间常数电路100中，为了从两个“与”电路162、164输出占空比不同的脉冲信号而采用了分频器170，但也可以这样，即各自生成不同占空比的脉冲信号分别输入到两个“与”电路162、164。
另外，在上述的时间常数电路100中，为了将对电容器110的充电速度和放电速度不同，使FET144、150各自成为导通状态的每单位时间的比率不同，但也可以通过将这些FET的栅极尺寸不同，使充电电流和放电电流本身不同。
图7是表示时间常数电路的变更例的电路图。图7中所示的时间常数电路100A与图6中所示的时间常数电路100相比，不同之处在于删除了分频器170，同时将两个FET144、150变更为两个改变了栅极尺寸的FET144A、150A。
图8是表示MOS型FET(场效应晶体管)的栅极尺寸的图。即使栅极电压相同，也可以通过变更栅极宽度W和栅极长度L使沟道电阻变化，因此流过源极-漏极之间的电流也变化。在本实施例中，为了使充电电流变大且起动时间变短，将FET144A的栅极宽度W设定在大的值上，栅极长度L设定在小的值上。另一方面，为了使放电电流变小且释放时间变长，将FET150A的栅极宽度W设定在小的值上，栅极长度L设定在大的值上。这样，通过将FET144A、150A各自的栅极尺寸设定为不同值，也能够容易地使AGC电路17的起动时间和释放时间不同。在该场合，FET144A、150A成为充电电路114和放电电路116的部分结构的同时具有充放电速度设定单元的功能。
再有，本发明并不仅限于上述的实施例，可以在本发明要点的范围内进行各种变更。例如，在上述的实施例中，就控制AM接收机中所包含的中频放大电路15的增益的AGC电路17进行了说明，但在控制FM接收机等中所包含的中频放大电路或其它各种放大电路的增益的AGC电路中，可以采用本发明。
工业上的可利用性如上所述，依据本发明，由于对电容器进行间断性的充放电，因此，即使在电容器的静电电容变小的场合，也能够使端电压缓和变化并等效地设定大的时间常数。因此，即使在采用了小静电电容的电容器的场合，也能够对自动增益控制电路内的时间常数电路设定大的时间常数，能够使整个自动增益控制电路一体形成于半导体衬底上。另外，通过设置充放电速度设定单元可使对时间常数电路内的电容器的充电速度和放电速度不同，从而能够容易实现起动时间和释放时间不同的自动增益控制电路。
权利要求
1.一种与可由控制信号来调整增益的放大器连接，设有以预定的时间常数使所述放大器的输出电压平滑的时间常数电路和基于所述时间常数电路的输出电压生成所述控制信号的控制信号生成电路的自动增益控制电路，其特征在于所述时间常数电路设有，电容器；比较所述电容器的端电压和输入电压的电压比较器；在所述输入电压比所述端电压相对高时对所述电容器间断地充电的充电电路；在所述输入电压比所述端电压相对低时从所述电容器间断地放出放电电流的放电电路；以及使所述充电电路的充电速度和所述放电电路的放电速度不同的充放电速度设定单元。
2.如权利要求1所述的自动增益控制电路，其特征在于所述充电电路包括向所述电容器供给预定的充电电流的电流供给部和对所述电流供给部的充电电流的间断性供给动作的定时进行控制的第一定时控制部而构成；所述放电电路包括从所述电容器放出预定的放电电流的电流放出部和对所述电流放出部的放电电流的间断性放出动作的定时进行控制的第二定时控制部而构成。
3.如权利要求2所述的自动增益控制电路，其特征在于所述充放电速度设定单元使由所述第一和第二定时控制部控制的充电电流的间断性供给时间和放电电流的间断性放出时间不同。
4.如权利要求3所述的自动增益控制电路，其特征在于所述第一和第二定时控制部，分别设有基于具有预定的占空比的脉冲信号控制所述定时的开关；所述充放电速度设定单元使充电用所述脉冲信号的占空比和放电用所述脉冲信号的占空比不同。
5.如权利要求2所述的自动增益控制电路，其特征在于所述充放电速度设定单元使由所述电流供给部供给的充电电流和由所述电流放出部放出的放电电流不同。
6.如权利要求5所述的自动增益控制电路，其特征在于所述电流供给部和所述电流放出部，分别由其栅极被施加预定的基准电压的晶体管构成；所述充放电速度设定单元中，使充电用所述晶体管和放电用所述晶体管的栅极尺寸不同。
全文摘要
本发明的目的在于提供一种能够在半导体衬底上一体形成的自动增益控制电路。AGC电路17控制中频放大电路15的增益，使得AM检波电路16的输出信号(声音信号)的平均电平大致恒定。AGC电路17中包含时间常数电路100。该时间常数电路100设有对该电容器间断地充电的充电电路和间断地放电的放电电路，通过对静电电容小的电容器进行间断性充放电动作，设定大的时间常数。
文档编号H04B1/16GK1582530SQ0282215
公开日2005年2月16日 申请日期2002年11月12日 优先权日2001年11月13日
发明者宫城弘 申请人:新泻精密株式会社