专利名称：减小了定时抖动的早－迟同步器的制作方法
技术领域：
本发明涉及电信系统，尤其涉及一种用于精细同步数字电信接收机的方法。本发明还涉及一种用在CDMA(码分多址)系统中的数字接收机。
相对于其他接入技术，CDMA接入技术具有相对较高的频谱效率，由此可以发现，CDMA接入技术当前在第三代移动通信系统(例如UMTS、CDMA2000)中得到了广泛使用。
在CDMA系统中，数据序列是用一个频谱宽度较宽的伪随机码(下文中将其称为“PN”码)来进行扩展的。在很大程度上，这些系统的效率取决于接收机在接收PN码与本地生成PN码之间连续保持精确相位同步的能力。
实际上，在接收码与本地生成码之间没有精确相位同步的情况下，接收机的性能损失约为几分贝，甚至会出现半个码片周期的失配。
一般来说，相位同步处理是在两个步骤中完成的码捕获和码追踪。码捕获是初始搜索过程，它将本地生成码的相位带入输入码的码片持续时间(TC＝1/FC)以内。而码追踪则是获取和保持输入码与本地生成码之间的码片边界精确校准的过程。
特别地，本发明涉及的是接收设备的码追踪部分，其中接收设备通常是以Rake接收机的形式实现的。
对数字接收机来说，一个关键组件是模数转换器(ADC)。在一些应用中，采样时钟率并不是在任何情况下都能与输入信号同步的。例如，这其中的一个应用是接收了若干个彼此异步的信号总和并用单个模数转换器来数字化这些信号总和的CDMA基站接收机。在此类情况下，每个用户的接收PN码与本地生成PN码之间的精细定时同步(即码追踪)必须通过数字方法实现，这样将无法修改采样时钟相位。
背景技术：
码追踪操作是由同步单元执行的。目前在实际应用中已经广泛使用了若干类型的码追踪环路，其中最普及的解决方案即为所谓的早-迟同步器。
如图1所示，同步单元接收来自接收机前端的基带信号y(t)作为输入，其中所述信号在频率fs＝N·FC上以每个码片至少两个采样(N≥2)的方式来执行过采样的，并且同步单元还以每个码片一个采样(也就是最佳采样)的方式向Rake接收机的分支进行馈送。由于Rake接收机的不同分支所解调的不同多径分量的定时偏移值通常是互不相同的，因此Rake接收机的各个分支都需要自己的同步单元。
借助于在接收采样中执行某种内插法，以获取准确的值或是趋近于与最佳采样时刻topt相一致的接收信号，由此可以实现精细的定时同步。这种技术是众所周知的，并且相关实例在F.M.Gardner发表于1993年3月的IEEE Trans.Communications第41卷第502～508页的“Interpolation in digital modems-Part IFundamentals”或是L.Erup、F.M.Gardner发表的“Interpolation in digital modems-PartIIImplementation and Performance”中被公开。
由于无线信道具有时变特性，因此最佳采样时刻topt(t)是随时间改变的，此外，该时刻对应的是在符号间干扰(ISI)最小的同时、接收信号幅度最大的时刻。通过对与最优采样时间相一致的接收信号进行采样，可以将信噪比(SNR)增值最大，由此在接收机输出端将误比特率(BER)减至最小。如图2所示，最优采样时间可以在眼图中作为最大眼开点来进行观察。
在下文中描述了基于已知技术的同步单元原理。该描述是以实信号y(t)的情况为基础的，但是也可以直接将其扩展到复信号y(t)。
图3中显示了在现有技术中描述的同步单元1的框图。这里所考虑的方案结合反馈环路来进行操作。在模数转换器2的输入端将会接收到一个时间连续的信号y(t)。其中举例来说，信号y(t)是周期为TC并由一对根升余弦(RRC)滤波器进行整形的脉冲序列。
y(t)=Σk=0∞uk·h(t-k·TC)]]>其中uk＝{-1，+1}是传输码片序列，h(t)是具有以下表达式的等价升余弦(RC)滤波器的脉冲响应h(t)=sin(π·tTC)π·tTC·cos(α·π·tTC)1-(2·α·tTC)2]]>信号y(t)的单边带宽等于B=(1+α)2·TC]]>其中α是RRC整形滤波器的滚降值。
ADC转换器2在对应于ADC采样频率fs＝1/ts的均匀间隔ts上获取y(t)的采样。对模拟基带信号所进行的采样能以不同的采样率执行。然而，奈奎斯特判据需要一个两倍于单边信号带宽的最小ADC采样率，也就是说，fs≥2·B。
在ADC转换器2的输出端，信号采样y(n·ts)＝y(n)将会提供到内插器4，所述内插器在间隔tI上计算内插值yI(m·tI)＝yI(m)。内插器的目标是提高ADC转换之后的时间分辨率，这样一来，内插器输出端的采样时间间隔tI将会小于ADC输出端的采样时间间隔ts。通常，我们具有tstI=K]]>其中K是大于1的整数。
如果ADC输出端的采样y(n)并不是在与最佳时刻相一致的情况下获取的，那么同步单元必须首先估计最佳采样时刻 然后再计算或近似出与该时刻相一致的y(t)值。然后，在同步单元的输出端将会提供 的值，以便进行后续信号处理。
在图4中显示的是相应于K＝4的线性内插情况并且借助数字内插法的定时同步原理。
在图4的实例中，与最佳采样时刻相一致的信号y(t)是用内插值yI(m+3)来近似的。
内插值yI(m+3)是以如下方式计算的首先计算ADC输出端的两个连续采样y(n)与y(n+1)之间的中点yI(m+2)。
yI(m+2)=y(n)+y(n+1)2]]>同样，其他两个内插值yI(m+1)和yI(m+3)是作为一个ADC采样与先前步骤中计算的内插值yI(m+2)之间的平均值来计算的。
yI(m+1)=y(n)+yI(m+2)2=3·y(n)+y(n+1)4]]>yI(m+3)=yI(m+2)+y(n+1)2=y(n)+3·y(n+1)4]]>当然，通过使用更复杂的内插方案(例如抛物线、立方体)或者提高内插器分辨率(也就是增大K)，还可以对与最佳采样时刻相一致的接收信号做出更精确的估计。
图3的同步单元还包括同步处理所必需的其他部件。数据滤波器5对内插采样执行处理，并且选择最佳采样来进行后续信号处理。在这里是将所述数据滤波器表示在反馈环路内部，但是它也可以处于环路以外。当数据滤波器比内插器更为复杂并且为内插法使用了相对较高的采样率时，就复杂性而言，后一种布局将会更为有利。
最佳采样时刻topt是由定时误差检测单元6进行估计并由环路滤波器7来进行过滤的。环路滤波器的目的是滤去可能影响最佳采样时间估计的噪声效应。最终，环路滤波器输出驱动将控制信号提供给内插器4的控制器3。
由图3所显示的同步单元的常规结构开始，其应用可以在数字CDMA接收机的特定情况中得到分析。
一种用于在CDMA接收机中执行码追踪操作的已知解决方案即为所谓的早-迟同步器，并且在John G.Proakis，“DigitalCommunications”第三版，Mc Graw-Hill，New York，1995中公开了与之相关的实例。
在R.De Gaudenzi、M.Luise于1993年11月发表于IEEE Trans.On Communications，第41卷第11号的“A Digital Chip TimingRecovery Loop for Band-Limited Direct-Sequence Spread-SpectrumSignals”中可以找出用于CDMA接收机同步的内插法与早-迟概念的联合应用。
早-迟同步器使用的是接收机匹配滤波器输出端的信号自相关的对称特性。
在下文中，我们假设早-迟同步器输入端的信号是以每个码片两个采样的速率来进行采样的(N＝2)。然后，在早-迟同步器的输入端，两个后续采样的时间间隔为TC/2(TC＝1/FC＝码片周期)。
为了以不同速率引入用于序列的恰当数学符号，我们用k表示与码片周期相关的离散时间索引，由此e(k)＝e(k·TC)。我们还用SF表示扩散因子。在扩散处理之前，信息符号周期等于Ts＝SF·TC，与这个符号周期相关的离散时间索引等于(k div SF)，其中A div B是A与B之间的商数的整数部分。
每一个接收到的码片都可以由一个如下定义的早、中、晚采样来表征早采样它是用于预料最佳采样时刻的采样。早采样分别使用eI(k)和eQ(k)来表示同相和正交分量；中采样它是在没有定时误差的情况下对应于最佳采样或者等价对应于接收脉冲h(t)的峰值的采样。中间采样使用mI(k)和mQ(k)来表示同相和正交分量；晚采样它是相对于最佳采样时刻而被延迟的采样。晚采样分别使用lI(k)和lQ(k)来表示同相和正交分量。指定码片的晚采样也是下一个码片的早采样。
在图5中就同相分量以及在理想定时同步的情况中阐述了早、中以及晚采样的定义。从图5中可以注意到，中采样是一个能量较高并且ISI最小的采样。因此，在这里必须将其提供给Rake分支，以便执行解扰和解扩操作。
此外，从图5中可以观察到，如果整个系统的脉冲响应对称并且系统实现了理想定时同步，那么早与晚采样的能量将是相同的。
理想定时同步的两种状态可以如下表示理想定时同步＝＞εm＝mI2(k)+mQ2(k)＝最大值理想定时同步＝＞εe＝eI2(k)+eQ2(k)＝ε1＝II2(k)+IQ2(k)其中εe、εm、εl分别是早、中、晚采样的能量。
在有噪声的情况下，对能量最大的采样进行识别通常是很困难的。与采样相应于峰值的信号所不同，早-迟同步器借助第二个条件来识别最佳采样时刻早与晚采样的能量必须相同，或者换句话说，这两个能量之间的差值必须减小为零(εe-εl＝0)。在满足这个条件的时候，早与迟采样之间的采样(即中采样)是提供给Rake分支的最佳采样。
设想在CDMA系统中，信道上的信噪比很低，在执行解扩和积分(integration)操作之后，必须在符号上验证条件εe-εl＝0。在SF个采样上求取平均值将会得到早与晚采样能量的均值，并且减少因为噪声以及其他用户干扰所导致的能量波动。
在图6中就实数PN(伪噪声)码cc(k)的常规范例而显示了现有技术中的早-迟同步器的简化框图。然而，在复数PN码的情况下，只要简单地用一个复数乘法单元来替换每一对实数乘法单元，相同的方案同样可以生效。
图6的早-迟同步器使用了两个相关器第一个相关器对早采样执行解扩、积分和转储(dump)操作，而第二个相关器对晚采样执行相同的操作。然后，这两个相关器的输出将会执行平方运算，以便获取解扩符号能量并消除数据序列调制和传播信道所引入的相位旋转。最后，通过获取两个相关器的输出的值来计算误差信号ξ。
在对同相和正交分量执行了解扩、积分、平方以及求和操作之后，对某个定时误差τ＝t-topt而言，误差信号是如下给出的ξ(k div SF)＝E(k div SF)-L(k div SF)在图7中显示了用作为定时误差τ的函数的误差信号ξ来表示的早-迟同步器特性。由于具有特定的形状，因此早-迟特性通常也称为S曲线。
我们可以从图7中看出，当出现定时偏移的时候(τ≠0)，处于早-迟同步器输出端的误差信号ξ是非零的，并且这时必须延迟或提前早、中和晚采样的时间位置(取决于误差正负号)，以便获取最佳采样时刻。
用于在不延迟或提前早、中和晚采样的位置的情况下精细调整其时间位置的备选解决方案包括使用如图8和9中定时偏移为τ＝TC/4的特定情况下显示的三个数字内插器。
这其中的两个内插器用于计算早采样E和晚采样L，而第三采样器则用于计算中采样M(即能量最大的最佳采样)。早与晚采样将被提供给相关器，以便计算误差信号ξ，而中采样则被提供给Rake分支，以便执行后续的信号处理(解扰、解扩、信道估计和补偿、解码等等)。
在图8中，如果我们考虑早采样E、中采样M以及晚采样L，那么我们可以观察到，借助于线性内插器，有可能以特定分辨率来产生介于早采样E与中采样M或是中采样M与晚采样L的两个后续值之间的所有采样。如果误差信号大于零，那么最佳采样时间将会相对于中采样M而被延迟，因此可以借助于在中采样M与晚采样L之间进行线性内插来计算最佳采样值。同样，对低于零的误差信号而言，最佳采样是借助于早采样E与中采样L之间的线性内插来计算的。
从图9中可以观察到，为了计算早采样E和晚采样L的延迟或提前版本并且由此确定误差信号，有必要在先前采样E-1与中采样M之间插入早采样E，同样，在这里有必要在后续采样L+1与中采样M之间插入晚采样L。因此，基于早-迟同步器的同步单元需要了解彼此间隔TC/2的输入信号的五个后续采样E-1、E、M、L、L+1。
这三个内插器分别用于精细调整那些馈送到相关器和Rake分支的早、晚和中采样的时间位置。并且这些内插器由从早-迟同步器的误差信号ξ中导出的数字信号来控制。如果通过正确设计环路而获取了一个负反馈，那么系统将会通过收敛到零误差状态而自动地最小化误差信号。最小误差状态等价于说，中间采样即为能量最大的采样并且由此是最佳采样。
当误差信号分别为正或负的时候，这三个内插采样(早、中和晚)的时间位置将会向后或向前移动一个时间因子δ。因子δ表示的是内插器的时间分辨率，它通常等于TC/8。
早-迟同步器是闭环系统，当误差信号精确为零的时候，该系统将会达到一种稳定状态。在实践中，由于设备的算术精度有限，因此误差信号是通过交替负值和正值而围绕着零值变化的。
因此，源自误差信号ξ正负号的内插器控制信号是围绕着稳定状态值振荡的。这种运转状态将允许连续追踪最佳定时，但是与此同时，它也在中采样的时间位置引入了不希望有的抖动。
这个定时抖动在整个系统中引起了性能降级。用于补偿这种性能降级的已知解决方案是提高内插器的时间分辨率。然而，这种解决方案成本相当高，由于执行内插所需要的数学运算，因此一般来说，数字内插器的复杂性与其分辨率是成比例的。
单个内插器的复杂性会对芯片面积产生负面影响，尤其是在需要很多内插器来处理不同用户信号的基站接收机的环境中。基站的各个Rake分支都需要六个内插器用于两个信号分量(I和Q)的早、中和迟内插器。此外，作为一个可能的实例，如果我们设想一个具有64个不同Rake接收机的UMTS基站，其中每一个接收机都具有Nf＝8个分支，那么从这些数字中可以明显了解，使用降低复杂性的内插器将是一个很显著的优点。
在没有提高相应数字内插器的时间分辨率的情况下，申请人解决了减少中间内插器的定时抖动的问题。
申请人注意到，虽然围绕零值而在误差信号正负值之间进行交替可以允许连续追踪最佳定时，但这并没有对同步处理产生任何正面影响。与此相反，这种操作会在中采样位置上引入定时抖动，而这将对整个系统的性能产生负面影响。
发明内容
有鉴于上述内容，本发明的一个目的是提供一种减小了定时抖动的早-迟同步器。由于减少了定时抖动，因此可以降低内插器的分辨率并且由此减小集成该系统的硅芯片的面积。
上述和其他目的是由附随权利要求中要求保护的依照本发明实施的方法和设备来实现。
申请人发现，通过恰当地过滤那些直接从误差信号ξ中导出的中间内插器的控制信号，可以显著降低该内插器的定时抖动。为此目的，设备中的内插器单元提供了用于平滑中间内插器的控制信号的非线性滤波器，由此允许只在误差信号幅度(绝对值)的实际下降产生了该效应的时候才对控制信号执行更新操作。在相反的情况下，当误差信号绝对值在时间n等于或大于误差信号在时间n-1的绝对值的时候，这时将认为控制信号的改变是由非预期的抖动造成的，这样一来，较为便利的是保持控制信号的先前值。
依照本发明的方法和设备允许减少甚至消除中间的内插采样的定时抖动，由此允许简化内插器结构并降低整个系统的复杂性，同时保持最佳的系统性能。
图1是现有技术中的Rake接收机模块的框图；图2是显示最佳采样时刻的眼图实例；图3是现有技术中的同步单元的框图；图4是显示借助信号内插法的定时同步的图形；图5是显示接收信号的早、中以及晚采样的图形；图6是早-迟同步器的简化框图；图7是早-迟同步器中的误差信号的图形；图8和9显示的是使用了内插法的数字早-迟同步器的已知原理。
图10是依照本发明并具有反馈环路的数字早-迟同步器的完整框图；图11是在图10的同步器中使用的数控内插器；
图12是显示依照本发明并作为定时误差τ的函数的早-迟间隔的图形；图13和图14是描述执行依照本发明的线性内插法所需要的数学运算的表格；图15是依照本发明的内插器的完整结构的框图；图16是描述图15中的内插器的控制信号值的表格；以及图17是在图15的内插器结构中使用的数字滤波器的框图。
具体实施例方式
现在将参考UMTS(通用移动电信系统)来对依照本发明的设备进行详细描述，所述描述是在UMTS接收机以FDD模式(频分双工)执行操作的特定情况下进行的。
图10中显示的是可以在数字通信接收机中使用而在输入扩频信号与本地生成码之间保持精细校准的完整的早-迟同步器18。
设备18包括-延迟线56，用于存储输入扩频信号的多个连续采样E-1、E、M、L、L+1；-第一数控内插器26，它通过在连续采样之间执行内插来确定用于预期最佳采样时刻的内插早采样(e)；-第二数控内插器24，它通过在连续采样之间执行内插来确定与最佳采样时刻相对应的内插中采样(m)；-第三数控内插器28，它通过在连续采样之间执行内插来确定相对于所述最佳采样时刻而被延迟的内插晚采样(l)；-第一相关器32，用于对内插早采样(e)执行解扩、积分以及转储操作，以及第二相关器30，用于对内插晚采样(l)执行相同操作；这两个相关器的输出将会取平方值，以便获取解扩符号能量并且消除数据序列调制以及由传播信道引入的相位旋转；最终，通过获取这两个相关器的输出的差值来计算误差信号ξ；-低通滤波器22，用于在一定数量的符号上求取误差信号ξ的平均值；-电路23，用于提取误差信号ξ的正负号；-控制信号生成器66，用于在内部寄存器中累积误差信号ξ的正负号，以便产生用于控制第一数控内插器26、第二数控内插器24以及第三数控内插器28的内插相位的控制信号SE、SM、SL；-数字非线性滤波器68，用于平滑第二数控内插器24的控制信号SM。
如下文中详细描述的那样，内插早采样(e)与晚采样(l)之间的时间距离是根据控制信号SE、SM、SL而变化的。
早-迟同步器18是闭环控制系统，与码片速率FC相比，该系统的带宽相对较低。用于在一定数量的符号上平均误差信号ξ的低通滤波器22确定环路带宽。为了保持精确的码同步，环路带宽必须足够大，以便追踪相关函数的即时延迟，但是所述带宽还必须足够窄，以便排除噪声和干扰的影响。
这样一来，系统将会朝着零误差状态收敛，从而自动将误差信号减至最小。最小误差状态等价于说中间采样即为能量最大的采样并且由此是最佳的采样。
如图11所示，每一个数控内插器24、26、28都是接收用yE、yM、yL表示的三个输入信号以及用SEL表示的控制信号的设备。内插器的输出yOUT是这四个输入的函数，即yOUT＝f(yE，yM，yL，SEL)。
输入yE、yM以及yL是与内插数字信号y(t)的三个连续采样(保存在延迟线56中的采样)一起馈送的。如稍后更为详细描述的那样，内插采样的时间位置或内插相位可以借助控制信号SEL来进行选择。
中采样将会供应到Rake分支，以便执行进一步的基带处理，该采样必须以足够的精度进行选择，以免降低接收机在误比特率(BER)方面的性能。
第一数控内插器26以及第三数控内插器28的时间分辨率要低于第二数控内插器24的时间分辨率。在图10所示的实施例中，由于输入采样在时间上相隔TC/2，因此早与晚内插器26、28的时间分辨率为TC/4，而中间内插器24的分辨率则是TC/8。
图12描述了在时间轴t上具有TC/2的时间间隔的五个连续接收信号采样56(E-1、E、M、L、L+1)，以及与九个不同的定时误差τ(从τ＝-TC/2到τ＝TC/2)相对应的九种不同的内插模式。在图12中，内插早采样是用方形符号50表示的，内插中采样是用菱形符号54表示的，而内插晚采样则是用星形符号52表示的。
从图12中可以看出，早-迟间隔Δ是可变的，该间隔采用了两个值TC或3·TC/4，作为选择，它也可以作为定时误差τ的函数。为了确保误差信号平衡，以Tc/8的分辨率计算的内插中采样54始终是作为早采样50与晚采样52之间的中点而被获取的。
在图13中的表格中列举了时间分辨率为TC/8的数控内插器24的输出值yOUT＝f(yE，yM，yL，SEL)。
图14的表格描述的是时间分辨率为δ＝TC/4的数控内插器26、28的输出值yOUT＝f(yE，yM，yL，SEL)。
如图14所示，以分辨率δ＝TC/4执行线性内插所需要的数学运算仅仅是相加以及与二相除(也就是右移)，因此，这种线性内插器的硬件复杂性要远远低于分辨率为δ＝TC/8的内插器。
在图15中描述的是用于一个信号分量的早-中-晚内插器的完整结构。在这里是就信号的同相分量I来显示该结构的，但是对正交分量Q来说，相同的结构也是有效的。
在图10和15中，为内插器产生控制信号的部件是作为部件66显示的。
控制信号发生器66接收依照下列规则计算的误差信号ξ的正负号作为输入sign(ξ)=+1ifξ>00ifξ=0-1ifξ<0]]>并且它分别为早、中、晚采样的三个内插器提供了作为输出的控制信号SE、SM和SL。对同相和正交分量的内插器来说，控制信号都是相同的。
控制信号SM是经由数字滤波器68传递而到达内插器24的SEL输入端的，该信号是以数值大于4或小于-4的饱和度并通过累积误差信号正负号来获取的。用于产生信号SM的算法则是下列算法SM(-1)＝0SM(n)＝SM(n-l)+sign(ξ)如果[SM(n)＞4]那么SM(n)＝4如果[SM(n)＜-4]那么SM(n)＝-4分别用于早、晚内插器的控制信号SE和SL的值可以作为来自图11的控制信号SM的函数以及从图14的表格中加以推导。特别地，在图16的表格中给出了作为定时偏移τ的函数的控制信号SE、SM和SL的值。
控制信号SE和SM的表达式可以作为信号SM的函数来进行计算 其中函数 将自变量近似成最接近的较小整数。
依照本发明，部件66产生的信号SM是由数字滤波器68过滤的。
滤波器68是平滑中间内插器24的控制信号SM的非线性滤波器。只有在时间n的误差信号ξ(n)的绝对值小于时间n-1的误差信号ξ(n-1)的绝对值的情况下，才会更新控制信号SOUT并且由此更新中间内插器位置，从而消除定时抖动。这个假设是从这样一个事实中得到启发的，即较为便利的是在所述影响是由误差信号幅度(绝对值)的实际下降所产生的时候才改变作用于中采样(馈送Rake分支)的内插器位置。在相反的情况下，当时间n的误差信号ξ(n)的绝对值等于或大于时间n-1的误差信号ξ(n-1)的绝对值的时候，我们将会假设控制信号SOUT(n)的改变是因为非预期的抖动造成的，这样一来，较为便利的是保持控制信号SOUT(n-1)的先前值。
在图17中详细显示了数字滤波器68的结构。时间n的误差信号<ξ(n)>的绝对值(通过部件70来进行计算)是根据控制信号SE(n)、SM(n)、SL(n)产生并由低通滤波器22滤波的，比较器部件74将其与寄存器72中保存的先前误差<ξ(n-1)>的绝对值相比较。如果<ξ(n)>的模小于<ξ(n-1)>的模，则通过将数字滤波器68的输出SOUT(n)设定成SM(n)的值来更新中间内插器的位置，否则将保持输出SOUT(n-1)的先前值。
在图17中使用了“n”来表示与DPCCH比特周期TB相关联的时间索引，由此ξ(n)＝ξ(n·TB)，其中TB是如下给出的TB＝TC·SFDPCCH比较器部件74则根据以下公式来产生输出COUTCOUT=0if|ξ(n)|<|ξ(n-1)|1if|ξ(n)|≥|ξ(n-1)|]]>比较器的输出对开关76进行控制，以便选择新的值SM(n)或是寄存器78中保存的先前输出值。
前述设备允许借助用于在输入扩频信号与本地生成码之间保持精细校准的方法来精细同步数字电信接收机，该法包括以下步骤-将输入扩频信号的多个连续采样E-1、E、M、L、L+1保存在延迟线56中；-借助第一数控内插器26而在输入扩频信号的连续采样之间执行内插，从而确定用于预期最佳采样时刻的内插早采样(e)；-借助第二数控内插器24而在输入扩频信号的连续采样之间执行内插，从而确定与最佳采样时刻相对应的内插中采样(m)；-借助第三数控内插器28而在输入扩频信号的连续采样之间执行内插，从而确定相对于最佳采样时刻而被延迟的内插晚采样(l)；-计算误差信号ξ，以此作为从内插早采样(e)与晚采样(l)中计算的符号的能量之间的差值；-从误差信号ξ中产生用于控制第二数控内插器24的内插相位的控制信号SOUT。
特别地，最后一个步骤是产生控制信号SOUT的步骤，该步骤包括-借助部件66来提取误差信号ξ的正负号；-累积误差信号ξ的正负号，以便产生中间控制信号SM；-借助部件70来计算时刻n的误差信号ξ的绝对值|ξ|；-对时刻n的误差信号ξ的绝对值|ξ(n)|以及之前时刻n-1的误差信号ξ的绝对值|ξ(n-1)|进行比较；-如果时间n的误差信号绝对值|ξ(n)|于时间n-1的同一个误差信号的绝对值|ξ(n-1)|，则将控制信号SOUT更新为中间控制信号SM的值，否则保持控制信号SOUT的值不变。
比较误差信号ξ的绝对值|ξ|的步骤包括-将误差信号ξ的绝对值|ξ(n-1)|保存在第一寄存器72中，由此至少在计算误差信号ξ的新绝对值|ξ(n)|之前将绝对值|ξ(n-1)|保存在寄存器72中；-将误差信号ξ的新绝对值|ξ(n)|与寄存器72中保存的绝对值|ξ(n-1)相比较，并且将新的绝对值|ξ(n)|保存在寄存器72中，由此改写先前保存的绝对值|ξ(n-1)|。
更新控制信号SOUT的步骤包括-将先前输出的信号SOUT(n-1)的值保存在第二寄存器78中，由此至少在计算中间控制信号SM的新值之前将所述值保存在寄存器78中；-如果时间n的误差信号绝对值|ξ(n)|小于时间n-1的同一个误差信号绝对值|ξ(n-1)|，则使用中间控制信号SM的新值来改写寄存器78中保存的先前输出信号SOUT(n-1)，否则保持寄存器78中存储的值不变。
权利要求
1.一种用于对数字电信接收机进行精细同步的方法，包括用于在输入扩频信号与本地生成码之间保持精细校准的码追踪处理，所述方法包括将所述输入扩频信号的多个连续采样(E-1、E、M、L、L+1)保存在延迟线(56)中；借助第一数控内插器(26)而在所述输入扩频信号的连续采样之间执行内插，从而确定用于预期最佳采样时刻的内插早采样(e)；借助第二数控内插器(24)而在所述输入扩频信号的连续采样之间执行内插，从而确定与所述最佳采样时刻相对应的内插中采样(m)；借助第三数控内插器(28)而在所述输入扩频信号的连续采样之间执行内插，从而确定相对于所述最佳采样时刻而被延迟的内插晚采样(l)；计算误差信号(ξ)，以此作为从所述内插早采样(e)与晚采样(l)中计算的符号能量之间的差值；从所述误差信号(ξ)中产生用于控制所述第二数控内插器(24)的内插相位的控制信号(SOUT)；其特征在于所述产生控制信号(SOUT)的步骤包括提取所述误差信号(ξ)的正负号；累积所述误差信号(ξ)的所述正负号，以便产生中间控制信号(SM)；计算时刻n的所述误差信号(ξ)的绝对值(|ξ|)；对所述时刻n的所述误差信号(ξ)的所述绝对值|ξ(n)|以及之前时刻n-1的所述误差信号(ξ)的绝对值(|ξ(n-1)|)进行比较；如果时间n的所述误差信号的绝对值(|ξ(n)|)小于时间n-1的同一个误差信号的绝对值(|ξ(n-1)|)，则将所述控制信号(SOUT)更新成所述中间控制信号(SM)的值，否则保持所述控制信号(SOUT)的值不变。
2.根据权利要求1的方法，其中累积所述误差信号(ξ)的所述正负号的所述步骤规定所累积的值具有大小为+4的正饱和值以及大小为-4的负饱和值。
3.根据权利要求1的方法，其中比较所述误差信号(ξ)的所述绝对值(|ξ|)的所述步骤包括将所述误差信号(ξ)的绝对值(|ξ(n-1)|)保存在第一寄存器(72)中，由此至少在计算所述误差信号(ξ)的新绝对值(|ξ(n)|)之前将所述绝对值(|ξ(n-1)|)保存在所述寄存器(72)中；将所述误差信号(ξ)的新绝对值(|ξ(n)|)与所述第一寄存器(72)中保存的绝对值(|ξ(n-1)|)相比较，并且将所述新绝对值(|ξ(n)|)保存在所述第一寄存器(72)中，由此改写先前保存的绝对值(|ξ(n-1)|)。
4.根据权利要求1的方法，其中更新所述控制信号(SOUT)的所述步骤包括将先前控制信号(SOUT(n-1))的值保存在第二寄存器(78)中，由此至少在计算所述中间控制信号(SM)的新值之前将所述值保存在所述第二寄存器(78)中；如果时间n的所述误差信号的绝对值(|ξ(n)|)小于时间n-1的同一个误差信号的绝对值(|ξ(n-1)|)，则使用所述中间控制信号(SM)的新值来改写所述第二寄存器(78)中保存的所述控制信号(SOUT(n))的值，否则保持所述第二寄存器(78)中存储的值不变。
5.一种数字通信接收机，包括用于在输入扩频信号与本地生成码之间保持精细校准的设备，所述设备包括延迟线(56)，用于存储所述输入扩频信号的多个连续采样(E-1、E、M、L、L+1)；第一数控内插器(26)，用于通过在所述延迟线(56)中存储的连续采样之间执行内插来确定用于预期最佳采样时刻的内插早采样(e)；第二数控内插器(24)，用于通过在所述延迟线(56)中存储的连续采样之间执行内插来确定与所述最佳采样时刻相对应的内插中采样(m)；第三数控内插器(28)，用于通过在所述延迟线(56)中存储的连续采样之间执行内插来确定相对于所述最佳采样时刻而被延迟的内插晚采样(l)；至少一个相关器(30，32，22)，用于计算误差信号(ξ)，以此作为从所述内插早采样(e)与晚采样(l)中计算的符号能量之间的差值；用于产生控制所述第二数控内插器(24)的内插相位的控制信号(SOUT)的电路；其特征在于，所述用于产生控制信号(SOUT)的所述装置包括用于提取所述误差信号(ξ)的正负号的电路(23)；用于在寄存器中累积所述误差信号(ξ)的所述正负号、以便产生中间控制信号(SE)的电路(66)；用于累积时刻n的所述误差信号(ξ)的绝对值(|ξ(n)|)的电路(70)；至少一个比较器(72，74)，用于对所述时刻n的所述误差信号(ξ)的所述绝对值|ξ(n)|以及之前时刻n-1的所述误差信号(ξ)的绝对值(|ξ(n-1)|)进行比较；可控开关(76，78)，用于在时间n的所述误差信号的绝对值(|ξ(n)|)小于时间n-1的同一个误差信号的绝对值(|ξ(n-1)|)的情况下将所述控制信号(SOUT)更新成所述中间控制信号(SM)的值，否则保持所述控制信号(SOUT)的值不变。
6.根据权利要求5的数字通信接收机，其中累积所述误差信号(ξ)正负号的所述寄存器具有大小为+4的正饱和值以及大小为-4的负饱和值。
7.根据权利要求5的数字通信接收机，其中所述至少一个用于比较所述误差信号(ξ)的所述绝对值(|ξ(n)|)的比较器(72，74)包括第一寄存器(72)，用于保存时刻n-1的所述误差信号(ξ)的绝对值(|ξ(n-1)|)，由此至少在计算所述误差信号(ξ)的新绝对值(|ξ(n)|)之前将所述绝对值(|ξ(n-1)|)保存在所述寄存器(72)中；比较器(74)，用于将所述误差信号(ξ)的新绝对值(|ξ(n)|)与所述寄存器(72)中保存的绝对值(|ξ(n-1)|)相比较，由此产生表明所述新绝对值(|ξ(n)|)是否小于先前保存的绝对值(|ξ(n-1)|)的信号(COUT)。
8.根据权利要求7的数字通信接收机，其中用于更新所述控制信号(SOUT)的所述可控开关(76，78)包括第二寄存器(78)，用于保存先前控制信号(SOUT(n-1))的值，由此至少在计算所述中间控制信号(SM)的新值之前将所述值保存在所述寄存器(78)中；受所述比较器(74)生成的信号(COUT)控制的开关(76)，用于在所述新绝对值(|ξ(n)|)小于先前保存的绝对值(|ξ(n-1)|)的情况下，将所述控制信号(SOUT(n))的新值保存在所述第二寄存器(78)中，如果无法核实该条件，则保持同一个寄存器(78)中存储的值不变。
全文摘要
本发明涉及在数字通信接收机中保持输入扩频信号与本地生成码之间精细校准的设备，包括延迟线，用于保存输入扩频信号的多个连续采样(E－1、E、M、L、L+1)；三个数控内插器，用于在连续采样之间执行内插来确定内插早、中、晚采样(e、m、l)；二个相关器用于从内插早采样(e)与内插晚采样(l)中计算的符号能量之间的差值计算误差信号(ξ)；用于产生控制信号(S
文档编号H04B1/707GK1695314SQ02829891
公开日2005年11月9日 申请日期2002年11月15日 优先权日2002年11月15日
发明者多纳托·艾拖瑞, 毛瑞兹奥·格瑞泽诺, 布鲁诺·迈利斯, 安德瑞·费诺泰罗, 阿尔弗莱多·拉希托 申请人:意大利电信股份公司