专利名称：一种采用时隙分插方法进行混速图像、语音及数据监控的装置的制作方法
技术领域：
本发明涉及一种图像、语音及数据时隙分插装置，尤其涉及一种采用时隙分插方法进行混速图像、语音及数据监控的装置。
背景技术：
移动基站的传输资源较为紧张，一般BTS只具备1～2对E1传输线路，以往的监控系统只能提供数据监控，没有图像及语音监控功能。传统的远程图像监控系统多采用点对点的组网方式(即一端进行数据采集、图像的编码及语音的编解码，另一端进行数据提取、图像解码及语音编解码)，图像传输的时候速率都是固定的，无法实现在线速率调整，而且无法实现高、低速图像混速传输。这种组网方式很不灵活，设备成本高，传输资源浪费较为严重，很难适应传输资源紧张而用户对图像速率要求比较高的场合(如基站监控、无线局监控中要求在同一条E1线路中同时上传多个端局的图像，而且能在线高速传输某个端局的图像)的图像、语音监控。
发明内容
本发明的目的是为了克服了现有技术中的如上缺点，提供一种采用时隙分插方法进行混速图像、语音及数据监控的装置，该装置组成系统时可根据需要各个端局动态占用传输时隙，它可以将各个图像信号动态的以高速或者是低速传输。
为达到上述目的，本发明的一种采用时隙分插方法进行混速图像、语音及数据监控的装置，它包括在工作状态时彼此相连、实现数据、视频、音频混速传输的两块时隙分插传输模块，以及一端与所述一块时隙分插传输模块相连、将图像、语音信号压缩编码后通过时隙分插传输模块传至监控中心、同时还将监控中心下传的压缩数字语音进行解码，输出模拟音频信号的含语音编解码器的图像编码模块，以及一端与所述另一块时隙分插传输模块相连、将图像编码模块传至监控中心的数字图像、语音解码转换为模拟信号输出，将监控中心的模拟语音信号进行编码，编码后的数据通过时隙分插传输模块下传至端局的图像编码模块的含语音编解码器的图像解码模块，所述两块时隙分插传输模块包括彼此连接的两路E1接口电路，与所述两路E1接口电路连接的时隙交换电路，与时隙交换电路连接的高级数据链路控制协议处理器及逻辑电路2，与逻辑电路2连接的中央处理器，与中央处理器连接的通用异步收发器及串行电可擦除可编程存储器，与一路E1接口电路连接的数字锁相环电路，一端与数字锁相环电路连接的逻辑电路1，所述逻辑器件1输出各种时钟给时隙交换电路、E1接口电路、高级数据链路控制协议处理器电路、通用异步收发器电路、图像编码板、图像解码板提供工作时钟，所述通用异步收发器连接有一配置串口用于接收PC网管的配置命令，或向PC机网管发送返回命令，所述中央处理器连接有一图像板通信用串口用于将系统工作参数向图像板传送以便在线控制整个系统图像工作速率以及完成对图像板的有关复位、切换等控制命令的传送，所述逻辑电路2连接有三个透明串口用于向与时隙分插传输模块相连的带有串口设备的数据远程透明收发。
所述图像编码模块包括接收视频输入信号的图像编码器，一端以X21接口与图像编码器连接另一端通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块逻辑电路1连接的逻辑控制电路，一端与逻辑控制电路连接另一端通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块中央处理器连接，在工作时利用通信串口相互实现消息交换的数据处理器，通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块的逻辑电路2连接的语音编解码器，所述与逻辑电路1连接的插座将来自时隙分插传输模块逻辑电路1的时钟信号发送给图像编码模块同时接收来自图像编码模块处理后的视频编码流，所述与逻辑电路2连接的插座将来自监控中心的语音消息以HW的方式发送给语音编解码器，同时接收来自同一单元的语音编解码器的语音HW并将它利用时隙分插传输单板的逻辑控制电路处理后通过交换网络交换到预定的时隙后通过E1接口发送到监控中心。
所述图像解码模块包括接收视频输出信号的图像解码器，一端通过X21接口与图像解码器连接另一端通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块逻辑电路1连接的逻辑控制电路，一端与逻辑控制电路连接另一端通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块中央处理器连接，在工作时利用通信串口相互实现消息交换的数据处理器，通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块的逻辑电路2连接的语音编解码器，所述与逻辑电路1连接的插座将来自时隙分插模块逻辑电路1的时钟信号发送给图像解码模块同时将通过E1线路传输的来自远端图像编码模块处理后的视频流送到图像解码模块进行图像解码，所述与逻辑电路2连接的连接插座将来自远端局的语音消息以HW的方式发送给语音编解码器，同时接收来自同一单元的语音编解码器的语音HW并将它利用本单板的逻辑控制电路处理后通过交换网络交换到预定的时隙后通过E1接口发送到远端局。
所述的逻辑电路1为可擦除可编程器件，所述的逻辑电路2为可擦除可编程器件。所述与逻辑电路2连接的透明串口为并行串口。
采用本发明所述方法和装置，与现有技术相比，可实现传输资源紧张的场合的图像、语音、数据的多功能实时监控，并且在同一条E1线路上同时传输多个不同速率的图像，充分利用传输信道中的可用资源，达到了灵活组网的效果，节省了宝贵的传输资源。
本发明的目的，特征及优点将结合实施例，参照附图作进一步说明。
图1是本发明的图像编码模块的原理框图；图2是本发明的图像解码模块的原理框图；图3是本发明的时隙分插传输模块原理框图；图4是本发明的分插原理图；图5是本发明采用E1专线的点对点的组网方式1；图6是本发明采用E1专线的点对点的组网方式2；图7是本发明采用E1专线的1点对多点的组网方式；
图8是本发明采用时隙分插的点对点的组网方式；图9是本发明采用时隙分插的1点对多点的组网方式；图10是本发明采用E1专线的多点对多点的动态图像速率组网方式。
具体实施例方式
参照图1，本发明的一种采用时隙分插方法进行混速图像、语音及数据监控的装置的图像编码模块包括接收视频输入信号的图像编码器，一端以X21接口与图像编码器连接另一端通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块逻辑电路1连接的逻辑控制电路，一端与逻辑控制电路连接另一端通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块中央处理器连接，在工作时利用通信串口相互实现消息交换的数据处理器，通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块的逻辑电路2连接的语音编解码器，所述与逻辑电路1连接的插座将来自时隙分插传输模块逻辑电路1的4MHZ、8KHZ的时钟信号发送给图像编码模块同时接收来自图像编码模块按照H.261格式处理后的视频编码流，所述与逻辑电路2连接的插座将来自监控中心的语音消息以HW的方式发送给语音编解码器，同时接收来自同一单元的语音编解码器的语音HW并将它利用时隙分插传输单板的逻辑控制电路处理后通过交换网络交换到预定的时隙后通过E1接口发送到监控中心。图像编码模块将图像、语音信号压缩编码后通过时隙分插传输模块传至监控中心、同时还将监控中心下传的压缩数字语音进行解码，输出模拟音频信号。语音编解码部分全部用硬件实现，采用交换机用户线路接口CODEC芯片，提供PCM接口，占用相应HW线(HWAI、HWAO)的1个时隙；图像部分采用MITEL公司的VP系列芯片完成图像的编码压缩，提供X.21接口，用硬件实现X.21接口到PCM接口的转换，占用相应HW线(一根，HWVO)的1-26个时隙。考虑到在使用中有复位、编码参数调整等操作，该模块还提供串行接口将编码模块中的单片机CPU通过专用的40PIN插座与时隙分插单板的单片机CPU相连，直接进行通信。跟图像编码单板共同工作的时隙分插传输模块将通过专用的40PIN插座从图像编码单板图像编码电路及语音编解码电路传送过来的图像、语音数据、以及从透明串口收到的现场其他采集单元送来的监控数据以及HDLC控制数据在时隙分插传输模块单板上的逻辑控制电路2同步之后在交换网络进行预定的交换，将各数据按照预先设置的要求交换到同一条HW上面，然后通过E1接口电路发送到E1线路上。
图2是本发明的图像解码模块的原理框图，所述图像编码模块包括接收视频输出信号的图像解码器，一端通过X21接口与图像解码器连接另一端通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块逻辑电路1连接的逻辑控制电路，一端与逻辑控制电路连接另一端通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块中央处理器连接，在工作时利用通信串口相互实现消息交换的数据处理器，通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块的逻辑电路2连接的语音编解码器，所述与逻辑电路1连接的插座将来自时隙分插模块逻辑电路1的4MHZ、8KHZ的时钟信号发送给图像解码模块同时将通过E1线路传输的来自远端图像编码模块按照H.261格式处理后的视频流送到图像解码模块进行图像解码，所述与逻辑电路2连接的连接插座将来自远端局的语音消息以HW的方式发送给语音编解码器，同时接收来自同一单元的语音编解码器的语音HW并将它利用本单板的逻辑控制电路处理后通过交换网络交换到预定的时隙后通过E1接口发送到远端局。
图像解码模块将图像编码模块传至监控中心的数字图像、语音解码转换为模拟信号输出，将监控中心的模拟语音信号进行编码，编码后的数据通过时隙分插传输模块下传至端局的图像编码模块。图像解码模块分为图像解码和语音编解码两部分。语音编解码部分全部用硬件实现，提供PCM接口，占用相应HW线(HWAI、HWAO)的1个时隙；图像部分采用MITEL公司的VP系列芯片完成图像的解码压缩，提供X.21接口，用硬件实现X.21接口到PCM接口的转换，占用相应HW线(一根，HWVO)的26个时隙。考虑到在使用中有复位等操作，该模块还提供串口将解码模块中的单片机CPU通过专用的40PIN插座与时隙分插单板的单片机CPU相连，直接进行通信。跟图像解码单板一起工作的时隙分插传输模块单板将通过E1线路传输的来自远端编码的图像、语音、监控数据、HDLC控制数据通过E1接口接收，转换为HW信号，再在交换网络进行预定的交换，将来自E1接口上的HW的不同时隙的数据交换到时隙分插传输模块单板上不同HW，这些不同的HW除HDLC数据外连接到时隙分插传输模块单板上的逻辑控制电路2，经过逻辑处理之后，图像、语音数据以HW的形式通过专用的40PIN插座发送到图像解码模块单板图像解码电路及语音编解码电路进行处理；监控数据以串行的方式通过时隙分插传输模块单板上的相应的透明串口输出；HDLC数据HW直接送到时隙分插传输模块单板上高级数据链路协议控制处理器进行处理。
表1图像编解码模块的主要芯片
图3是本发明的时隙分插传输模块原理框图，图4是本发明的分插原理图，时隙分插模块由专门的一块电源板完成-48直流到+5V、-5V、12V的转换，其中+5V、-5V电源供给图像编码板或者图像解码板；12V电源给图像编码单元或者图像解码单元的风扇供电；时隙分插模块只从电源板提取+5V电源，单板PCB设计时设计了专门的电源层和地层，通过LDO电压调整器将+5V电源转换成3.3V电源，同时透明串口0/1/2的电源之间是互相隔离的。因此时隙分插模块的PCB单板电源层和地层设计的时候，专门在电源层和地层进行的分割，这样时隙分插模块的各个元器件从电源层各自提取自己需要的电源。
数字锁相环电路将来自E1线路接口提取的E1线路0.5K时钟锁相进行同步震荡，产生4M、2M、8KHZ的时钟信号并进入可擦除可编程逻辑器件1。可擦除可编程逻辑器件1将来自数字锁相环电路的4M、2M、8KHZ的时钟进行同步、分频、移位等操作后，输出各种时钟给时隙交换电路、E1接口电路、高级数据链路控制协议处理器电路、通用异步收发器电路、图像编码板、图像解码板提供工作时钟。其中时隙分插传输单板给图像编码板、图像解码板提供的时钟通过时隙分插传输单板的X11插座与图像编码板、图像解码板相连来完成信号的传递。
在时隙分插传输单板上电初始化以及正常工作时中央处理器发都会通过中央处理器的P1.6、P1.7两个管脚模拟I2C总线读取存储在串行电可擦除可编程存储器里的各种配置信息，当收到来自PC机的网管配置命令时中央处理器会通过中央处理器的P1.6、P1.7两个管脚模拟I2C总线将新的配置信息存储在串行电可擦除可编程存储器的相应位置。
在时隙分插传输单板上电初始化时，中央处理器会通过复用的地址数据总线通过可擦除可编程逻辑器件2的I/O管脚发送透明串口选通信号，以使透明串口0/1/2能正常工作；透明串口0/1/2直接跟时隙分插传输单板上的X14/X15/X16插座与外面的带有串口的设备相连，将来自外面的串口数据接收进来送到可擦除可编程逻辑器件2进行同步处理之后产生符合E1线路格式的数据流，然后可擦除可编程逻辑器件2将符合E1线路格式的数据流送到时隙交换电路的STI6管脚进行时隙交换，通过STO0/STO1分别送到两路E1接口发送到E1线路供对方接收。同时两路E1接口接收到的E1信号跟交换电路的STI0/STI1相连，通过时隙交换将通过E1接口电路接收到的信号里面来自对端的透明串口信号交换到交换电路的STO6，STO6跟可擦除可编程逻辑器件2的I/O脚直接相连，可擦除可编程逻辑器件2将交换电路送来的串口数据进行分离，分别通过自身的I/O脚送到透明串口0/1/2；透明串口0/1/2再通过时隙分插传输单板上的X14/X15/X16插座将接收到的串口数据送给与X14/X15/X16插座相连的外面的带有串口的设备。通过上面的过程，透明串口0/1/2来完成对与X14/X15/X16插座相连的外面的带有串口的设备的数据远程的透明收发。
来自PC机的网管配置命令通过PC机的串行口将数据发送到时隙分插传输的配置串口进入时隙分插传输单板上的通用异步收发器，当通用异步收发器收到一帧完整信号时会给中央处理器发送中断申请，此时中央处理器将转入中断处理，读取通用异步收发器接收缓冲区的数据并分析、执行该命令；同时将返回命令写入通用异步收发器发送缓冲区，通用异步收发器就会将该返回命令通过配置串口发送给PC机的网管，以确认正常收到来自网管的命令并执行。在执行的过程中如果来自PC机的网管配置命令的操作对象是和时隙分插模块同一个单元的图像板，那么就会将该命令通过处理器的TXD管脚发送给图像板，图像板收到命令并执行后将确认信息返回给时隙分插模块，由时隙分插模块的中央处理器的RXD管脚完成接收。其中时隙分插模块的所有信号都是通过40PIN的插座X11通过带线与图像板相连完成信号的传输。而如果来自PC机的网管配置命令的操作对象是对端的时隙分插模块或者是对端的图像板，那么中央处理器将该命令写入高级数据链路控制协议处理器电路的发送缓冲区，高级数据链路控制协议处理器电路将会将该命令打包成帧发送给时隙交换电路的STI2/STI3，交换之后通过STO0/STO1分别送到两路E1接口发送到E1线路供对方接收。对方接收并执行之后将确认命令通过同样的方式返回到本地时隙分插模块的E1接口，E1接口接收后将数据发送给时隙交换电路的STI0/STI1。经交换后由STO2/STO3传送给高级数据链路控制协议处理器电路的接收缓冲区，高级数据链路控制协议处理器电路将数据解包后向中央处理器发送中断申请。中央处理器读取数据后将该数据通过通用异步收发器和配置串口发送给PC机的网管。
时隙分插模块的所有信号都是通过40PIN的插座X11通过带线与图像板相连完成信号的传输，图像编码板上已经编码好的视频数据和音频数据通过X11直接送到时隙分插模块的时隙交换电路的STI4/STI5，通过交换之后由时隙交换电路的STO0/STO1送到两路E1接口发送到E1线路供对方接收。对方接收之后将数据由时隙交换电路进行交换分离出视频、音频、透明口数据、HDLC数据，然后将透明口数据、HDLC数据送到该时隙分插模块的各单元电路，视频、音频数据通过X11送到图像解码板完成视频和音频的解码。
时隙分插传输模块提供了2路标准的E1接口，可通过配置决定其系统高低速图像分别占用的时隙数目；或者通过后台网管在界面上定义同一条E1线路上的各个端局图像的速率，而所有的端局图像共用事先定义好的E1带宽，各个图像可以以低速共享该带宽或者由某个端局图像独占该带宽而实现高速图像。所有的这些操作都是系统在线动态调整实现，同时提供了最多3个数据传输的透明通道，可以将异步的RS232、RS422数据通过同步信道传输。异步到同步的转换完全由硬件实现，这样可以适应不同速率的异步接口，不需配置通讯参数，实现完全的硬件透明。这种实现方式比软件实现的方式可靠性有很大提高。每个透明串口的信息占用1-31任意一个时隙，可通过软件编程进行选择，方便灵活组网。原理框图见附图3。在本板上E1接口电路采用DALLAS公司的D821354作为E1接口芯片，其主要的作用是线路上E1信号与板内的二进制NRZ码信号(HW线信号)的相互转换。同时完成线路时钟提取，检测线路的状态，检测LOS信号及帧失步，发送和检测AIS信号，CRC-4校验等功能。时隙交换电路采用中兴中规模交换网络芯片ZX256；通讯和控制电路有8031单片机和双HDLC控制器21525或者是21354本身HDLC功能组成。完成对E1接口芯片的初始化和控制，对交换网络芯片的初始化和时隙交换设置，通过HDLC控制器实现编解码单元之间的通讯。时序及控制逻辑由EPLD完成，时钟采用MITEL公司的MT8941芯片。
E1信号通过E1接口电路转换为板内的HW信号，通过时隙交换芯片将要传输的数据插入到空闲的时隙中，不用的时隙也通过交换透明传输出去，这样输出信号中即包含了插入的数据，又没有破坏原来的数据。图中只画出了一个方向的数据插入情况，另一个方向的数据提取与此类似。
时隙分插传输模块工作原理如下1.中央处理器(CPU)部分CPU采用ATMEL公司的AT89C55，外接晶振为12MHz，利用片上的20k bytes FlashMemory和128bytes RAM作程序存储器及数据存储器，外接一串行EEPROM AT24C02存放一些配置信息。复位电路采用MAXIM公司的MAX813，监视电源电压及软件的运行。
2.时钟部分本部分电路的主要芯片为MT8941，有主从模式可供选择为主模式时，工作在自由振荡方式，此时时钟输入由晶体提供，时钟精确度由晶体决定；为从模式时，MT8941优先从线路提取时钟，若线路未提供时钟，自动从晶体获得时钟。MT8941输出的8kHz、2MHz及4MHz时钟经EPLD处理后为接口电路和图像编(解)码模块提供时钟信号。
3.E1接口部分
E1接口由BT8510构成，完成E1格式成帧和G.703建议的物理线路接口。本模块上有两组E1接口，因此有两片BT8510。BT8510板内的接口为HW线形式，通过设置BT8510内部的寄存器在PCM码流中插入TS0、复帧定位、CRC校验、错误告警指示等比特。BT8510可以在线路中提取供本模块同步用的8kHz时钟信号。
4.串口部分本模块共有5个串口，包括COMC、COMV，COMT0～2。COMV为CPU自带串口，用于与图像编(解)码模块之间的通信，也是本模块的内部串口；COMC为经一片16C550扩展的串口，用作配置控制串口；COMT0及COMT1为RS232/RS422可选的透明串口，另一个(COMT2)与配置控制口为RS232(3线)/RS422(4线)互斥可选模式，即若选择配置控制口为RS232方式，则透明口2(COMT2)为RS422方式，反之亦然。透明串口之“透明”是指串口信息从本模块到远端模块的传输过程中不经过任何处理。从串口信号线到HW的转换及其逆变换在EPLD里面完成。为避免信号干扰，串口外端与模块内部通过光耦实现光电隔离，各串口之间电源隔离。
5.逻辑电路1逻辑电路1主要完成为模块上各可编程器件提供片选信号；将MT8941产生的8kHz、2MHz、4MHz信号进行同步，产生各芯片所需要的时钟；产生MT8985读写所用的局部总线；其他控制逻辑等。设计过程中，主要利用了74154、74138译码、74374锁存、D触发器组建时序电路等原理。
地址译码部分主要利用了74154译码器完成地址的译码，产生各可编程芯片所需的片选信号。
对MT8941输出时钟的处理MT8941输出8kHz、2MHz和4MHz时钟信号，不同的芯片对时钟信号的相位关系有不同的要求，用D触发器配合与门、或门等单元完成对各时钟的调整，因MT8985的总线速率远远低于CPU总线，而本模块的CPU没有提供空等待的功能，MT8985的地址总线和数据总线须经过一定的处理才能完成CPU的读写操作。MT8985的读写主要受3条信号线/CS、DS、RW控制，/CS为片选信号，DS为通讯信号，RW决定MT8985数据总线上数据流通的方向，为1时读出，为0时写入。为了保障读写操作时上述三个信号完全符合芯片的时序要求，在本设计中，这3个信号由软件控制。
6.逻辑电路2本模块设计了三个透明串口，三个透明串口通过2M链路中的二个时隙传输。串口到HW线的透明转换通过可编程器件实现。该设计提供了三个透明串口的转换，每个在HW线中占用半个时隙(4bit)传输。在组网时可在两端设置两个模块，两端的串口可通过64kbits/s的时隙实现透明传输。异步通信口到同步数据的转换由采样存储完成，用32kHz的时钟对异步通信口的信号进行采样并存储，在相应的时隙将存储的数据输出；在另一侧将半个时隙的数据用32kHz的时钟恢复拉长，即实现了由同步数据转换为异步通信口信号的过程。
根据采样定理，当每个串口用半个时隙传输时，设计串口的速率最高可达16kbit/s，实际支持串口最高速率为14.4kbit/s。
微处理器接口部分包括一个8位寄存器，用于输出模式的选择及自环控制。寄存器由74374实现数据锁存，通过三态门控制输出，因此寄存器为可读写寄存器，便于软件控制。
时钟处理部分主要由分频器和计数器组成，用于产生各种时钟信号。分频器产生的时钟主要有用于时隙选择的512kHz时钟，用于采样的32kHz时钟。该部分通过相位变换产生HW线接口的帧同步信号和定时信号。
转换部分为本设计的核心部分，主要由串并转换器件STOP4和并串转换器件PTOS4组成，并且包括锁存器。
将COM口的输入COMRXn转换为HW线的输出HWCOMO的过程如下32kHz的时钟对COMRXn采样，采样是通过STOP4串并转换实现，串并转换的时钟为32kHz，即在一帧的时间内(125us)采样4次，一帧中的第一个采样点在8kHz帧同步信号稍后一些，并用帧同步信号将前一帧内的采样数据锁存起来，在下一个帧同步信号来临时将该数据打到并串转换器件PTOS4中，PTOS4的时钟为2MHz，通过时隙选通信号SLDn控制时钟的输出，即可在指定的时隙输出数据。这样在输入与输出之间就产生了一帧(125μs)的转换时延，这对数据通信没有影响。
反向亦然，只不过将时钟调换一下。
输出控制部分主要由三态门和多路选择器实现。主要完HWCOMO和COMTXn的输出三态控制以及各种自环测试功能。
7.时隙分插传输模块采用的主要芯片表2时隙分插传输模块的主要芯片
时隙分插模块可以与图像编码模块和图像解码模块任意配合，以按照实际需要进行数据；数据、语音；数据、图像、语音监控。C+A，置于受控的远端基站。C+B置于监控中心。图像编码的带宽可根据受控基站的数量及可能提供的传输带宽而定，可在1-26B之间任意调节。语音占用1个时隙，数据占用1-2个时隙。(C代表时隙分插传输模块；A代表图像编码模块；B代表图像解码模块)。
图5是本发明采用E1专线的点对点的组网方式1，监控中心与受控局采用E1专线的连接方式，图像最高数率可达到30fps。
图6是本发明采用E1专线的点对点的组网方式2，此种方式中若干个受控端局通过一根E1专线连接在一起，每个端局的图像、语音、数据占用E1专线中的不同时隙，监控中心的解码模块与端局的编码模块一一对应。采用此种组网方式可根据接入的端局数量设定图像带宽，一般接入的端局数量越多，中心解码图像的帧频越低。
图7是本发明采用E1专线的1点对多点的组网方式，此种方式中若干个受控端局通过一根E1专线连接在一起，每个端局的图像、语音、数据占用E1专线中的不同时隙，监控中心用一个解码模块与端局的多个编码模块对应，运用切换的方法查询端局的图像、语音与数据。采用此种组网方式可根据接入的端局数量设定图像带宽，一般接入的端局数量越多，中心解码图像的帧频越低。
图8是本发明采用时隙分插的点对点的组网方式，此种方式中BST的传输线首先连接到编码模块，编码模块将图像、语音及采集数据插入到空闲时隙中，BSC将多个端局的数据交换到一根E1线路中输出到监控中心，监控中心的相应数量的解码单元提取对应的端局的时隙进行处理。采用此种组网方式可根据接入的端局数量设定图像带宽，一般接入的端局数量越多，中心解码图像的帧频越低。
图9是本发明采用时隙分插的1点对多点的组网方式，此种方式中BST的传输线首先连接到编码模块，编码模块将图像、语音及采集数据插入到空闲时隙中，BSC将多个端局的数据交换到一根E1线路中输出到监控中心，监控中心用一个解码模块与端局的多个编码模块对应，运用切换的方法查询端局的图像、语音与数据。采用此种组网方式可根据接入的端局数量设定图像带宽，一般接入的端局数量越多，中心解码图像的帧频越低。
图10是本发明采用E1专线的多点对多点的混速组网方式，此种方式中若干个受控端局通过一根E1专线连接在一起，每个端局的图像、语音、数据根据系统网管的配置可以占用E1专线中的相同/不同时隙，监控中心用同样多个的解码模块与端局的多个编码模块对应，可以直接查询所有端局的数据；对于图像可以所有的端局共享设定的E1带宽，此时各个解码模块显示的图像帧频比较低；或者可以在线将某个端局的图像以30帧的高速独享用于图像传输的带宽，可以很方便的用于联动告警或者用户的某些特殊要求。采用此种组网方式图像的动态变化不会对透明传输的数据有任何的影响，而且对E1线路上可以挂接的端局个数最大可以达到31个。
权利要求
1.一种采用时隙分插方法进行混速图像、语音及数据监控的装置，其特征在于它包括在工作状态时彼此相连、实现数据、视频、音频混速传输的两块时隙分插传输模块，以及一端与所述一块时隙分插传输模块相连、将图像、语音信号压缩编码后通过时隙分插传输模块传至监控中心、同时还将监控中心下传的压缩数字语音进行解码，输出模拟音频信号的含语音编解码器的图像编码模块，以及一端与所述另一块时隙分插传输模块相连、将图像编码模块传至监控中心的数字图像、语音解码转换为模拟信号输出，将监控中心的模拟语音信号进行编码，编码后的数据通过时隙分插传输模块下传至端局的图像编码模块的含语音编解码器的图像解码模块，所述两块时隙分插传输模块包括彼此连接的两路E1接口电路，与所述两路E1接口电路连接的时隙交换电路，与时隙交换电路连接的高级数据链路控制协议处理器及逻辑电路2，与逻辑电路2连接的中央处理器，与中央处理器连接的通用异步收发器及串行电可擦除可编程存储器，与一路E1接口电路连接的数字锁相环电路，一端与数字锁相环电路连接的逻辑电路1，所述逻辑器件1输出各种时钟给时隙交换电路、E1接口电路、高级数据链路控制协议处理器电路、通用异步收发器电路、图像编码板、图像解码板提供工作时钟，所述通用异步收发器连接有一配置串口用于接收PC网管的配置命令，或向PC机网管发送返回命令，所述中央处理器连接有一图像板通信用串口用于将系统工作参数向图像板传送以便在线控制整个系统图像工作速率以及完成对图像板的有关复位、切换等控制命令的传送，所述逻辑电路2连接有三个透明串口用于向与时隙分插传输模块相连的带有串口设备的数据远程透明收发。
2.根据权利要求1所述的一种采用时隙分插方法进行混速图像、语音及数据监控的装置，其特征在于所述图像编码模块包括接收视频输入信号的图像编码器，一端以X21接口与图像编码器连接另一端通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块逻辑电路1连接的逻辑控制电路，一端与逻辑控制电路连接另一端通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块中央处理器连接，在工作时利用通信串口相互实现消息交换的数据处理器，通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块的逻辑电路2连接的语音编解码器，所述与逻辑电路1连接的插座将来自时隙分插传输模块逻辑电路1的时钟信号发送给图像编码模块同时接收来自图像编码模块处理后的视频编码流，所述与逻辑电路2连接的插座将来自监控中心的语音消息以HW的方式发送给语音编解码器，同时接收来自同一单元的语音编解码器的语音HW并将它利用时隙分插传输单板的逻辑控制电路处理后通过交换网络交换到预定的时隙后通过E1接口发送到监控中心。
3.根据权利要求1所述的一种采用时隙分插方法进行混速图像、语音及数据监控的装置，其特征在于所述图像解码模块包括接收视频输出信号的图像解码器，一端通过X21接口与图像解码器连接另一端通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块逻辑电路1连接的逻辑控制电路，一端与逻辑控制电路连接另一端通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块中央处理器连接，在工作时利用通信串口相互实现消息交换的数据处理器，通过时隙分插传输模块的图像模块专用连接插座与时隙分插传输模块的逻辑电路2连接的语音编解码器，所述与逻辑电路1连接的插座将来自时隙分插模块逻辑电路1的时钟信号发送给图像解码模块同时将通过E1线路传输的来自远端图像编码模块处理后的视频流送到图像解码模块进行图像解码，所述与逻辑电路2连接的连接插座将来自远端局的语音消息以HW的方式发送给语音编解码器，同时接收来自同一单元的语音编解码器的语音HW并将它利用本单板的逻辑控制电路处理后通过交换网络交换到预定的时隙后通过E1接口发送到远端局。
4.根据权利要求1所述的采用时隙分插方法进行混速图像、语音及数据监控的装置，其特征在于所述的逻辑电路1为可擦除可编程器件。
5.根据权利要求1或2所述的采用时隙分插方法进行混速图像、语音及数据监控的装置，其特征在于所述的逻辑电路2为可擦除可编程器件。
6.根据权利要求3所述的采用时隙分插方法进行混速图像、语音及数据监控的装置，其特征在于所述的与逻辑电路2连接的透明串口为并行串口。
全文摘要
本发明公开了一种采用时隙分插方法进行混速图像、语音及数据监控的装置，它包括在工作状态时彼此相连、实现数据、视频、音频混速传输的两块时隙分插传输模块以及将图像、语音信号压缩编码后通过时隙分插传输模块传至监控中心、同时还将监控中心下传的压缩数字语音进行解码，输出模拟音频信号的含语音编解码器的图像编码模块，将图像编码模块传至监控中心的数字图像、语音解码转换为模拟信号输出，将监控中心的模拟语音信号进行编码，编码后的数据通过时隙分插传输模块下传至端局的图像编码模块的含语音编解码器的图像解码模块。采用本装置可实现传输资源紧张的场合的图像、语音、数据的多功能实时监控，并且在同一条E1线路上同时传输多个不同速率的图像。
文档编号H04J3/14GK1543094SQ03113368
公开日2004年11月3日 申请日期2003年4月28日 优先权日2003年4月28日
发明者韩爱国 申请人:中兴通讯股份有限公司