专利名称：一种用于码分多址通信系统的速率匹配装置的制作方法
技术领域：
本发明涉及码分多址通信系统中的信道编码，特别涉及一种将多种业务速率适配为标准速率的速率匹配装置。
背景技术：
第三代移动通信系统支持多种业务，一条传输信道上单位传输时间间隔内的比特(以下又称为码元)数会因业务类型不同而不同，而且信道编码也会造成比特数的变化，从而导致帧内数据多于或少于一个物理信道可以承载的确切比特数。为此需要重复或删除传输信道上的一些比特。所谓速率匹配，就是打孔(puncturing)或重复(repeating)传输信道上的数据比特，使得传输信道映射至物理信道时的比特速率符合传输格式的要求。
图1为已有技术下的一种速率匹配装置的示意图。如图1所示，信道编码器将信息比特进行信道编码后在传输信道上输出码流Cik，该码流被串行输出至速率匹配算法模块。速率匹配算法模块根据码流Cik与物理信道比特速率的差异进行速率匹配。具体而言，如果信道编码属于未编码或卷积编码的情形，则对码流Cik既可进行打孔操作又可进行重复操作以生成速率匹配的码流yik；但是对于Turbo编码的情形，由于其系统码部分不能进行打孔操作并且没有分离出来，所以只能进行重复操作以生成速率匹配的码流yik。码流yik由比特收集模块进行比特收集处理生成码流gik，然后按照一定的顺序写入存储设备中。显然，这种结构的速率匹配装置仅仅适用于未编码、卷积编码或者匹配方式为比特重复的Turbo编码的情形。
图2为已有技术下另一种速率匹配装置的示意图。如图2所示，信道编码器将信息比特进行信道编码后在传输信道上输出码流Cik，该码流被比特分离模块分离为三路码流x1ik、x2ik和x3ik，其中，第一路码流x1ik包含所有的系统码元，不能进行打孔操作，因此被直接送至比特收集模块，而x2ik和x3ik被并行输出至各自的速率匹配模块，经过打孔操作后生成码流y2ik和y3ik。比特收集模块将码流y1ik、y2ik和y3ik进行比特收集处理生成码流gik，然后按照一定的顺序写入存储设备中。显然，该种结构的速率匹配装置针对的是匹配方式为比特打孔的Turbo编码的情形。
由上可见，为了在一个通信系统中能够处理不同类型的信道编码，需要将上述两种不同结构的速率匹配装置集成在一个系统中，这将导致系统复杂度和成本的增加。此外，图1所示结构的速率匹配装置由于采用串行方式对码流作速率匹配处理，所以将消耗大量的时间。
发明内容
因此本发明的目的是提供一种用于码分多址通信系统的速率匹配装置，它具有速率匹配时间短和降低系统复杂程度的优点。
本发明的上述通过下述技术方案实现一种用于码分多址通信系统的速率匹配装置，包括信道编码器，包括对信息比特分别按照Turbo编码、卷积编码或不编码方式之一进行处理的Turbo编码器、卷积编码器和不编码通道，并且并行输出编码码元；速率匹配控制器，其包括Turbo编码打孔方式计算模块和卷积编码或不编码或Turbo编码并且重复方式计算模块，分别计算不同方式下打孔和重复的位置以及重复次数；以及比特收集器，其根据信道编码器和速率匹配控制器输出的操作参数对码流上码元施行打孔或重复操作并收集完成操作后的有效码元。
在上述用于码分多址通信系统的速率匹配装置中，所述比特收集器包含三个串行桶形移位装置，其根据速率匹配控制器和信道编码器输出的参数收集有效的的码元并依照固定的格式存入存储设备。
在上述用于码分多址通信系统的速率匹配装置中，所述Turbo编码打孔方式计算模块按照下列方式计算打孔和重复的位置以及重复次数3a)将速率匹配误差参数设定为当前与期望的打孔/重复比值的初时误差；3b)调整速率匹配误差参数并判断当前码元是否施行打孔操作；
3c)如果要打孔，则对当前码元进行打孔操作并调整无论匹配误差参数；3d)判断是否结束速率匹配操作，如果结束，则结束计算，否则，返回步骤3b)。
在上述用于码分多址通信系统的速率匹配装置中，所述卷积编码或不编码或Turbo编码并且重复方式计算模块按照如下方式计算打孔和重复的位置以及重复次数4a)初始化完成前一次操作后经过调整的误差；4b)判断码流1的当前码元是否施行打孔/重复操作，如果施行，则对该码元施行打孔/重复操作并调整该码流的误差，否则，调整该码流的误差；4c)如果编码速率不等于1，则对其它码流依次重复步骤4b)；4d)对步骤4a)中的完成前一次操作后经过调整的误差进行调整；4e)判断是否结束速率匹配操作，如果结束，则结束计算，否则，返回步骤4b)。
在宽带码分多址通信系统中，系统要在一个时间间隔内要处理大量的数据。速率匹配只是其数据处理过程中的一个基本处理环节。如采用传统的速率匹配装置将消耗大量的时间。采用本装置后，大幅提高了速率匹配装置的性能，缩短了速率匹配时间，有利于提高系统的数据处理容量。
宽带码分多址通信系统(WCDMA)中码片速率为3.84MHz，如果我们以码片时钟的16倍时钟61.44MHz来处理数据，即一个时间间隔包含38400×16＝61400个时钟节拍。传统的速率匹配装置在一个时钟节拍只能处理一比特数据因此如果采用传统的速率匹配装置，在这样的时钟下一个传统速率匹配装置在一个时间间隔内只能处理一个传输信道的数据。因此最不理想情况下要满足系统要求的2M的数据业务处理需要6套传统速率匹配装置组成硬件阵列并行处理。而采用本装置，一个时钟节拍内可以处理多个数据，采用本装置处理一个传输信道输出需要传输信道数据处理所需时钟节拍＝业务类型×时间间隔因此针对前面所述的情况一个传输信道数据处理所需时钟节拍为31457个时钟节拍，因此一个本发明所述的速率匹配装置可以在一个时间间隔内完成2M的数据业务处理。相对于传统的速率匹配装置相当于减少了5套速率匹配装置。
图1为现有技术的一种速率匹配装置的示意框图。
图2为现有技术的另一种速率匹配装置的示意框图。
图3为按照本发明的速率匹配装置的示意框图。
图4为图3中信道编码器的结构框图。
图5为图3中速率匹配控制器的结构框图。
图6为本发明中Turbo编码打孔方式下的数据处理流程图。
图7为本发明中卷积编码或不编码或Turbo编码并且重复方式下的数据处理流程图。
具体实施例方式
以下借助附图对本发明作进一步的描述。
本发明装置的结构如图3所示，主要包括三个功能模块；信道编码器，速率匹配控制器及比特收集器。
信道编码器支持1/n速率的卷积编码，1/n速率的turbo编码以及不编码方式。信道编码器的结构如图4所示，其由三部分组成turbo编码器，卷积编码器和不编码通道。信道编码器根据微程序控制器(MCU)提供的参数选择功能模块进行编码，并通过一定的方式输出码元。由于卷积编码和turbo编码的实现结构在本领域是熟知的，因此不再详细描述。
速率匹配控制器支持信道编码器支持的各种编码方式下的打孔和重复的位置计算以及重复的数目计算。其结构如附图5所示由两部分组成即turbo编码打孔方式的算法模块和卷积编码或不编码或者turbo编码并且重复方式的算法模块。根据MCU提供的参数(如编码的输出码元数目也即速率匹配输入的码元数目Nin，速率匹配的误差参数‘lapse’，速率匹配的输出码元数目Nout以及编码方式)，选择一种算法模块确定当前时刻对应码流上码元是否被打孔或重复，如果当前码元为重复，还将确定当前码元应该重复的比特数。误差参数‘lapse’决定码流中码元被打孔的周期。
turbo编码是系统码，为了是链路处理中损伤最小并得到较好的译码效果，对第一路码流将不进行打孔操作。
turbo编码打孔方式的算法如下
其中lapse_ax中x为编码输出的不包括系统码流的码流序号。参数lapse_ini是目前与期望的打孔/重复比值的初始误差。lapse_ax，lapse_bx中变量x是对应码流的序号，lapse_ax，lapse_bx误差调整系数，lapse_ax可以用来确定第一个被打孔/重复的码元位置，lapse_bx用于控制打孔/重复的周期。
以下借助图6对上述算法作进一步的描述。
如图6所示，在步骤3a)中，将速率匹配误差参数设定为当前与期望的打孔/重复比值的初时误差。接着，在步骤3b)中，调整速率匹配误差参数并判断当前码元是否施行打孔操作。接着，在步骤3c)中，如果要打孔，则对当前码元进行打孔操作并调整无论匹配误差参数，否则不进行操作。最后，在步骤3d)中，判断是否结束速率匹配操作，如果结束，则结束计算，否则，返回步骤3b)。
对于卷积编码或不编码或者turbo编码并且重复方式的算法模块，为了充分利用硬件实现并行运行的特点，提高处理速度，采用如下算法
其中1/n为信道编码速率。参数lapse_a，lapse_b意义同上一源程序中lapse_ax，lapse_bx的意义。Lapse0指完成前一次操作后经过调整的误差，lapse1、lapse2、lapse3分别指L通过码流序号为1、2、3码流操作后的调整误差。Resdua是中间变量，指经过一个打孔周期后要调整的误差值。
如果速率匹配方式为打孔方式，则repeatnumx指示码流序号为x的码流上码元是否被打孔；如果速率匹配方式为重复方式，则repeatnumx指示码流序号为x的码流上码元被重复的次数。本模块根据编码速率1/n判断有效码流的数目并根据编码速率调整误差。
以下借助图7对上述算法作进一步的描述。
如图7所示，在步骤4a)中，初始化完成前一次操作后经过调整的误差。在步骤4b)中，判断码流1的当前码元是否施行打孔/重复操作，如果施行，则对该码元施行打孔/重复操作并调整该码流的误差，否则，调整该码流的误差。接着在步骤4c)中判断编码速率是否等于1，如果等于1，则转入步骤4e)，判断是否结束速率匹配操作，如果结束，则结束计算，否则，返回步骤4b)；如果不等于1，则对码流2和3施行与步骤4b)一样的处理。接着，在步骤4d)中，对步骤4a)中的完成前一次操作后经过调整的误差进行调整。最后，在步骤4e)中，判断是否结束速率匹配操作，如果结束，则结束计算，否则，返回步骤4b)。
比特收集器完成各个码流上码元的打孔或重复操作，并将完成操作后有效的的码元进行收集。比特收集器主要由三个串行桶形移位装置组成。桶形移位装置根据速率匹配控制器给出的参数(如速率匹配方式，重复的数目)和信道编码器给出的参数(如当前码元是否有效)收集有效的的码元，并依照固定的格式存入存储设备，以便为下一步数据处理。
以下描述本发明的几个具体实施例。
采用打孔方式的Turbo编码速率匹配的实例本例所描述的速率匹配装置适用于信道编码方式为turbo编码的打孔方式下的速率匹配装置。本例将以编码速率为1/3的turbo编码为例。
按照本发明的实施例，信道编码器将使用内含turbo编码器对信息比特进行编码，turbo编码器输出的码元将被平均的分离成3路码流。由于turbo编码器的实现结构在本领域是共知的，在此不再对此进行详细描述。为了适应本例中速率匹配装置的特点，本例对turbo编码器的为尾比特输出进行了特殊处理，编码器只在收集到3个以上码元以确保当前时刻3路码流上都有效码元才输出码元(X1k，X2k，X3k)并向比特收集器指示当前码元有效(rmin_valid)。
速率匹配控制器在得到MCU提供编码输出的码元数目Nin，初始误差lapse_ini，第二码流的误差参数lapse_a2，lapse_b2，第二码流的误差参数lapse_a3，lapse_b3以及速率匹配方式rm_mode后，通过turbo编码打孔方式的算法模块得到当前时刻对应码流中的码元是否将被打孔，并通过对应码流的参数repeat_puncx通知比特收集器，其中x为码流序号。
比特收集器在得到速率匹配控制器的操作指示后，将指示码元保留的对应码流上的码元进行收集。为了节约存储空间并简化数据表示的复杂程度，在此就把被标记为打孔的码流上的当前码元丢弃。例如rm_mode为打孔，repeat_punc2指示真，则收集后的码元序列为…X1k，X3k…。
比特收集器在收集了一定量的码元后，按固定的格式写入存储设备中。
采用打孔方式的卷积编码速率匹配的实例本例所描述的速率匹配装置适用于信道编码方式为卷积编码的打孔方式下的速率匹配装置。本例将以编码速率为1/3的卷积编码为例。
按照本发明的实施例，信道编码器将使用内含卷积编码器对信息比特进行编码。由于卷积编码器的实现结构在本领域是共知的，在此不再对此进行详细描述。卷积编码的实施结构本身就均匀的输出与编码速率1/n对应的n路码流。编码后输出码元标记为(X1k，X2k，X3k)并向比特收集器指示当前码元有效(rmin_valid)。
速率匹配控制器在得到MCU提供编码输出的码元数目Nin，初始误差lapse_ini，调整误差参数lapse_a，lapse_b以及速率匹配方式后，通过卷积编码或不编码或者turbo编码并且重复方式的算法模块得到当前时刻对应码流中的码元是否将被打孔，并通过对应码流的参数repeat_puncx，repeatnumx通知比特收集器，其中x为码流序号。如果rm_mode为打孔，repeatnumx等于1，则repeat_puncx为真。
比特收集器在得到速率匹配控制器的操作指示后，将指示码元保留的对应码流上的码元进行收集。为了节约存储空间并简化数据表示的复杂程度，在此就把被标记为打孔的码流上的当前码元丢弃。例如rm_mode为打孔，repeat_punc3指示真，则收集后的码元序列为…X1k，X2k，X1(k+1)…。
比特收集器在收集了一定的数据后，按固定的格式写入存储设备中。
采用重复方式的速率匹配的实施例本例将以编码速率为1/3的编码速率为例。
按照本发明的实施例，信道编码器将根据MCU提供的编码参数选择使用内含编码器对信息比特进行编码。其中卷积编码和turbo编码结构等同与实施例1和实施例2所述。编码后输出码元标记为(X1k，X2k，X3k)并向比特收集器指示当前码元有效(rmin_valid)。
速率匹配控制器在得到MCU提供编码输出的码元数目Nin，初始误差lapse_ini，调整误差参数lapse_a，lapse_b以及速率匹配方式后，通过卷积编码或不编码或者turbo编码并且重复方式的算法模块得到当前时刻对应码流中的码元是否将被打孔，并通过对应码流的参数repeat_puncx，repeatnumx通知比特收集器，其中x为码流序号。
比特收集器在得到速率匹配控制器的操作指示后，桶形移位装置根据对应码流的repeatnumx将码元快速重复repeatnumx次，并将三个桶形移位装置移位后的码元收集。如rm_mode为重复，repeatnuml等于1，repeatnum2等于2，repeatnum3等于1则收集后的码元序列为X1k，X1k，X2k，X2k，X2k，X3k，X3k…。
比特收集器在收集了一定的数据后，按固定的格式写入存储设备中。
权利要求
1.一种用于码分多址通信系统的速率匹配装置，其特征在于，包括信道编码器，包括对信息比特分别按照Turbo编码、卷积编码或不编码方式之一进行处理的Turbo编码器、卷积编码器和不编码通道，并且并行输出编码码元；速率匹配控制器，其包括Turbo编码打孔方式计算模块和卷积编码或不编码或Turbo编码并且重复方式计算模块，分别计算不同方式下打孔和重复的位置以及重复次数；以及比特收集器，其根据信道编码器和速率匹配控制器输出的操作参数对码流上码元施行打孔或重复操作并收集完成操作后的有效码元。
2.如权利要求1所述的用于码分多址通信系统的速率匹配装置，其特征在于，所述比特收集器包含三个串行桶形移位装置，其根据速率匹配控制器和信道编码器输出的参数收集有效的的码元并依照固定的格式存入存储设备。
3.如权利要求1或2所述的用于码分多址通信系统的速率匹配装置，其特征在于，所述Turbo编码打孔方式计算模块按照下列方式计算打孔和重复的位置以及重复次数3a)将速率匹配误差参数设定为当前与期望的打孔/重复比值的初时误差；3b)调整速率匹配误差参数并判断当前码元是否施行打孔操作；3c)如果要打孔，则对当前码元进行打孔操作并调整无论匹配误差参数；3d)判断是否结束速率匹配操作，如果结束，则结束计算，否则，返回步骤3b)。
4.如权利要求3所述的用于码分多址通信系统的速率匹配装置，其特征在于，所述卷积编码或不编码或Turbo编码并且重复方式计算模块按照如下方式计算打孔和重复的位置以及重复次数4a)初始化完成前一次操作后经过调整的误差；4b)判断码流1的当前码元是否施行打孔/重复操作，如果施行，则对该码元施行打孔/重复操作并调整该码流的误差，否则，调整该码流的误差；4c)如果编码速率不等于1，则对其它码流依次重复步骤4b)；4d)对步骤4a)中的完成前一次操作后经过调整的误差进行调整；4e)判断是否结束速率匹配操作，如果结束，则结束计算，否则，返回步骤4b)。
全文摘要
本发明的目的是提供一种用于码分多址通信系统的速率匹配装置，它具有速率匹配时间短和降低系统复杂程度的优点。本发明的速率匹配装置包括信道编码器，包括对信息比特分别按照Turbo编码、卷积编码或不编码方式之一进行处理的Turbo编码器、卷积编码器和不编码通道，并且并行输出编码码元；速率匹配控制器，其包括Turbo编码打孔方式计算模块和卷积编码或不编码或Turbo编码并且重复方式计算模块，分别计算不同方式下打孔和重复的位置以及重复次数；以及比特收集器，其根据信道编码器和速率匹配控制器输出的操作参数对码流上码元施行打孔或重复操作并收集完成操作后的有效码元。
文档编号H04L1/00GK1461120SQ0312912
公开日2003年12月10日 申请日期2003年6月6日 优先权日2003年6月6日
发明者金荣伟, 李兴仁, 林锦麟, 刘春晖, 张丽君 申请人:上海华龙信息技术开发中心