专利名称：子速率支路信号间插复用的装置和方法
技术领域：
本发明涉及通信技术类，尤其涉及波分复用系统中的终端或节点通信设备及方法。
背景技术：
在通信技术领域，传输一般采取多波长或者提高单波长的传输速率来降低传输成本。在 提高单波长传输速率的方式中，子速率支路信号被复用进更高阶速率的信号中进行传输。如 果有相关标准和器件的支持，子速率支路信号将被复用到高阶速率信号的标准帧结构中。如 果高阶速率信号没有标准的帧结构或者没有器件对高阶标准帧进行支持，采取的是子速率支 路信号间插复用方式，形成一种高阶伪帧进行传输。
子速率支路信号间一般能够保证同时钟，但是不能保证各子速率支路信号间比特同步， 更不能保证各子速率支路信号间的帧同步。现有子速率支路信号的间插复用方式，需要先将 各子速率支路信号的帧头对齐，这就需要有大容量的缓存单元来调整各子速率支路信号的相 位，如N个子速率支路信号复用，就需要(N-l) XM字节的存储单元以保证在各种情况下 N个子速率支路信号的帧头对齐，M为子速率支路信号每帧的字节数，然后对N个子速率支 路信号帧的非定位字节进行扰码。在接收端需要NXL字节的存储单元来保存这N个子速率 支路信号的定位字节，以便对间插复用后的高阶信号伪帧进行定位，L为子速率支路信号的 定位字节数，解复用后再分别对各子速率解扰码。这种方式不仅需要大量的存储单元支持， 同时还增加了逻辑设计复杂程度，使稳定性、可靠性相应降低。
发明内容
针对现有技术存在的缺陷和不足，本发明提供一种子速率支路信号间插复用的装置和方 法，可以节省存储单元，传输稳定性强，可靠性高。
为了达到上述发明目的，本发明子速率支路信号间插复用的装置，包括发送端和接收端，
发送端包括
一个基准子速率支路从信号传输方向起，依次串联有同步检测器、比特调整缓冲器； 一个或一个以上非基准子速率支路从信号传输方向起，依次串联有比特调整缓冲器、 非基准子速率支路信号加扰器，其中，非基准子速率支路信号加扰器受基准子速率支路中的同步检测器控制；
复用器基准子速率支路和非基准子速率支路并联在该复用器上；
其中，同步检测器从基准子速率支路提取同步信号，向各非基准子速率支路信号加扰器 发送用于保证各非基准子速率支路与基准子速率支路帧同步的重置信号，各非基准子速率支 路和基准子速率支路信号经过比特调整缓冲器完成比特同步，各非基准子速率支路信号再经 过己经完成帧同步的非基准子速率支路信号加扰器加扰，与基准子速率支路信号一起通过复 用器复用后发送出去；
接收端包括-
从信号传输方向起，依次串联有高阶速率伪帧头检测器和解复用器，解复用器之后并联 有与发送端对应的一个基准子速率支路和与发送端对应的一个或--个以上非基准子速率支 路，其中，与发送端对应的一个或一个以上非基准子速率支路中串联有非基准子速率支路信 号解扰器，所述非基准子速率支路信号解扰器受高阶速率伪帧头检测器控制；
其中，高阶速率伪帧头检测器从发送端信号中提取同步信号，向接收端各非基准子速率 支路信号解扰器发送用于保证接收端各非基准子速率支路与接收端基准子速率支路帧同歩的 重置信号，解复用器将经过高阶速率伪帧头检测器的发送端信号解复用，分别发送给接收端 各非基准子速率支路与接收端基准子速率支路，各非基准子速率支路再通过已经完成帧同歩 的非基准子速率支路信号解扰器对发送端信号解扰。
上述的子速率支路信号间插复用的装置中
在发送端基准子速率支路中，比特调整缓冲器之后还串联有用于对信号进行加扰的基准 子速率支路信号加扰器，相应的，在接收端基准子速率支路中串联有对信号进行解扰的基准 子速率支路信号解扰器。
具体的，比特调整缓冲器为存储器、FIF0、片内缓冲器、片内存储器或片内FIFO。 一种子速率支路信号间插复用的方法，包括以下步骤
(1) 选定一子速率支路信号作为基准子速率支路信号；
(2) 提取基准子速率支路信号的帧同步信号；
(3) 调整并使一个或一个以上非基准子速率支路信号与基准子速率支路信号之间比特同
步;
(4) 根据基准子速率支路信号的帧同步信号，非基准子速率支路信号扰码；
(5) 非基准子速率支路信号与基准子速率支路信号按基准子速率支路信号为开始的顺序 比特间插复用；
(6) 形成高阶速率的伪帧信号，并传输；
(7) 接收端高阶伪帧信号的同步与定位，提取高阶伪帧同步信号；
(8) 高阶伪帧按照比特间插复用的顺序解复用为一个或一个以上非基准子速率支路信号
与一个基准子速率支路信号；
(9) 根据高阶伪帧同步信号，非基准子速率支路信号解扰码。
作为优化，歩骤(4)中，基准子速率支路信号做特殊扰码；歩骤(9)中，基准子速率
支路信号做特殊解扰码。
采用本发明所述方法和装置，与现有技术相比，由于釆取了通过各子速率支路信号的比
特同步，而不是帧同步；同时采取了任意选定的基准子速率支路信号特殊扰码，而其余子速 率支路信号全部扰码的方式等技术措施，克服了现有子速率支路信号间插复用技术中的使用 存储单元过大的问题，避免了因此而带来的繁杂设计和对器件的苛刻要求，提高了传输的稳 定性和可靠性。
图1为基准子速率支路信号部分扰码的复用装置框图； 图2为基准子速率支路信号不扰码的复用装置框图。
具体实施例方式
下面结合图1，对采用基准子速率支路信号部分扰码的子速率支路信号间插复用方法的 实施作进一步的详细描述-
图1的左边部分介绍了采用基准子速率支路信号部分扰码的子速率支路信号间插复用方 法中的发射端结构。
有N路子速率支路信号，分别是ll、 12…1N，任意选定其中一路作为基准子速率支路信 号，假定选择ll为基准子速率支路信号。
2为基准子速率支路信号的同步检测器，此检测器的功能是检测基准子速率支路信号11
的同步帧头，并提取此同步信号，送到加扰器41， 42…4N。
31,32…3N是比特调整缓冲器，N路子速率支路信号虽然有相同的时钟，但是不能保证比 特同步，比特调整缓冲器可以将N路子速率支路信号的比特相位同步，缓冲器可以采用存储 器、FIFO和任何片内缓冲器、片内存储器、片内FIF0。通过比特调整缓冲器的各子速率支路 信号能够保证彼此之间比特同步。
41是基准子速率支路信号的加扰器，此加扰器区别于其它加扰器在于它是针对基准子速 率信号帧的部分加扰，扰码器的重置信号来源于基准子速率支路信号的同步检测器2,加扰器 41对选定的基准支路信号11，除ll的定位字节不加扰外，ll支路帧的其它字节全部加扰。
42…4N是非基准子速率支路信号加扰器，扰码器的重置信号来源于基准子速率支路信号 的同歩检测器2,加扰器对非基准支路信号42…4N帧的全部字节按照扰码器重置信号的节拍 加扰，重置信号的节拍只与基准子速率支路信号的帧同步有关，与非基准支路信号42…4N帧 同歩无关。
5为复用器，复用器将比特调整和扰码完的各子速率支路信号，按照基准子速率支路信 号为开始的顺序比特间插复用，复用后形成一个N倍于子速率支路信号帧大小的高阶伪帧。
图1的中间虚框是传输过程中其它模块或装置，不属本发明涉及范围，图1右边部分介 绍了采用基准子速率支路信号部分扰码的子速率支路信号间插复用方法中的接收端结构。
6为高阶速率伪帧头检测器，此检测器的功能是通过基准子速率支路信号未加扰码的定 位字节进行高阶伪帧信号的同步和定位，检测高阶速率伪帧头，并提取此同歩信号，送到子 速率支路信号的解扰器81， 82…8N和解复用器7。
7为解复用器，解复用器以高阶速率伪帧头同步信号为基准，以子速率支路信号的间插 复用顺序将高阶速率解复用为子速率支路信号。
81是基准子速率支路信号的解扰器，此解扰器区别于其它解扰器在于它是针对基准子速 率信号帧的部分解扰，解扰器的重置信号来源于高阶速率伪帧头检测器7,解扰器81对基准 支路信号除定位字节不解扰外，基准支路信号帧的其它字节全部解扰，解扰后子速率支路信 号为91。
82…8N是非基准子速率支路信号解扰器，解扰器的重置信号来源于高阶速率伪帧头检测 器7,解扰器对非基准支路信号82…8N帧的全部字节按照解扰器重置信号的节拍解扰，解扰 后子速率支路信号分别为92…9N，重置信号的节拍只与基准子速率支路信号的帧同步有关， 与非基准支路信号帧同步无关。
下面结合图2,对采用基准子速率支路信号不加扰码的子速率支路信号间插复用方法的 实施作进一歩的详细描述
图2左边部分介绍了采用基准子速率支路信号不加扰码的子速率支路信号间插复用方法 中的发射端结构。
有N路子速率支路信号，分别是ll、 12…1N，任意选定其中一路作为基准子速率支路信 号，假定选择ll为基准子速率支路信号。
2为基准子速率支路信号的同步检测器，此检测器的功能是检测基准子速率支路信号11 的同步帧头，并提取此同步信号，送到加扰器42…4N。
31,32…3N是比特调整缓冲器，N路子速率支路信号虽然有相同的时钟，但是不能保证比 特同歩，比特调整缓冲器可以将N路子速率支路信号的比特相位同歩，缓冲器可以采用存储 器、FIFO和任何片内缓冲器、片内存储器、片内FIF0。通过比特调整缓冲器的各子速率支路 信号能够保证彼此之间比特同步。
42…4N是非基准子速率支路信号加扰器，加扰器的重置信号来源于基准子速率支路信号 的同歩检测器2,加扰器对非基准支路信号42…4N帧的全部字节按照扰码器重置信号的节拍 加扰，重置信号的节拍只与基准子速率支路信号的帧同步有关，与非基准支路信号42…4N帧 同歩无关。
5为复用器，复用器将比特调整和扰码完的各子速率支路信号，按照基准子速率支路信 号为开始的顺序比特间插复用，复用后形成一个N倍于子速率支路信号帧大小的高阶伪帧。
图2的中间虚框是传输过程中其它模块或装置，不属本发明涉及范围，图2右边部分介 绍了采用基准子速率支路信号不扰码的子速率支路信号间插复用方法中的接收端结构。
6为高阶速率伪帧头检测器，此检测器的功能是通过基准子速率支路信号未加扰码的定 位字节进行高阶伪帧信号的同步和定位，检测高阶速率伪帧头，并提取此同步信号，送到子 速率支路信号的解扰器82…8N和解复用器7。
7为解复用器，解复用器以高阶速率伪帧头同步信号为基准，以子速率支路信号的间插 复用顺序将高阶速率解复用为子速率支路信号。
82…8N是非基准子速率支路信号解扰器，解扰器的重置信号来源于高阶速率伪帧头检测
器7,解扰器对非基准支路信号82…8N帧的全部字节按照解扰器重置信号的节拍解扰，解扰 后子速率支路信号分别为92…9N，重置信号的节拍只与基准子速率支路信号的帧同步有关， 与非基准支路信号帧同步无关。
权利要求
1. 一种子速率支路信号间插复用的装置，包括发送端和接收端，其特征在于发送端包括一个基准子速率支路从信号传输方向起，依次串联有同步检测器、比特调整缓冲器；一个或一个以上非基准子速率支路从信号传输方向起，依次串联有比特调整缓冲器、非基准子速率支路信号加扰器，其中，非基准子速率支路信号加扰器受基准子速率支路中的同步检测器控制；复用器基准子速率支路和非基准子速率支路并联在该复用器上；其中，同步检测器从基准子速率支路提取同步信号，向各非基准子速率支路信号加扰器发送用于保证各非基准子速率支路与基准子速率支路帧同步的重置信号，各非基准子速率支路和基准子速率支路信号经过比特调整缓冲器完成比特同步，各非基准子速率支路信号再经过已经完成帧同步的非基准子速率支路信号加扰器加扰，与基准子速率支路信号一起通过复用器复用后发送出去；接收端包括从信号传输方向起，依次串联有高阶速率伪帧头检测器和解复用器，解复用器之后并联有与发送端对应的一个基准子速率支路和与发送端对应的一个或一个以上非基准子速率支路，其中，与发送端对应的一个或一个以上非基准子速率支路中串联有非基准子速率支路信号解扰器，所述非基准子速率支路信号解扰器受高阶速率伪帧头检测器控制；其中，高阶速率伪帧头检测器从发送端信号中提取同步信号，向接收端各非基准子速率支路信号解扰器发送用于保证接收端各非基准子速率支路与接收端基准子速率支路帧同步的重置信号，解复用器将经过高阶速率伪帧头检测器的发送端信号解复用，分别发送给接收端各非基准子速率支路与接收端基准子速率支路，各非基准子速率支路再通过已经完成帧同步的非基准子速率支路信号解扰器对发送端信号解扰。
2、 根据权利要求l所述的子速率支路信号间插复用的装置，其特征在于在发送端基准子速率支路中，比特调整缓冲器之后还串联有用于对信号进行加扰的基准 子速率支路信号加扰器，相应的，在接收端基准子速率支路中串联有对信号进行解扰的基准 子速率支路信号解扰器。
3、 根据权利要求1或2所述的子速率支路信号间插复用的装置，其特征在于比特调整 缓冲器为存储器、FIF0、片内缓冲器、片内存储器或片内FIF0。
4、 一种子速率支路信号间插复用的方法，其特征在于包括以下步骤-(1) 逸定一子速率支路信号作为基准子速率支路信号；(2) 提取基准子速率支路信号的帧同步信号；(3) 调整并使一个或一个以上非基准子速率支路信号与基准子速率支路信号之间比特同丄卜. 少；(4) 根据基准子速率支路信号的帧同步信号，非基准子速率支路信号扰码；(5) 非基准子速率支路信号与基准子速率支路信号按基准子速率支路信号为开始的顺序 比特间插复用；(6) 形成高阶速率的伪帧信号，并传输；(7) 接收端高阶伪帧信号的同步与定位，提取高阶伪帧同步信号；(8) 高阶伪帧按照比特间插复用的顺序解复用为一个或一个以上非基准子速率支路信号 与一个基准子速率支路信号；(9) 根据高阶伪帧同步信号，非基准子速率支路信号解扰码。
5、 根据权利要求4所述的子速率支路信号间插复用的方法，其特征在于步骤(4)中， 基准子速率支路信号做特殊扰码；步骤(9)中，基准子速率支路信号做特殊解扰码。
全文摘要
本发明公开了一种子速率支路信号间插复用的装置和方法。现有子速率支路信号间插复用的装置和方法需要大量的存储单元支持，逻辑设计复杂，稳定性、可靠性低。为解决上述问题，本发明子速率支路信号间插复用的装置和方法，同步检测器从基准子速率支路提取同步信号，向各非基准子速率支路信号加扰器发送重置信号，各子速率支路信号经过比特调整缓冲器完成比特同步、加扰，再通过复用器复用后发送；高阶速率伪帧头检测器从发送端信号中提取同步信号，向接收端各非基准子速率支路信号解扰器发送重置信号，解复用器将发送端信号解复用，分别发送给接收端各子速率支路，各非基准子速率支路再通过非基准子速率支路信号解扰器对发送端信号解扰。
文档编号H04J14/02GK101207453SQ20061016808
公开日2008年6月25日 申请日期2006年12月22日 优先权日2006年12月22日
发明者炼 张, 杨金涛, 赵迺智 申请人:中兴通讯股份有限公司