专利名称：集成调制器和解调器的制作方法
技术领域：
本发明涉及数据传送领域。更具体地说，但不局限于，涉及用于数据传送的调制解调器，该调制解调器能使用多种调制技术调制或解调数据。
背景技术：
为经通信线路或无线链路，从一个点向另一个点或从一个装置向第二装置传送信息或数据，将数据变换成适当的形式用于传送，通过将其放到载波上。这称为调制。在由第二装置接收到该数据后，“解调”该调制数据，即，从载波移出并使其恢复成适当的形式，以便第二装置将来使用。
将越来越多的装置设计成例如，经过局域网(LAN)彼此通信。对无线LANs来说，已经引入了用于保证兼容性的不同的调制标准，诸如IEEE802.11标准。可在BluetoothTM标准中发现用于数据传送的类似的概念，但大多数用于个人局域网(PAN)。
能经特定的调制技术与其他装置通信的装置每个包括调制器和/或解调器，特别设计成根据特定的调制技术调制/解调数据。现在参考图2，示例说明了调制解调器30，包括调制器32和解调器34。用于不同调制技术的调制器和解调器能显著地不同于彼此。
如果将一个特定的装置设计成能使用两种不同的标准，例如，IEEE802.11和蓝牙标准通信，那么在现有技术中采用的方法是使用包括单独的调制解调器的组合调制解调器，其中这些单独的调制解调器的每一个根据一种调制技术工作。在图3中示例说明了这种调制解调器。调制解调器40包括两个单独的调制解调器41和47。调制解调器41包括调制器42和解调器44，而调制解调器47包括调制器43和解调器45。第一调制器42和第一解调器44专用于IEEE802.11b技术，以及第二调制器43和第二解调器45专用于蓝牙标准。除两个调制解调器外，还需要另外的切换和交互工作元件46，其确保根据用于特定应用的所需标准调制数据以及正确地解调呼入调制数据。交互工作元件46还确保用控制信息正确地更新每个调制解调器对以便确保调制解调器间的任何切换具有正确的时间排列以及执行正确的控制过程。
发明内容
本发明的目的是改进在此描述的系统。
根据本发明的一个方面，提供包括用于调制和/或解调用于传送的数据的装置的调制装置，其中调制装置能根据至少第一和第二调制技术，使用公用数字调制部件，调制和/或解调数据。
优选地，调制装置包括多个标准组件，其中采用至少一个所述标准组件来根据所述至少第一和第二调制技术调制数据。
第一技术可包含正交调制，并且第二技术可包含调频。
用这种方式，通过避免重复调制和/或解调组件来确保更有效地使用调制解调器组件。该集成调制解调器包括单个调制器和单个解调器。该集成体系结构以比传统方法更深层次地执行集成，传统方法简单地包括两个单独的调制解调器和如果适当的话，在两个单独的调制解调器间的切换/交互工作元件。使装置变得越来越轻且小，能提供不至一种通信标准的兼容性。如果调制解调器占用更少的空间，能插入其他的功能元件，例如象另外的存储器。
优选地，调制装置，其中所述调制装置采用自动地在第一和第二方式间切换。
用这种方式，不需要另外的切换/交互工作元件。需要更少的硬件和编码以提供多种调制解调器功能性，以及与现有技术的解决方案相比，降低了系统的复杂性。
通过例子，从下述的说明书和附图将意识到本发明的另外的方面和优点，其中
图1是用于通信系统中传送数字数据的元件的示意性略图；图2是能实现本发明的调制解调器的框图；图3是根据现有技术的调制解调器的框图；图4示例说明CCK码字生成；图5是示例说明根据现有技术的CCK+DQPSK调制器的框图；图6是示例说明用于图5的调制器的串行到并行变换器的框图；图7示例说明图5的串行到并行变换器的输入和输出数据的例子；图8示例说明用于用在图5的调制器中的码字推导的另外的装置；图9是示例说明图5的差分调制器(differential modulator)130的框图；图10是示例说明根据现有技术的CCK+DQPSK解调器的框图；图11是示例说明图10的复数相关器(complex correlator)210的框图；图12是示例说明根据现有技术的GFSK调制器的框图；图13示例说明根据GFSK调制技术的高斯(Gaussian)输出；图14是示例说明根据现有技术的GFSK解调器的框图；图15是示例说明在FIR体系结构中实现的匹配滤波器的框图；图16是示例说明根据本发明的一个实施例的集成调制器的框图；图17是示例说明根据本发明的一个实施例的集成解调器的框图。
现在参考图1，示出了通常用于在两个装置间传送数字数据的元件。
传送过程10包括源编码器12、信道编码器13、调制器14、上变频器15和功率放大器16。接收器线路20包括低噪声放大器26、下变频器25、解调器24、信道译码器23和源译码器22。
以适当的数字形式，将传送的数据提供给源编码器12(例如，语音编解码器，诸如，LPC编码器，或图象编解码器，诸如JPEG或MPEG编码器)，其移出信息冗余。理想地，源解码器12的输出为不相关数据流，用比原始提供的数据流更少的位表示。在信道编码器(例如，Viterbi或turbo编码器)13中，定制数据以便能在接收器处检测和/或较正信道误差。这是通过信道编码器13增加启动接收来检测和/或较正可能的误差的冗余来实现的。
解调器14将数据变换成适于传送的形式。数字调制通常可划分成两个部分-第一部分包含呼入位流的数字处理，以及第二部分包含将最终处理数据变换成模拟形式，用于例如在大气中传送。
在上变频器15中，将数据转换成频率，其中已经为传送分配带宽，以及随后在功率放大器16中提高输出原始强度以便该功率足以将该数据传送到接收装置。
在接收器线路20上，首先在低噪声放大器26中放大所接收的数据。通过从一个装置传送到另一个装置，已经衰减了数据，因此在低噪声放大器26中提高该数据以便它们处于适合在接收器线路20的以后的元件处进一步处理的水平。该放大器不会对接收数据增加另外的更显著的噪声。
然后，下变频器将数据信号从它们的分配的传送带宽移动到预定的基带。在解调器24中，将在发射机中执行的调制过程再变换成数字形式。
在信道解码器23中，检测和较正在经传送信道传送数据的过程中出现的误差。然后，将来自信道解码器23的输出再恢复成由源解码器22处的接收点所需的形式。
现在参考图2，能使用特定的调制技术通信的装置包括调制解调器30，即调制器32和解调器34，专门设计成根据那种特定的调制技术调制和解调。
还存在许多数字调制/解调的不同形式。
在下文中，称为CCK+DQPSK的具有差分正交相移键控(DQPSK)的补码键控(CCK)是用在例如，IEEE802.11b标准中。高斯频移键控(GFSK)是用在例如，BluetoothTM标准中的。
下面将说明CCK+DQPSK键控。
具有DQPSK的补码键控描述补码键控(CCK)。将CCK设计成增加基础用户数据率同时维持用户带宽。
可在例如IEEE802.11 b-1999标准，或M.Webster，C.A，J Boer以及R.Van Nee“Introducing the Harris-Lucent Compromise Proposal forTGB”，docIEEE P02.11-98/246&232，1998，C.Andren，M.Webster和K.Halford“CCK，the New IEEE802.11 Standard for 2.4GHz WirelessLANs”或C.Andren以及M，.Webster“A 2.4GHz 11 Mbps BasebandProcessor for 802.11 Applications”，2002中找到更详细的资料。
将用在CCK调制中的码字称为补码。补码具有低交互作用和良好的自相关属性。
在此描述的CCK将8位信息编码在单个码字中，以及编码成输出码片的信息位率为1∶1。CCK是M-ary正交键控调制的形式，其中基于调制器的输入处的令牌位，选择用于传送的一组M个唯一码字中的一个。CCK码字在长度方面是8个复数码片(complex chip)，以及选择将传送的码字是根据(a)在调制器的输入处的8个信息位；(b)在前编码的码字；以及(c)码源(8码片)是否占用输出数据流中的偶数或奇数(数据位)位置。
在下文中描述8位字d0d1d2d3d4d5d6d7的编码。
使用DQPSK编码第一双位d0d1。用这种方式，存在相变Δθ，即，实际相位值θ和在前码字的相位θ′间的相位方面的变化。根据输出数据流中的位置，即，该数据是占用偶数还是奇数位置，用于变化/Δθ的不同值与双位d0d1有关。用于编码第一双位的DQPSK编码表如表1中所示。
表1DQPSK编码表使用QPSK编码剩余的双位。根据表2所示的QPSK编码表，相位θ2、θ3的θ4分别与双位d2d3、d4d5和d6d7有关。
表2QPSK编码表然后，根据表3，使用复数码源exp(j(θ1))、exp(j(θ2))、exp(j(θ3))和exp(j(θ4))，使用如从上述的QPSK双位编码所获得的相位θ1至θ4，构建CCK码字C0C1C2C3C4C5C6C7。
在图4中示例说明CCK码字确定。
第一双位d0d1是DQPSK调制的，产生相位θ。第二至第四双位d2d3、d4d5和d6d7是QPSK编码的。可将使用在相位θ2、θ3和θ4中编码的QPSK构建的CCK码字解释为分别调制每个奇数码片，每个奇数对码片以及每个奇数四重码片，如表3和图4所示。
表3CCK码字
表4CCK码字查找表与此反之，θ1调制每个码片，即，每个码字元C0至C7包括因子exp(j(θ1))。因此，包括第一双位信息的效应是使用QPSK编码构建的复数码片的相位旋转。
CCK+DQPSK调制器在下文中，将参考图5来描述CCK调制器。
CCK调制器100包括串行到并行变换器110、查找表120和差分调制器130。
在第一步中，将呼入数据串行到并行转换成八个并行数据线。例如，输入数据比率为11MHz，然而输出在1.375MHz时计时。
图6表示串行到并行变换器110，包括由7条延迟线111组成的移位寄存器。在线112至119上的变换器110的输出分别为位d0至d7。
图7示例说明串行到并行变换器110的输入数据和输出数据(线0至线7)的例子。在8位周期后，输出线的状态反映输入数据的最后8位。
直接将每个8位周期的前两位d0和d1用作差分调制器130的输入，这将在下面进行描述。
并行将8位周期的剩余位d2至d7(即，位3至8)传送到查找表120。查找表120包括用于将呼入6位映射到相关码字的64个唯一8码片码字。
如上所述，参考表2、3所述构建码字。然而，前两位d0和d1并不用在查找表120中，因为它们直接从串行到并行变换器110传送到差分调制器130。在图8中示例说明用于编码位d2至d7的码字推导。表4示例说明有关几个例子的查找表120的内容。在左手列，给出输入数据字，以及在右手列，根据使用图8中示例说明的表3的规则所获得的，列出了相关的输出码字。
在只读存储器(ROM)中实现查找表。对特定的6位输入数据d2d3d4d5d6d7字来说，能推导出复数8码片码字C0C1C2C3C4C5C6C7。
因为码字是复数，提供两个输出线122和124。将实数部分放在同相线122上，而将虚数部分放在单独的正交线上。
将元件120的输出以及两位d0和d1输送到差分调制器130。
图9示例说明差分解调器130，包括元件，查找表135、计算元件136、存储器131以及用于将复数码片旋转由计算元件136确定的角度的元件137。
在第一步中，差分调制器130将相位θ′(即，在前8-码片码字的θ1)存储在存储器131中。然后，基于输入数据位d0和d1，根据表1中所示的DQPSK编码，差分调制器确定当前8-码片码字的相位θ1。计算元件136随后计算存储在存储器131中的在前8-码片码字的相位θ′和当前码字的相位θ1间的相位差Δθ1。然后，元件137旋转在输入线122和124中接收的复数码片码。
因此，差分调制器130根据如上所述的DQPSK调制，编码前两位d0和d1，并将信息增加到从查找表120获得的该8-码片码字上。位d0和d1的CCK调制结果是将码字旋转约相位差Δθ1。
差分调制器130的输出分别是输出线132和134的8-码片码字的实数和虚数部分。
CCK+DQPSK解调器在下文中，将参考图10来描述CCK+DQPSK解调器解调器200包括匹配滤波器202、逻辑电路204、移位寄存器206、计算装置208、64相关器210组、DQPSK解调器212以及判定元件214。
在CCK+DQPSK解调器200中，将所接收的信息传送给匹配滤波器202，以便对变化信道特性进行补偿。匹配滤波器202可与带限滤波器结合。
逻辑电路204通过检查复数码字的最后一码片来确定码字的全局相位旋转θ1。
从图10可以看出，仅将64相关器用在解调器中，而可接收256(28)个可能的码字。这是因为可将来自调制器查找表的64个初始码字提供0、π/2、π或3π/2弧度的初始旋转。因此，解调器可存储4位不同的8-码片码字(Zi)以便对应于每个可能的另外的相移。使用逻辑电路来确定哪组存储的8-码片码字将用在该相关器中。
移位寄存器206也可用来在相关器组之前引入7-码片延迟。
DQPSK解调器212计算当前码片序列与在前码片序列间的相位变化。然后使用DQPSK格局图来解码信息以便获得解码位d0和d1。
如在图10的解调块图中所看到的，使用64复数相关器组来解调CCK信号。
将每个接收的8-码片序列与对应于64个可能的8-码片码字的64个存储的信号关联。选择具有最高相关性的码字，表示所接收的8-码片序列和存储的8-码片码字间的最佳匹配，以便解码所传送的序列并恢复原始信息。
现在参考图11，示例说明如用在图10的解调器中的复数相关器210。复数相关器210包括两个简单的相关器，一个用于同相分部(inphase arm)，另一个用于正交分部(quadrature arm)；使用这些来分别与所接收的码片序列的实数和虚数部分关联，然后在加法器229中将每个最终相关性相加。
分别在输入线222和224上将输入信号的实数和虚数部分发送给相关器。相关器210在线223和224上接收数据Zj，包含有关将使用哪一组码字(对应于确定的相位θ1)来确定相关性的信息。然后，由16个相关器226、连同移位寄存器227和计算装置228和229来执行存储和接收的信号间的相关性。
如图10中所看到的，判定元件214从64个相关器组接收输出。元件214包括采样器、比较器和判定电路。
采样器估算从每个相关器的输出接收的信号的振幅，以及比较器确定最大采样。判定元件14存储包含位b2至b7的所有可能的6位数据字。基于来自比较器的结果，判定电路输出与所接收的数据有关的数据字。然后，该6位数据字连同由DQPSK解调器212恢复的两位字b0b1均是来自CCK+DQPSK210的输出并对应于所解调的传送数据。
然后，在用于持续通信的正在进行的、连续的过程中，重复用于下一和所有下述8-码片序列的整个解调过程。
GFSK调制在下文中，将描述GFSK调制。可在例如，Steele和Hanzo的[″Mobile Radio Communication″，Wiley，1992]，和Watson的[″FSK Signalsand Demodulation″，1980]中找到更详细的资料。
二进制GFSK是BFSK(二进制频移键控)的变形。在BFSK中，将二进制位1映射到基带脉冲+1上，以及将二进制位0映射到基带脉冲-1上。基带脉冲是根据等式(1a)调制的频率，其中b表示基带脉冲。因此，音调S1(t)和S2(t)分别信令位1和0，如在等式(1b)和(1c)中所看到的。
S(t)＝ACos(2π(fc+bΔf)t+θ) (1a)S1(t)＝ACos(2π(fc+bΔf)t+θ)(1b)S2(t)＝ACos(2π(fc+bΔf)t+θ)(1c)GFSK调制器图12是GFSK调制器的框图。调制器300包括单个移位寄存器302、查找表304和压控振荡器(VCO)306。
查找表304的功能是提供从一个基带脉冲平稳过渡到另一个基带脉冲以便频带限制所传送的信号。对GFSK来说，使用高斯过渡。
如果信号是双极的，对于BFSK或二进制GFSK，将有四种可能的过渡。查找表向四种可能的双位组合提供高斯输出以便确保用于所有情况的平稳过渡。图13示例说明四种可能的GFSK输出。表5是存储在查找表中的实际值的例子。
表5用于GFSK调制器的查找表GFSK调制器接收输入线301上的数据。单个移位寄存器302延迟一个位，以便同时将两个位发送给过渡查找表304。如从表5所看到的，GFSK编码基于双位dt-1，dt。
然后，将查找表304的输出传送给VCO306。VCO根据等式(1a)，通过调频变换呼入信号。传送的音调的频率偏移与基带信号b的振幅成正比。通过高斯过滤，使b高斯分布为约+1或-1，从而也使频率高斯分布为约频f1和f2。
GFSK解调器现在参考图14，描述GFSK解调器。GFSK解调器400接收输入402上的信号并将其发送给两个匹配过滤器410。然后将这些过滤器的输出发送给判定元件406，用于解码。
判定元件406包括采样器、比较器和判定电路。判定元件406在第一步中估算来自每个过滤器的输出的信号的振幅。比较器确定哪个输出最大，以及判定电路选择相关的双位。输出线404递送解调的数据。
在匹配的滤波器中，一个在频率f1进行匹配以便当接收位1时，产生最大输出，而另一个在f2进行匹配，并当接收位0时产生最大输出。
可使用多个不同体系结构，诸如有限脉冲响应滤波器(FIRs)或无限脉冲响应滤波器(IIRs)、级联和混合体系结构来实现匹配滤波器。
在图15中示例说明以FIR体系结构实现的匹配滤波器。滤波器410包括移位寄存器412、计算元件414和加法器416。
可使用FIR基本体系结构来实现多种不同滤波器类型，例如，Butterworth、Chebychev、Elliptical、Raised Cosine、Root Raised Cosine等等。所有的在例如，截止斜率(cut-off gradient)、通带以及阻带中的涟波等等方面均有不同的特性。尽管可使用基本FIR体系结构实现它们，但每个可能具有不同的整体复杂性，包括利用级联滤波器级。在图15中所示的基本形式中，适当的滤波器设计可产生确定FIR滤波器系数或加权值b0至b7。极可能具有大于8的加权值数。
将以有限脉冲的形式的输入波形时间采样输入到滤波器的输入。用于滤波器的初始条件将是来自延迟单元的所有输出均设置为零。在第一脉冲到来后，来自滤波器的输出，在滤波器输入处的i0将为i0b0。在第二脉冲到来后，来自滤波器的第二输出，在滤波器输入处的i1将为i0b1+i1b0。在第三脉冲到来后，来自滤波器的第三输出，在滤波器输入处的i2将为i0b2+i1b1+i2b0等等，以便在第n脉冲到来后，来自滤波器的第n输出，在滤波器输入处的in将为i0b(n-1)+i1b(n-2)+i2b(n-3)+......+i(n-3)b2+i(n-2)b1+i(n-1)b0。用这种方式获得的输出波形将是输入波形的限带型，即，将使其与感兴趣-将恢复的那个的波形进行匹配。
已经结合可能的实现方式(即，采用这些方案的调制器和解调器)描述过在前两种已知的调制方案，即，CCK+DQPSK和GFSK调制)。
在下文中，将描述本发明的一个实施例。该实施例包括能根据两种调制方案，CCK+DQPSK和GFSK调制数据的集成调制器，并且还包括能根据两种调制方案解调调制的数据的解调器。
第一实施例集成调制器现在参考图16，描述集成调制器500。与图5的CCK+DQPSK调制器类似，调制器500包括串行到并行变换器510、查找表520和差分调制器530。另外，调制器500还包括开关550和VCO540。
因为调制器100(图5的)和500(图16的)的相似性，在下文中，描述与图5的CCK+DQPSK调制器相比的调制器500的改进。这些改进允许集成调制器500不仅根据CCK+DQPSK技术，而且根据GFSK调制方案调制数据。
也根据是将该调制器用在CCK+DQPSK中还是用在GFSK中来将串行到并行变换器510用于不同定时。
扩展查找表520，以便也将GFSK编码数据包含在QPSK表中。
下述段落更详细地描述这些变化。
串行到并行变换器从图5和12，可以看出CCK+DQPSK和GFSK均要求串行到并行变换。CCK+QDPSK要求这种操作以便将呼入数据组成8位数据字，而GFSK要求串行到并行变换以便可将2位，即，当前和在前位同时发送给查找表。串行到并行变换器510能实现这些操作，只要相应地调整时钟速度。因此，使用具有图6的变换器110的体系结构的串行到并行变换器以及增加用于调整定时需求的装置。
对CCK+DQPSK来说，数据以例如，11MHz的速率进入变换器510，而数据以例如，1.375MHz的速度离开变换器并发送给查找表520。用这种方式，每次将串行到并行变换器输出发送给查找表520时，八条并行输出线的状态反映最后8个数据位。
在GFSK方式中，串行到并行变换器510以例如11MHz的速度，即，以快于CCK+DQPSK方式8倍的速度将其输出发送给查找表。
因此，串行到并行转换器510需要能以11MHz的速率处理数据。在CCK+DQPSK方式中，与GFSK方式的时钟速率相比，需要使时钟速度降低8倍。这能通过使用增加另外的除法器电路来实现，不需要另外的时钟。
然而，如在GFSK方式中，仅同时处理两个数据位，仅线路118和119(见图6)的数据位d6和d7用于GFSK编码。这能通过将所有其余位d2至d5设置为零，或通过在扩展的查找表520中执行的编码中简单地忽略这些位来实现(见下面的说明书)。
对CCK+DQPSK来说，使用编码串行到并行变换器输出线114至119。
查找表CCK+DQPSK和GFSK均将查找表用作调制过程的一部分。集成调制器使用组合的查找表。与用于CCK+DQPSK编码的查找表相比，为GFSK方式提供另外的列。表6示例说明组合查找表。
表6集成调制器查找表集成查找表具有三列。第一列用于输入数据码字，它具有从000000至111111的64个输入。下一列列出了CCK码字，其为8个复数码片长，对应于第一列中的每一个数据字。
如上所述，GFSK方式仅使用4个可能的双位，从而GFSK查找表仅具有四条线路。因此集成查找表的最后一列仅需要四个GFSK码字。然而，需要仔细地安置这些字。
如上所述，串行到并行变换器510在GFSK方式中，递送在位位置d6和d7上的GFSK输出。因此，如果在GFSK方式期间，使剩余输入线为零，用在GFSK方式中的可能的查找表输入为000000、000010、000001、和000011。因此，在第三列中，仅为这四个输入字提供GFSK码字值。
如果在变换器510中，不将剩余位d2至d5设置为零，可采用通过在GFSK方式中，忽略查找表中除两个最后位d6和d7外的所有位的相同的方法。
响应该输入，查找表具有提供分别从振幅级+1到+1、+1到-1、-1到+1，以及+1到+1的平稳(高斯)过渡的任务。
在优选实施例中，GFSK码字在长度方面为11码片以便11MHz的时钟速度可产生1Mbps的数据率。该速率对应于用于Bluetooth的最大数据率。
压控振荡器在GFSK方式中，通过开关，将同相输出线522连接到VCO540。用这种方式，从查找表520接收的高斯分布值是调制过的频率并发送给GFSK输出线570。
在CCK+DQPSK方式中，通过切换550断开VCO。如上所述，在如上所述用于CCK+DQPSK调制器的差分调制器570中进一步处理来自查找表520的数据，随后将其发送给两个CCK+DQPSK输出线580和590。
集成解调器现在参考图17，描述集成解调器600。
与图10的CCK+DQPSK解调器类似，解调器600包括匹配滤波器602、逻辑电路604、移位寄存器606、计算装置608、64个相关器610、DQPSK解调器612和判定元件614。
另外，解调器600还包括开关装置605和逻辑电路618。
此外，集成解调器600的体系结构是基于图10的CCK+DQPSK解调器的体系结构。因此，在下文中，将仅描述与图10的CCK+DQPSK解调器相比，解调器600的改进。
开关开关605用来在GFSK方式和CCK+DQPSK方式间切换解调器600。
CCK+DQPSK解调要求信道匹配滤波器602，以及相关过程开始前的七位延迟。对GFSK解调来说，该匹配滤波器602和延迟线606是不必要的。因此，包括开关605以便当解调器600处于GFSK方式时，断开这些部件。用相似的方式，根据所需的哪种调制功能性，接通和断开解调器电路的其他部分，见下面的说明书。
图10的CCK+DQPSK解调器使用64个相关器组来将所接收的码字与存储的原型码字进行比较。另一方面，图14中的GFSK解调器使用在频率f1和f2匹配的两个过滤器。
假定可调整抽头延迟线(tap delay line)的加权值，可通过FIR执行两种功能性，即，用于CCK+DQPSK解码的相关器的功能性以及用于GFSK解码的匹配过滤器的功能性。
如果将FIR滤波器用作CCK+DQPSK方式中的相关器，那么需要调整加权值以便由该相关器接收的信号对应于作为“原型码源”，存储在相关器中的适当的信号。
另一方面，如果FIR滤波器用作GFSK方式中的匹配滤波器，可将两个滤波器的加权值设置成适当脉冲响应以便它们与频率f1和f2匹配以及使用适当的开关(未示出)，可断开其余的滤波器。
然而，因为在GFSK方式中，来自冗余滤波器的输出将为零，不需要断开剩余的滤波器，也能操作GFSK方式。
用这种方式，根据滤波器加权值，以上参考图15描述的FIR体系结构的匹配滤波器能同时用作相关器和匹配滤波器。因此，可编程用于集成解调器的组合相关器/滤波器610的加权值。
如图15所示的FIR体系结构适合用作复数相关器610的组件(即，与如上参考图11描述的相关器210的组件，其中合计用于实数和虚数部分的相关器组件的输出)。用这种方式，提供用于CCK+DQPSK方式的复数相关器。
例如，假定复数相关器是64个相关器组中的最后一个。那么将在同相和正交支路上的加权值设置成Z64＝+j-1-1+j-1-j+j+1。以及如果接收第64个CCK+DQPSK码源(S64)，那么下面等式(2)中的表达式，给出了相关器的输出。没有其他的相关器具有更大的输出。
Output＝(0x0+(-1)x(-1)+(-1)x(-1)+0x0+(-1)x(-1)+0x0+0x0+1x1)+(1x1+0x0+0x0+1x1+0x0+(-1)x(-1)+1x1+0x0)＝8 (2)在GFSK方式中，将64个相关器的62个复数相关器610的输出的所有加权值设置为零，因此，它们的输出将总是为零。另外，使用适当的开关(未示出)，可断开这62个相关器610。
剩余的两个相关器610在它们的分部(例如，正交分部)的一个上设置为零的加权值，将它们降低为简单的FIR滤波器。将在这些相关器的剩余分部上的加权值设置成将与信号频率f1匹配的适当的脉冲。类似地，对第二复数相关器重复相同的过程以便使其与频率f2匹配。
将相关器610的输出输送到线路621至626上的判定元件614。然后，将判定元件614的输出传送给在六个并行线621至626上的逻辑单元。
当信号到达判定元件614时，元件通过采样器和比较器确定哪个相关器610产生最大输出并在与该相关器有关的输出线上输出位1。逻辑电路618确保解调器600的输出适合于GFSK和CCK+DQPSK方式。逻辑电路618输出用于CCK+DQPSK方式的数据字，以及用于GFSK方式的数据位是适当的形式。在CCK+DQPSK方式中，有64个输出可能性，以及在GFSK方式中，仅有2种可能的输出。
调制解调器的控制在两种调制技术，即，CCK+DQPSK方式和GFSK方式间切换。然后，该集成调制器设置所有适当的开关(诸如开关550和605)，并选择相应的功能(例如在串行到并行变换器510、FIR元件610和逻辑电路618中)，以便调制解调器根据选定的调制技术调制或解调数据。
当根据本发明的实施例的调制解调器是集成调制解调器而不是如上所述根据现有技术组合的两个独立的调制解调器时，不需要交互工作元件。这产生了集成调制解调器，即集成调制器和集成解调器使用大多数单个元件或用于调制或解调技术的构建块的事实。
其他实施例在上文中，描述了集成调制解调器体系结构，其能根据CCK+DQPSK和GFSK调制技术调制和解调信号。
应意识到，也可使用能根据其他调制技术调制和解调的集成调制解调器，例如，GFSK和QPSK、CCK+DQPSK和QPSK、GFSK和QAM、QPSK和QAM、CCK+DQPSK和QAM。
另外，能使用能根据两种调制技术以上调制/解调的集成调制解调器。
能扩展如上所述实施例，以便该调制解调器能调制/解调三种调制技术CCK+DQPSK、GFSK和QPSK。
这能通过再次调整定时、使用另外的开关(来断开差分解调器和用于QPSK方式的QPSK解调器)来实现。
将理解到如上所述实施例仅是优选实施例。在不脱离本发明的范围的情况下，可通过等效方案省略、改进和取代多个特征。
权利要求
1.一种用于调制和/或解调从第一装置传送到第二装置的数据的调制装置，包括调制装置，能根据至少第一和第二调制技术，使用公用数字调制部件调制和/或解调数据。
2.如权利要求1所述的装置，包括多个构建块，以及其中，使所述构建块的至少一个适合于用于根据所述至少第一和第二调制技术调制和/或解调数据。
3.如权利要求1或2所述的装置，其中，所述至少一个构建块包括(a)可编程有限脉冲响应滤波器。
4.如权利要求1或2所述的装置，其中，所述至少一个构建块包括(b)查找表。
5.如权利要求1或2所述的装置，其中，所述至少一个构建块包括(c)串行到并行变换器。
6.如权利要求3所述的装置，其中，可将所述有限脉冲响应滤波器编程为分别用于所述第一和第二功能的第一和第二方式。
7.如权利要求6所述的装置，其中，所述有限脉冲响应滤波器适合于用作第一方式中的相关器。
8.如权利要求6或7所述的装置，其中，所述有限脉冲响应滤波器适合于用作第二方式中的匹配滤波器。
9.如权利要求3或6-8任何一个所述的装置，其中，所述有限脉冲响应滤波器可通过改变它们的加权值来改变。
10.如权利要求3所述的装置，其中，所述查找表包括与所述第一和第二调制技术相关的数据。
11.如权利要求10所述的装置，其中，所述查找表包括n个输入字、与所述第一调制技术有关的m个输出字，以及与所述第二调制技术相关的p个输出字，其中n≥m以及n≥p。
12.如权利要求11所述的装置，其中，n＞p，以及其中仅p个输入字用于确定与所述第二调制技术有关的输出字。
13.如在前任何一个权利要求所述的装置，包括定时装置，可调整为用于根据所述第一调制技术调制/解调数据的第一时钟时间，以及用于根据所述第二调制技术调制/解调数据的第二时钟时间。
14.如权利要求13所述的装置，其中，所述定时装置包括串行到并行变换器。
15.如在前任何一个权利要求所述的装置，其中，所述调制装置适合于自动在所述至少第一和第二方式间切换。
16.如在前任何一个权利要求所述的装置，其中，所述技术是CCK+DQPSK和GFSK调制技术。
17.如权利要求1-15任何一个所述的装置，其中，所述技术是QPSK和GFSK调制技术。
18.如权利要求1-15任何一个所述的装置，其中，所述技术是调频技术和正交调制技术。
19.一种电子装置，适合于将数据通信到第二电子装置，或从第二电子装置传送数据，所述装置包括根据在前任何一个权利要求的调制装置。
20.一种适合于调制装置的方法，所述调制装置用于调制从第一装置传送到第二装置的数据和/或解调适合于第一调制技术的调制数据，以便所述调制装置能根据至少第一和第二调制技术调制和/或解调数据，包括提供用在两种技术中的公用数字调制部件。
21.一种用于调制和/或解调从第一装置传送到第二装置的数据的调制装置，基本上如在此参考附图所述。
全文摘要
用于调制和/或解调从第一装置传送到第二装置的数据的调制装置，其中该调制装置能根据至少第一和第二调制技术调制和/或解调数据。
文档编号H04L23/00GK1491023SQ0315466
公开日2004年4月21日 申请日期2003年8月22日 优先权日2002年8月23日
发明者特伦斯·埃德温·道奇森, 查里斯·蒂本德安那, 蒂本德安那, 特伦斯 埃德温 道奇森 申请人:三星电子株式会社