专利名称：无线通信系统用简易及强韧数字码追踪回路的制作方法
技术领域：
本发明是关于无线通信领域。尤其是关于一种改良的展频(spreadspectrum)通信系统领域用的码追踪系统及方法。
背景技术：
码分多址(CDMA)技术已广泛地使用于移动小区电话系统。CDMA技术的优点在于其于可能经验多路径衰退(multi-path fading)的情况中是很强韧的。一耙接收器，其常被使用于CDMA接收，包括一排相关器(correlator)及一组合器。每一相关器，或耙手指，被用以分别侦测及解调制宽频衰退信道的最强的多路径成份(手指)之一，而该组合器组合所有相关器的输出以获得来自这些最强的多路径成份的组合能量。因为多路径讯号的数目及它们的位置因时间而变化，因此需要每一多路径成份的时间追踪。为了时间追踪的目的，通常使用一码追踪回路(code-tracking loop，CTL)，也称为延迟锁定回路(delay lock loop，DLL)。在之前的CTL设计中，使用压控振荡器(VCO)或数字控制振荡器(NCO)。CTL可以是同调(coherent)或非同调(noncoherent)。同调及非同调与如何加总去扩数据(despread data)以产生一误差信号(errorsignal)有关。
发明内容
依据本发明，为在无线多路径衰退信道上传输的展频信号的多路径成份的时间追踪而使用一种简单及强韧的码追踪回路(code-tracking loop，CTL)。该CTL包括使用一伪噪声(pseudo noise)序列对早及晚数据样本去扩，藉由去扩输出一误差讯号，调整多个准时，早及晚样本，以及决定做为误差信号的数据速率的一分数部份的一控制讯号的数据速率。该CTL具有实施的简化结构。一联合CTL也被揭示用以于二多路径彼此非常接近时消除二多路径之间的干扰。
图1是无线通信链的图式。
图2是使用高取样输入数据的CTL的框图。
图3是使用低取样速率输入的CTL的框图。
图4是UMTS FDD系统的一种CTL设计的框图。
图5是表示在信号对噪声比SNR＝-24dB时的仿真时间追踪图。
图6是在SNR＝-24dB时的仿真时间追踪图。
图7表示SNR＝-24dB时的仿真时间追踪图。
图8是当二相邻CTLs由少于一个半码片(chip)所分离时位于其间的干扰图。
图9是联合CTL的框图。
具体实施例方式
本发明将参照图式而被详细描述，其中相同的标号始终代表相同组件。
图1是无线通信链的图式，其包括一或更多基站11(为简化，仅表示一个)，以及一或更多无线传输及接收单元(WTRUs)12(为简化，仅表示一个)。该基站包括一传输器(未示出)以及接收器13，而该WTRU 12包括一传输器(未示出)以及接收器14。至少一基站11及WTRU 12具有传输功能，因此在基站11与WTRU 12之间建立一个通信链，如同由天线17，18所表示。熟悉本技艺的人士应该了解，本发明的CTL 21被实施于一接收器之内，例如接收器13或14。
CTL使用早及晚信号(亦即样本)以产生时间追踪用的误差信号。该早及晚样本分别被定义为比准时的样本早半个码片(半码片期间)以及晚半码片(半码片期间)的样本。一个“码片(chip)”是传输扩散码的一位的时间区间，而半码片是一码片区间的一半。码片时间区间的频率称为“码片速率”。在UMTS CDMA及CDMA 2000标准中，码片速率被定义为3.84MHz/s。
参照图2，其表示依据本发明的CTL 21的框图。输入者为具有16倍码片速率的速率的样本。应该注意的是虽然此处提及特定的数据速率，这些数据速率的提供是为例示之用。例如，虽然数据取样速率可能变化，8及16的取样速率是典型的取样速率。在使用16倍取样速率的另一实例中，对16样本的每一个将是用以去扩，解调制以及耙组合。的一个“准时”的同步样本。CTL 21将追踪此时间并选择准时的样本。为达成此目标，CTL 21将使用早及晚样本。
CTL21包括一输入样本区段23，一早样本伪噪声(PN)去扩器25，一晚样本PN去扩器26，一早-晚侦测器27，一集成及转储(dump)电路28，一码元计算器29以及一加总器30。输入样本选择器23提供早及晚样本给PN去扩器25，26，其接着提供信号给早-晚侦测器27。该早-晚侦测器27包括一晚功率(late power)计算器27a，一早功率(early power)计算器27b以及一加总器27c。早-晚侦测器27的输出是提供给集成及转储电路28的一误差信号。集成及转储电路28的输出被传送给码元计算器29。码元计算器29输出被输入加总器30的+/-信号。该加总器30考虑先前的结果转换该相对的时间控制信号(亦即，-1/+1)至一绝对时间控制信号。加总器30的输出被传送至输入样本选择器23以形成回路。
由集成及转储电路28中的集成器所执行的集成功能累积信号功率并改善信号对噪声比。在信号被集成一预先定义或预先决定的时间区间时，集成值被输出。为集成下一时间间隔的信号，在集成器中的信号首先被清除。因此，集成器不连续地在不同时间区间之间集成信号的等式称为“集成及转储”。该集成区间被选择为一导频码元区间。于一较佳实施例中，该导频码元区间是预定数目的码片，其于例示的实施例中为256码片。
CTL21藉由首先由去扩早样本及晚样本而运作。该等早及晚样本由接收器已知的PN序列去扩。被去扩的数据被标示为早样本的Se(k)及晚样本的Sl(k)，其中Se(k)及Sl(k)为复数(complex number)，而k代表时域(time domain)中的第k个数据。早-晚侦测器27使用去扩的数据或数据码元以产生一误差信号，其可使用等式(1)非同调地获得Er(k)＝|Se(k)|2-|Sl(k)|2。
等式(1)对每N个误差信号Er(k)，其中(N＞1)，一控制信号C0将依据这些误差信号Er(k)的总合而被产生，其可被表示为C0=sign{Σk=1NEr(k)}.]]>等式(2)此控制信号C0是用以调整所有准时，早及晚样本向前及向后M个样本。通常M＝1或2或M/16码片，其通常是1/16码片或1/8码片。控制信号C0的数据速率因使比误差信号Er(k)的数据速率低N倍。
依然参照图2，在某些情况中，传输数据可以被去除。如果是这样(亦即，传输的数据可以被消除)，这是藉由先移除来自去扩的早信号及去扩的晚信号的调制信号而完成。这分别产生Se(k)*a(k)*以及等式(3)Sl(k)*a(k)*分别等式(4)其中a(k)为传输的码元或传输信号的评估，而()*代表共轭。因此，具有被移除数据的N1去扩的早及晚信号被同调加总以计算误差讯号Er(k)，其可被表示为Er(k)=|Σk=1N1Se(k)a(k)*|2-|Σk=1N1Sl(k)a(k)*|2·]]>等式(5)去扩数据Se(k)或Sl(k)包括一解调制码元a(k)，亦即BPSK调制的的{1，-1}或QPSK调制的{-1，+1，-j，+j}。当去扩数据Se(k)或Sl(k)被乘上如等式(3)及(4)中的a(k)的共轭，去扩数据Se(k)或Sl(k)中的a(k)成份将被“去除”(removed)。
误差信号Er(k)的数据速率因此低于去扩的早或晚信号N1倍，因为每一N1去扩早及晚信号产生一误差信号。对每一误差信号Er(k)，其中N＞1，一控制信号C0依据这些N误差信号的总合的码元而产生，且此控制信号C0的数据速率比误差信号的数据速率低N1×N倍。
在另一情况中，误差信号Er(k)被产生。等式(1)使用一去扩数据码元以产生一误差信号Er(k)。等式(5)使用N1去扩数据码元以产生一误差信号Er(k)。因此，误差信号Er(k)的数据速率以N1倍不同。
依据本发明的一实施例，同调及非同调方法皆被使用。同调侦测同调地增加信号(亦即，直接加总复数数字)，例如等式5中的总合(或如的后将解释的，等式7的内总合(inner sum))。非同调侦测非同调地增加信号(亦即，复数的功率数目)，例如将参照等式(6)所做的解释的总合。二方法之间的不同在于同调侦测的性能比非同调侦测好。然而，为使用同调侦测以获得较佳的性能，传输的信号必须为已知或如等式5所执行的评估。
依据本发明使用低取样速率输入数据的第二实施例的CTL 31表示于图3此CTL 31包括一内插器33，一早样本PN去扩器35，一晚样本PN去扩器36，一早-晚侦测器37，一集成及转储电路38，一码元计算器39以及一加总器40。内插器33提供早及晚样本给PN去扩器35，36，其接着提供信号至早-晚侦测器37。该早-晚侦测器37包括一晚功率计算器37a，一早功率计算器37b以及一加总器37c。早-晚侦测器37的输出是提供给集成及转储电路38的一误差信号Er(k)。集成及转储电路38的输出被传送给码元计算器39。
码元计算器39输出被输入加总器40的+/-信号。该加总器40考虑先前的结果转换该相对的时间控制信号(亦即，-1/+1)至一绝对时间控制信号。加总器40的输出被传送至内插器33以同图2所述的方式形成回路。
为低取样速率输入数据，取样速率一般是每码片2样本。为调整准时及早/晚样本向前或向后一码片速率的部分(例如1/16码片或1/8码片)，内插器33被用以产生所有准时的样本，以及由被偏移来自先前样本的时间量的早/晚养本。
如所见，输入数据速律与图2所示的输入样本选择器23以及图3所示之内插器33不同。样本选择器23依据控制信号C0选择使用那些输入样本。因为内插器33仅具有每码片二输入样本，其必须依据一控制信号输入产生或插入想要的样本。
图2的CTL 21需要高速的模拟数字转换器(ADC)。图3的CTL 31使用低速ADC，其成本较低，但CTL 31也需要额外的内插器以重新产生想要的样本。以CTL 21，高数据速率被使用(例如，16样本/码片)且因此需要高速的ADC。以CTL 31，低数据速率(例如2样本/码片)被使用且因使需要低速度的ADC。不同的数据速率对不同的应用而言是需要的。例如，在图4，低速的ADC是较好的，因为使用2样本/码片以及内插器53。
于对应UMTS FDD标准的实施例中，为上行链路(uplink)传输，每一专用控制物理控制信道的时隙包含10个码元(包括导频，传递功率(power)控制以及TFCI位)。在这些码元中，导频码元为接收器所已知，但功率控制及TFCI位对接收器而言是未知。假设SEk，j及SLk，j指示第k时隙内第j码元的去扩的早及晚信号。如果CTL 31每二帧(frame)(每帧有15时隙而每2帧有30个时隙)被更新，则在使用非同调结合的集成及转储电路38的输出的控制信号C0可以被表示为C0=SIGN{Σk=130Σj=110{|SEk,j|2-|SLk,j|2}}.]]>等式(6)另一种情况是CTL 31同调加总来自一时隙的早及晚信号的数目，且随后计算误差信号Er(k)的功率。再次地，如果CTL 31每二帧被更新一次，则在集成器的输出的控制信号C0可以被表示为C0=SIGN{Σk=130{|Σj=1N1SEk,jak,j*|2-|Σj=1N1SLk,jak,j*|2}};]]>等式(7)其中，ak，j为已知第k时隙的j样本中的导频位或评估的功率控制/TFCI位。
藉由实施以下项目的不同组合的其它实施例是可能的1)使用一输入样本选择器23(为图2所示的高速ADC)或内插器33(为图3所示的低速ADC)；2)使用如等式1及6所示的非同调误差信号或使用等式5及7所示的误差信号的计算；以及3)使用如等式1-5，6及7所示的误差信号功率或使用如等式9所示的误差信号绝对值。如以上所解释，图2使用输入样本选择器，非同调误差信号计算，以及误差信号功率(等式1)。图4，如以下所解释，使用内插器，非同调误差信号计算以及误差信号绝对值。
如以上所解释，等式(6)及(7)代表产生如以上所述的误差信号Er(k)的二种不同方法。等式(6)使用非同调侦测并使用等式(1)的误差信号产生，而等式(7)使用同调侦测并使用等式(5)中的误差信号产生。此“SIGN”是用以向前或向后调整时钟。当等式(6)或(7)的码元是正的，其将调整时钟向后；而当等式(6)或(7)是负的时候，其将调整时钟向前。
依据本发明的UMTS FDD的CTL的实施例表示于图4。CTL电路51包括一内插器53，一延迟电路54，早及晚PN去扩器55，56，计算个别信号的绝对值的二大小计算电路57，58，以及一加总器59。同样包含的是一集成及转储电路63，一码元计算器64以及一第二加总器65。内插器53提供一信号早/晚输出至延迟电路54，其提供一早信号至早PN去扩器55。内插器53的输出直接被提供给晚PN去扩器56，而去扩器55，56的输出被提供给个别的大小计算电路57，58。
图4电路使用由等式(1)及(6)所描述的第一误差信号产生方法，因为早样本及晚样本被正好一个码片区间所分离，而早样本可以藉由从晚样本延迟一样本而获得。此外，在图4，由早及晚信号功率计算器37a及37b执行的平方计算被取代为绝对值计算以便简化硬件复杂度。
如果比较等式(9)与等式(1)，可以看见的是集成器及转储电路63执行如等式(6)所述的加总；而码元计算器64解答如等式(6)所描述的码元(+或-)。因为此码元产生一相对的时钟调整，新的绝对时钟信号由加总先前的绝对时钟与进入的相对调整而被产生。这在加总器65之中产生。
绝对值(大小计算电路57，58中所计算的早及晚去扩器55，56)被提供给加总器59，其提供一误差信号Er(k)做为其输出至集成器及转储电路63，其接着输入至码元计算器64。来自码元计算器64的输出是严格限制于+/-1信号，其被提供为至那插器53的相位控制，以形成回路。
误差信号Δk，j是绝对值Ek，j与Lk，j的差异，其可被表示为Δk，j＝|Ek，j|-|Lk，j|等式(9)集成器及转储电路63提供误差信号的大小且其输出被码元计算器64严格限制为+1或-1，依据被加总的误差信号的码元而定。此+1或-1被用以调整所有准时，早及晚的样本向前或向后1/8码片的时钟，并且藉由控制内插相位而被实施。此内插相位藉由以新输入数据(＝1或-1)减除先前相位而被更新。
内插器53使用四样本(样本间隔为半个码片)以产生准时的及晚的样本。样本控制信号(亦即，内插器输出)，时钟偏移及内插是数表示于表一。早样本是由将先前产生的晚样本延迟一个样本而被产生。如果准时的样本在相位”0”，则晚样本将在相位”2”。如果准时的样本在相位”x”，则晚样本将在相位”x+2”。
表一内插相位，时钟偏移及是数
集成器及转储电路63在稳定追踪模式期间每30时隙被重设一次，而于初使拉入(pull-in)期间每10个时隙重设一次。在初始，CTL 51是处于一“粗糙」”时钟位置。希望CTL 51能够快速反应以发现正确的时钟位置(初始拉入模式)随后CTL 51将锁定此位置并追踪任何时钟改变(追踪模式)。在手指被指派给CTL 51的后于第五帧期间，CTL 51被假设在拉入模式中，且从第6帧开始，CTL 51被假设在追踪模式中。
对拉入模式，CTL 51每10个时隙被更新且所有10导频及数据码元每个专用物理控制信道(dedicated physical control；channel，DPCCH)时隙被使用。于此情况中累积器的输出Q可以表示为Q=SIGN{Σk=110Σj=110Δk,j},]]>等式(10)
对稳定模式，CTL 51每30时隙(或二帧)被更新，而所有10导频及数据码元每DPCCH时隙被使用。集成器及转储电路63的输出可以表示为Q′=SIGN{Σk=130Σj=110Δk,j}.|]]>等式(11)CTL 51追踪在一静态模式期间的仿真结果被执行。此仿真参数如下1)时间及频率漂移为0.613ppm；2)信道为AWGN信道；3)目标SNR＝-24dB；4)CTL 51每二帧(30秒)被更新一次；5)为每次CTL 51的更新，施加向前或向后的1/8码片调整；6)计算最大时钟误差；7)计算均方时钟误差的平方根(RMSE)；8)考虑非同调及同调组合；9)对非同调组合，每时隙10码元被使用，且误差信号计算同等式(6)；10)对同调组合，每时隙只有10码元被使用，而误差信号计算同等式(7)，N1＝3；11)仿真简化的方法，其使用绝对值而不使用早及晚信号的功率。
图5是表示在SNR＝-24dB使用同调侦测的仿真的时钟追踪的图式。藉由使用等式(7)，可以达成每时隙10导频码元的非同调组合。图6是表示在SNR＝-24dB使用非同调侦测的仿真的时钟追踪的图式。
图7表示依据本发明使用等式(11)的简化的误差信号计算的结果。因为非同调组合的等式(6)及同调组合的等式97)二者中的误差信号计算需要计算复数的功率，此功率计算在硬件实施上非常复杂。为了降低硬件的复杂度，使用大小计算取代功率计算。
如果所有10隐导及数据码元被用于每时隙的非同调组合，且CTL每二帧(30时隙)被更新，则累积器输出可被表示为Q′′=SIGN{Σk=130Σj=110{|Ek,j|-|Lk,j|}}.|]]>等式(12)如果在每一时隙内的同调组合使用第一三导频码元，且CTL每二帧(30时隙)被更新，则累积器输出可被表示为Q=SIGN{Σk=130{|Σj=13Ek,j|-|Σj=13Lk,j|}}.|]]>等式(13)表二是不同CTL方法的RMSE的性能比较集合。于此表中，三个CTL方法被比较。一个是每时隙使用10码元的非同调组合；第二种是每时隙使用3导频码元的同调组合；第三种是每时隙使用10码元的简化的非同调组合。对目标SNR＝-24dB，三方法被紧密地执行。当SNR为-34dB，同调组合执行最差，因为使用较少的码元。简化的方法比非简化的版本差。
表二不同CTL方法的RMSE
每一CTL独立追踪一手指。当二多路径(或手指)位于一个半码片内时，二手指的二CTL教互相干扰且因此衰退CTL追踪性能。依据本发明特定的形式，一联合方法被用以降低来自互相的干扰。不需要一般性的损失，可以使用有二多路径的方法。被接收信号r(t)可以被表示为r(t)＝h1(t)s(t)+h2(t)s(t-τ)等式(14)其中s(t)为有用的信号，s(t)=Σk=-∞∞akg(t-kT),|,]]>ak为信息码元，而g(t)为信号波形。h1(t)为第一路径的信道增益，而h2(t)为第二路径的信道增益。τ是二手指之间的相对延迟。说明的是在等式(14)中并未考虑附加的白高斯噪声。
当二相邻手指的机的相对延迟小于1.5码片时，二独立的CTL将互相干扰，如图8所示。应说明的是三角形波形仅为说明之用，在实际上并不需要使用。由于干扰，二CTL的性能将衰退。第一手指的晚信号的样本将包含来自第二手指的干扰h2g(τ-T/2)，而第二手指的早信号的样本将包含来自第一手指的干扰h1g(τ-T/2)。第一手指的晚信号的样本S11st(k)为Sl1st(k)=h1(k)g(T/2)+h2(k)g(τ-T/2)]]>等式(15)而第二手指的早信号的样本S12nd(k)为Se2nd(k)=h1(k)g(τ-T/2)+h2(k)g(T/2)]]>等式(16)图9是联合CTL方法100的框图。此等组件类似图4，但具有一联合误差信号计算器102如同二CTL电路103，104般操作。
CTL电路103包括一内插器113，一延迟电路114，早及晚PN去扩器115，116，计算个别信号的绝对值的大小计算电路117，118，以及加总器119。同样包括的是集成器及转储电路123，一码元计算器124以及一第二加总器125。内插器113提供一信号早/晚输出至延迟电路114，其提供一早信号至早PN去扩器115。内插器113的输出直接被提供给晚PN去扩器116，而去扩器115，116的输出被提供给个别的大小计算电路117，118。CTL电路104包括一内插器133，一延迟电路134，一早及晚PN去扩器135，136，计算个别信号的绝对值的大小计算电路137，138，以及加总器139。同样包括的是集成器及转储电路143，一码元计算器144以及一第二加总器145。内插器133提供一信号早/晚输出至延迟电路134，其提供一早信号至早PN去扩器135。内插器133的输出直接被提供给晚PN去扩器136，而去扩器135，136的输出被提供给个别的大小计算电路137，138。
如所见，二手指间的相对延迟τ可以从CTLs获得。如图4电路的情况，图9的电路使用由等式(1)及(6)所描述的第一误差信号产生方法，因为早及晚样本正好由一码片间隔分离，且该早样本可藉由延迟一样本从晚样本获得。使用绝对值计算以简化硬件复杂度。
依据本发明特定的形式，以下二种方法对去消干扰而言是有效的方法1如果信道增益h1(t)及h2(t)为已知，干扰藉由从有用信号中减去干扰而被消除。该误差信号被产生为El1st(k)=|Se1st(k)|2-|Sl1st(k)-h2(k)g(τ-T/2)|2]]>等式(17)Er2nd(k)=|Se2nd(k)-h1(k)g(τ-T/2)|2-|Sl2nd(k)|2]]>等式(18)控制信号C0使用等式(2)被计算。
方法2如果如果不知道信道增益h1(t)及h2(t)，但二手指的功率为已知，其为信道增益|h1|2及|h2|2，E|h1|2及E|h2|2的平均。因为1NΣk=1N|Sl1st(k)|2=E|h1|2g2(T/2)+E|h2|2g2(τ-T/2)|]]>等式(19)1NΣk=1N|Se2nd(k)|2=E|h1|2g2(τ-T/2)+E|h2|2g2(T/2)]]>等式(20)控制信号C0被计算如下，其干扰被移除。
C01st=sign{1NΣk=1N|Se1st(k)|2-1NΣk=1N|Sl1st(k)|2-E|h2|2g2(τ-T/2)}|]]>等式(21)C02nd=sign{1NΣk=1N|Se2nd(k)|2-1NΣk=1N|Sl2nd(k)|2-E|h1|2g2(τ-T/2)}]]>等式(22)本发明在小区移动系统中是有用的。于一较佳实施例中，本发明被实施于由一射频网络控制器或点B传输控制器的一基站传输中。然而，应了解的是，本发明可使用于展频通信传输的广泛的变化。
权利要求
1.一种数码追踪回路，包括一去扩器，用以藉由使用一伪噪声序列而去扩早及晚数据样本；一误差信号输出，其是由该去扩器所产生，以及一调整装置，其是用于多个准时，早及晚样本，被提供为该误差信号的一数据速率的一部份的一控制信号的一数据速率。
2.如权利要求1所述的数码追踪回路，其中该去扩数据样本包括分别为早与晚样本的Se(k)与Sl(k)，Se(k)与Sl(k)为复数数字，k代表时域内第k个数据；以及该早及晚数据表现Er(k)＝|Se(k)|2-|Sl(k)|2。
3.如权利要求1所述的数码追踪回路，包括该误差信号输出，以提供时钟追踪，该早及晚样本是分别被定义为比准时数值早半码片区间与晚半码片区间。
4.如权利要求3所述的数码追踪回路，其中对每N个样本而言，一样本提供一准时同步样本，用于去扩，解调制及耙组合(rake combining)，该码追踪回路是追踪此时钟并选择该准时的样本。
5.如权利要求3所述的数码追踪回路，包括一专用物理控制信道的多个时隙的每一者包括10码元，该10个码元提供导频，传输功率控制及TFCI位；以及该码追踪回路于每二帧被更新。
6.如权利要求1所述的数码追踪回路，其中该调整装置提供在一无线多路径衰退信道上直接序列展频信号的多路径成份的时间追踪。
7.一种于一数码追踪回路中实施的射频传输控制器，该射频传输控制器包括一去扩电路，能够藉由使用一伪噪声序列而去扩早及晚数据样本；一电路，提供由该去扩器产生的一误差信号；一电路，提供一控制信号；以及一电路，提供多个准时，早及晚样本，被提供为该误差信号的一数据速率的一部份的一控制信号的一数据速率用的调整。
8.如权利要求7所述的射频传输控制器，其中射频传输控制器去扩数据样本是包括早与晚样本的Se(k)与Sl(k)，Se(k)与Sl(k)为复数数字，k代表时域内第k个数据；以及该去扩电路依据下式以提供该早及晚样本Er(k)＝|Se(k)|2-|Sl(k)|2。
9.如权利要求7所述的射频传输控制器，包括一电路用以证实提供时钟追踪的一误差信号，因此而提供该早及晚样本在分别比准时数值早半码片区间与晚半码片区间。
10.如权利要求9所述的射频传输控制器，其中对每N个样本而言，一样本提供一准时同步样本，用于去扩，解调制及耙组合，该码追踪回路追踪该时钟并选择该准时的样本。
11.如权利要求9所述的射频传输控制器，包括一专用物理控制信道的多个时隙的每一者是包括10码元，该10个码元提供导频，传输功率控制及TFCI位；以及该码追踪回路于每二帧被更新。
12.如权利要求7所述的射频传输控制器，其中该调整提供在无线多路径衰退信道上直接序列展频信号的多路径成份的时间追踪。
13.如权利要求7所述的射频传输控制器，包括一联合误差信号计算器电路，用以当成提供去扩电路以及第二数码追踪回路用的误差信号的电路。
14.如权利要求13所述的射频传输控制器，其中该联合误差信号计算器提供一合成信号的二手指之间的一相对延迟τ的一指示。
15.如权利要求14所述的方法，其中位于该二手指间的该相对延迟的是为信号干扰计算提供一延迟的一指示。
16.一种藉由提供一数码追踪回路传输展频信号的方法，包括藉由使用一伪噪声序列以去扩早及晚数据样本；产生由该去扩产生的一误差信号输出，以及提供多个准时，早及晚样本，被提供为该误差信号的一数据速率的一部份的一控制信号的一数据速率用的调整。
17.如权利要求16所述的方法，其中该数据样本去扩包括分别为早与晚样本的Se(k)与Sl(k)，Se(k)与Sl(k)为复数数字，k代表时域内第k个数据；以及依据下式提供该早及晚数据Er(k)＝|Se(k)|2-|Sl(k)|2。
18.如权利要求16所述的方法，包括该误差信号输出是提供时钟追踪，该早及晚样本分别被定义为比准时数值早半码片区间与晚半码片区间的样本。
19.如权利要求18所述的方法，其中对为每N个样本而言，一样本提供一准时同步样本，用于去扩，解调制及耙组合，该码追踪回路追踪此时钟并选择该准时的样本。
20.如权利要求18所述的方法，包括一专用物理控制信道的多个时隙的每一者是包括10码元，该10个码元提供导频，传输功率控制及TFCI位；以及该码追踪回路于每二帧被更新。
21.如权利要求18所述的方法，包括在一低取样速率输入数据情况中，藉由一码片的部分而为准时及早/晚样本向前或向后调整一时间；以及使用一内插器以产生一准时样本，以及早/晚样本是藉由从之前样本所导出的一时间量而被偏移。
22.如权利要求16所述的方法，包括该误差信号输出提供时钟追踪，该早及晚样本分别被定义为比准时数值早半码片区间与晚半码片区间的样本；一码片区间被建立为一时间区间以传输扩展码的一位；以及一码片区间的一频率被选择为大约3.84MHz/s。
23.如权利要求16所述的方法，其中该调整提供在无线多路径衰退信道上直接序列展频信号的多路径成份的时间追踪。
24.如权利要求16所述的方法，包括由联合计算多个码追踪回路的该误差信号的执行所产生一误差信号的功能。
25.如权利要求24所述的方法，其中该联合误差信号计算提供一合成信号的二手指之间的一相对延迟τ的一指示。
26.如权利要求25所述的方法，其中该二手指之间的相对延迟τ提供信号干扰计算的一延迟的一指示。
27.一种于一数码追踪回路中实施的射频传输控制器，该射频传输控制器包括多个去扩电路，每一去扩电路能够藉由使用一伪噪声序列而去扩早及晚数据样本；一电路，提供由该多个去扩器产生的一误差信号；多个电路对应该多个去扩器，提供一控制信号；以及一电路，提供多个准时，早及晚样本，被提供为该误差信号的一数据速率的一部份的一控制信号的一数据速率用的调整。
28.如权利要求27所述的射频传输控制器，其中该多个去扩电路是提供一宽频的多个多路径成份之间的一相对延迟τ的一指示。
29.如权利要求27所述的射频传输控制器，其中射频传输控制器去扩数据样本，是包括早与晚样本的Se(k)与Sl(k)，Se(k)与Sl(k)为复数数字，k代表时域内第k个数据；以及该去扩电路依据下式而提供该早及晚样本Er(k)＝|Se(k)|2-|Sl(k)|2。
30.如权利要求27所述的射频传输控制器，包括用以产生提供时钟追踪的一误差信号的该电路，用以提供该早及晚样本在分别比准时数值早半码片区间与晚半码片区间。
31.如权利要求27所述的射频传输控制器，包括一专用物理控制信道的多个时隙的每一者，是包括10码元，该10个码元提供导频，传输功率控制及TFCI位；以及该码追踪回路于每二帧被更新。
32.如权利要求27所述的射频传输控制器，包括一联合误差信号计算器电路，用以当成提供去扩电路以及第二数码追踪回路用的误差信号的电路。
33.如权利要求27所述的射频传输控制器，中该联合误差信号计算器提供一合成信号的二手指之间的一相对延迟τ的一指示。
34.如权利要求27所述的射频传输控制器，其中该二手指之间的相对延迟τ提供信号干扰计算的一延迟的一指示。
全文摘要
一种用于在无线多路径衰退信道上所传输展频信号的多路径成份的时间追踪的简易及强韧CTL。一数字追踪回路包括藉由使用一伪噪声序列以去扩早及晚数据样本的实施，一误差信号输出由该去扩器产生，以及多个准时，早及晚样本，被提供为该误差信号的一数据速率的一部份的一控制信号的一数据速率用的调整。
文档编号H04B1/707GK1906860SQ03809522
公开日2007年1月31日 申请日期2003年4月29日 优先权日2002年4月29日
发明者彬·黎 申请人:美商内数位科技公司