二次群数字分支设备的制作方法

文档序号:6897阅读:811来源:国知局
专利名称:二次群数字分支设备的制作方法
本发明涉及一种改进后的数字通信网传输分支控制设备。该设备特别适用于以链形连接方式组成的数字通信网。例如沿铁路和石油传输管道分布的数字通信网。
在数字通信的高次群干线传输过程中,一些中间站(局)通常仅需要接收干线中的一部分话路,而其余的话路应继续下传给干线下游的各站。因此,设置在这些中间站上的通信设备应具有完成部分话路“上/下”控制的功能。CCITT(国际电报电话咨询委员会)把这种分支功能称为外接续(E xternal Access)。目前,为了完成分支功能,通常使用CCITT推荐的标准复接器在中间站完成转接功能。例如在速率为8448kb/s的二次群数字干线上提供一个速率为2048kb/s的基群分支时,需要两套标准复接器,参见图1,每套标准复接器主要由同步复接电路(MUX),同步分接电路〔DMX〕,以及码速调整电路〔G〕和码速恢复电路〔D〕组成。该方案有两个主要缺点其一,由于采用的是标准复接器,在分支点上,除了一个需要分支的基群码流外,其它三个需要下传的基群码流要经历一个分接、码速恢复,然后再重新调整和复接的过程,也正是由于这一过程的存在,会给这些中继码流引入附加的塞入抖动。以采用正码速调整的二次群复接器为例,对2048kb/s的中继码流所引入的最大塞入抖动可达21.5%UI。在一个数字通信干线中,特别是在专用的数字通信网中,常包含较多的分支点,如果在每一个分支点都给中继码流引入附加抖动,经几次转接后中继码流的抖动将超出CCITT所规定的抖动容限(25%UI)。其二,使用标准复接器来完成分支功能,会造成分支点上设备量增加,造成不应有的浪费。
本发明的目的是提供一种中继型的二次群复用设备——二次群数字分支设备。它可以减分支点的设备量,并且在完成分支功能的过程中,对中继的群码流不引入塞入抖动,即可以使中继码流无损伤地通过分支点,从而提高了数字干线的传输质量。
本发明的构成,如附图2所示。图中各单元电路的功能如下接口电路〔FR〕8M接收电路〔FR8〕和8M发送电路〔FT8〕用来完成8448kb/s群路码流的二进制码与HDB3码之间的转换。
2M接收电路〔FR2〕和2M发送电路〔FT2〕用来完成2048kb/s支路码流的二进制码与HDB3码之间的转换。
时钟保护电路〔TP〕时钟保护电路〔TP〕由能够自动切换的逻辑电路〔CL〕和锁相环〔PLL〕组成,在任何情况下都能向分支设备和下游的通信干线提供正确的时钟信号。
提取/插入电路〔T/I〕提取/插入电路〔T/I〕中,第一寄存器〔IC1〕,第二寄存器〔IC2〕,分离寄存器〔IC4〕和选择控制器〔IC6〕主要完成对需要分支的支路码流的“上/下”控制,并使无需分支的中继码流无损伤地通过分支点。
帧同步电路〔FS〕参照图6,用来使分支设备与干线中的群码流保持帧同步关系,以保证分支功能的正确完成。在本发明中,控制门〔YF1〕的输入端增加了控制信号〔FAL〕,当上游出现故障时,帧同步单元可以处于保持状态,而不进行搜捕操作;避免了失帧的扩散。该电路还可以完成帧定位信号的再生,从而消除帧定位信号中的误码积累。
告警电路〔AS〕用来完成上游信号和本地设备的监测功能。
时序电路〔TA〕时序电路〔TA〕由帧结构产生器〔FP〕和编码电路〔CD〕组成,用来产生分支设备所需要的各种控制信号。
码速调整电路〔G〕和码速恢复电路〔D〕对需要“上/下”的支路码流进行码速调整和去调整的操作。
本发明适用于以2048kb/s为基群速率并且采用正码速调整技术的二次群传输干线。它可以消除由于使用标准复接器在分支点所引入的塞入抖动,提高干线中群码流时传输质量。另外,还可以减少分支站的设备量,与标准复接器相比,分支站的设备量可节省30%左右,达到降低成本,节省开支的目的,并且可以减少设备安装,调制的工作量。
以下结合附图对本发明作进一步的描述附图2是本发明的逻辑原理图。
附图3是时钟保护电路〔TP〕的原理电路图。
附图4是时序电路〔TA〕的原理电路图。
附图5是时序电路〔TA〕的工作波形图。
附图6是提取/插入电路〔T/I〕和帧同步电路〔FS〕的原理电路图。
参见附图2,本发明除了有接口电路〔FR〕,码速调整电路〔G〕,码速恢复电路〔D〕和告警电路〔AS〕组成外,增设了时钟保护电路〔TP〕。参见附图3,该电路是由可自动切换的逻辑电路〔CL〕和锁相环〔PLL〕组成的。逻辑电路〔CL〕的功能是选通外来的时钟信号〔fah〕,〔fbh〕。当上游时钟〔fah〕正常时,与其对应的时钟告警信号〔fas〕为高电平,此时逻辑电路〔CL〕选通上游时钟〔fah〕,使之控制锁相环〔PLL〕的频率;当上游时钟〔fah〕中断时,告警信号〔fas〕为低电平,此时若下游时钟〔fbh〕正常,与其对应的告警信号〔fbs〕为高电平,则逻辑电路〔CL〕选通下游时钟〔fbh〕,使锁相环〔PLL〕锁定于下游返回时钟〔fbh〕的频率上,若所有的外来时钟〔fah〕,〔fbh〕都中断时,告警信号〔fas〕,〔fbs〕都为低电平,逻辑电路〔CL〕控制锁相环〔PLL〕工作在自己的中心频率上。为了保证此时锁相环〔PLL〕时输出频率精度,本发明采用了温度补偿技术,在压控振荡器〔VCXO〕的变容管两端并联了一个负温度系数的热敏电容〔C*〕,当温度在-10-+45℃范围内变化时,可以使压控振荡器〔VCXO〕输出频率的容差小于30PPm。热敏电容〔C*〕的容量为2-30P(微微法)时,锁相环〔PLL〕的温度特性最佳。
参见附图4,时序电路〔TA〕中有一个帧结构产生器〔FP〕和一个编码器〔CD〕组成。在标准复接器中,发端和收端的时序电路是相互独立,并且分开时,而在本发明中,时序电路〔TA〕是收,发共用时,它可以产生提取/插入电路〔T/I〕所需的控制信号和对支路信码进行码速调整。码速恢复的控制信号。附图4中,输入的时钟信号〔fh〕来自时钟保护电路〔TP〕,对本地时序的置位信号〔ST〕,时序电路〔TA〕的工作波形如附图5所示。用于码速调整的控制信号为〔SVT〕,〔SZT〕、〔fLT〕,〔C1〕,用于码速恢复的信号为〔SVR〕,〔SZR〕,〔fLR〕,其它的控制信号〔bg〕,〔C1B3〕,〔LW〕,〔LR〕是用来完成分支功能的。
参见附图6,本发明的提取/插入电路〔T/I〕由第一寄存器〔IC1〕,第二寄存器〔IC2〕,分离寄存器〔IC4〕和选择控制器〔IC6〕组成,它将标准复接器的同步复接和同步分接功能合为了一体。该电路的工作过程是在本地时序与上游群码流建立了帧同步的条件下,当输入信码〔shi〕的一个基本循环进入移位寄存器〔IC1〕的指定位置后,由控制信号〔LR〕将它写入分离寄存器〔IC4〕中,然后经过第一组合开关〔K1〕,第二组合开关〔K2〕将所需下路的信码〔SL01〕〔SL02〕提取出来,送给码速恢复电路〔D〕;而需要上路时信码〔SLi1〕〔SLi2〕经过第一组合开关〔K1〕,第三组合开关〔K3〕和选择控制器〔IC6〕,在输入信码〔shi〕的下一个循环,由控制信号〔I
W〕写入到移位寄存器〔IC2〕中,由此可以看出同步提取/插入的操作是在输入信码〔shi〕的两个不同循环中进行的。选择控制器〔IC6〕的作用是在控制信号〔C1B3〕的作用下,选通输入时支路信码〔SLi1〕〔SLi2〕和帧定位信号的5-8位〔0100〕。
参见附图6,帧同步电路〔FS〕是由帧定位信号识别器〔IC5〕和比较计算器〔IC1〕以及控制门〔YF1〕〔YF2〕〔YF3〕〔YF4〕〔YF5〕组成。与标准复接器相比,该帧同步电路中与非门〔YF1〕的输入端增加了上游故障告警信号〔FAL〕,用它可以控制帧同步电路〔FS〕的工作状态。当上游出现故障时,告警信号〔FAL〕为低电平,系统处于保持状态,帧同步电路〔FS〕不进行搜捕操作,使本地 时序按故障前的状态继续进行,仍然向下游送出帧时序完整的信号。当上游正常时,告警信号〔FAL〕内为高电平,此时帧同步电路〔FS〕完成的功能与标准复接器中的帧同步单元是相同的,附图6中的输出信号〔FE〕是帧失步告警信号。在帧同步电路〔FS〕中,帧定位信号的再生功能是由本地时序的帧标志信号〔bq〕对移位寄存器〔IC1〕〔IC2〕〔IC3〕的硬置位来完成的。
权利要求
1.一种二次群数字分支设备,由接口电路[FR]。码速调整电路[G],码速恢复电路[D],告警电路[AS],时序电路[TA],提取/插入电路[T/I],帧同步电路[FS]组成。其特征在于a、增加了一个时钟保护电路[TP];b、时序电路[TA]中由一个帧结构产生器[TP],一个编码电路[CD]组成;c、提取/插入电路[T/I]中由第一移位寄存器[IC1],第二移位寄存器[IC2],分离寄存器[IC4]和选择控制器[IC6]组成;d、帧同步电路[FS]中控制门[YF1]的输入端增加了控制信号[FAL]。
2.根据权利要求
1所述的二次群数字分支设备,其特征在于时钟保护电路〔TP〕是有能够自动转换的逻辑电路〔GL〕和锁相环〔PLL〕组成。
3.根据权利要求
1或2所述的二次群数字分支设备,其特征在于锁相环〔PLL〕中的压控晶体振荡器〔VCXO〕由热敏电容器〔C*〕组成,其电容量为2-30微微法拉范围。
专利摘要
本实用新型提供了一种改进型的数字复接设备、该设备的特点是能够在二次群数字通信干线上完成部分话路的“上/下”控制功能。与CCITT推荐的标准复接器相比,本实用新型增设了时钟保护电路,并对标准复接器的时序电路,同步复接电路,同步分接电路和帧同步电路进行了改进。当使用本实用新型完成分支功能时,不引入附加的塞入抖动,从而提高数字干线的通信质量,并且可大大节省分支站的设备量,降低建网的成本。
文档编号H04M7/12GK87205599SQ87205599
公开日1988年5月25日 申请日期1987年3月26日
发明者吴巍 申请人:电子工业部54研究所导出引文BiBTeX, EndNote, RefMan
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1