用于阻塞传输线路反射信号的数字滤波器电路和方法

专利名称：用于阻塞传输线路反射信号的数字滤波器电路和方法
技术领域：
本发明一般涉及传输线路端接器，并且更具体涉及用于阻塞由于耦合到传输线路一端的不完全端接阻抗而引起的传输线路反射信号的数字滤波器电路和方法。
背景技术：
为了在网络内正确地传输数据，需要管理在网络的传输线路上的反射信号。通常通过利用线路的特征阻抗在其输入和输出上端接传输线路来避免反射信号。然而，使用两个传输线路末端的端接的一个缺点在于由端接电阻器消耗的功率量。

发明内容
通过提供阻塞滤波器(blocking filter)用于设备从传输线路接收信号，克服现有技术的缺点并提供附加的优点。阻塞滤波器包括脉冲生成器，用于生成被定时的并具有足够持续时间的屏蔽脉冲，以便在设备上阻塞从传输线路接收的信号内的反射信号，其中该反射信号是因为传输线路的不完全端接而产生的。该滤波器还包括逻辑部分，用于组合屏蔽脉冲和接收的信号，以便在阻塞滤波器上利用屏蔽脉冲阻塞反射信号。
在另一方面中，提供一种网络，包括具有被不完全端接的传输线路的总线系统，其中由于信号在传输线路上的传输而产生反射信号。该网络还包括连接到传输线路用于接收信号的设备。该设备包括阻塞滤波器，具有脉冲生成器，用于生成被定时的并具有足够持续时间的屏蔽脉冲，以便在设备上阻塞反射信号，和逻辑部分，用于组合屏蔽脉冲和从传输线路接收到的信号，其中通过屏蔽脉冲阻塞反射信号。
在另一方面，提供一种滤波从传输线路接收的信号的方法。该方法包括生成被定时的并具有足够持续时间的屏蔽脉冲，以便在连接到传输线路的设备上阻塞从传输线路接收到的信号内的反射信号，该反射信号是因为传输线路的不完全端接而产生的；和组合屏蔽脉冲和接收的信号，其中通过屏蔽脉冲阻塞反射信号。
通过本发明的技术实现其它的特征和优点。本发明的其它实施例和各个方面在本文中进行详细描述，并被视为所要求保护的发明的一部分。


在说明书的结论部分，具体指明视为本发明并在权利要求书中明确要求保护的主题。从下面结合附图进行的详细描述中，本发明的上述和其它的目标、特征和优点是显而易见的，在附图中图1是根据本发明一个方面的复杂网络拓扑的例子，其中可以采用传输线路反射信号滤波；图2是用于操作在线路的输入端和输出端上带有端接电阻的传输线路的方案的示意图；图3是用于操作在线路的输出端上除去端接电阻并且仅保留电容负载的传输线路的一个替代实施例；图4图示随着信号电压从电压V下降到接地时针对输入端接电阻的不同值的图3的传输线路的输入端上的信号；图5图示随着信号电压从电压V下降到接地时针对输入端接电阻的不同值的图3的传输线路的输出端上的信号；图6图示利用在输入端上的端接电阻和输出端上的电容负载操作的并在输入端上具有模拟在线路输入上的共模滤波器的电容的电容的传输线路的另一种实施例；图7图示用于图6所示的传输线路的电压输入和电压输出信号，出现从电压V到接地的信号状态改变；图8是根据本发明一个方面的带有用于处理传输线路反射信号的阻塞滤波器的接收机设备的高级部分示意图；图9是根据本发明一个方面的用于图8的接收机的阻塞滤波器的一种实施例的示意图；图10图示根据本发明一个方面的在图9的阻塞滤波器内出现的接收电压信号(A)、期望的输出电压信号(B)和屏蔽电压信号(C)；图11图示根据本发明一个方面的阻塞滤波器的另一个实施例，说明图9的脉冲生成器的一个实施例；图12图示根据本发明一个方面的在图11的阻塞滤波器内出现的接收电压信号(A)、期望的电压输出信号(B)、屏蔽信号(C)和延迟的复位信号(D)；
图13图示根据本发明一个方面的阻塞滤波器的另一个实施例，其在依然阻塞反射信号的同时允许部分发射信号处于屏蔽信号之外；图14图示根据本发明一个方面的用于图13的电路的接收电压信号(A)、期望的电压输出信号(B)、屏蔽信号(C)和扩充的延迟复位信号(D)；图15图示根据本发明一个方面的阻塞滤波器的另一种实施例，其也允许部分反射信号处于屏蔽信号之外，并具有延迟电路的快速复位；图16图示根据本发明一个方面的使用图15的电路的电压信号，包括接收的电压信号(A)、期望的电压输出信号(B)、屏蔽信号(C)、延迟的复位信号(D)和扩充的屏蔽信号(E)；图17是根据本发明一个方面的用于阻塞上升沿和下降沿反射信号的阻塞滤波器的一种实施例的示意图；图18是根据本发明方面的图15的阻塞滤波器的一种详细实施例的示意图；和图19是根据本发明一个方面的图17的阻塞滤波器的一种详细实施例的示意图。
具体实施例方式
将端接电阻应用于网络传输线路末端时的一个问题产生于在诸如图1所示的复杂网络内。在图1中，诸如计算机的主设备10可以将信号跨越传输线路12驱动给多个从设备14，在这个例子中，即从设备1至从设备12。图1的网络拓扑内的每个从设备例如包括传感器或激励器。鉴于网络拓扑的复杂性，可能难以正确地在传输线路的末端施加端接，因为特定的线路可能具有多个末端，并且某些从设备应当端接线路，而大部分从设备不应当端接线路。
在图2中示意性地图示了用于驱动和端接传输线路的常规技术。在这个例子中，由源信号VS驱动传输线路TL，并且该线路在输入上由电阻RIN端接，而在输出上由电阻RL端接。如果两个电阻的值等于传输线路的特征阻抗ZO，则不出现反射，并且高速数据通信是有可能的。然而，如所指出的，这个方案的问题在于在端接电阻内耗散的功率。通过将负载电阻RL连接到锁存器而不是连接到地，能够解决这个问题，从而不耗散静态功率。然而，这种解决方法并未解决如何在例如图1所示的复杂系统内插入端接电阻的问题。
当省去或不能使用在传输线路的输出端上的阻抗端接时，可以利用图3所示的示意图表示传输线路。在这个例子中，利用电压VS和输入端接电阻RT驱动传输线路TL。在输出上的电容负载CL表示从设备的负载。当输入电压从电压V下降到零时，可以在传输线路的输入端上发现图4所示的波形，并在传输线路的输出端上能够发现图5中所描绘的波形。对于端接阻抗RT的不同值，图示这些波形。对于端接阻抗等于传输线路的特征阻抗ZO的情况来说，在信号从线路的输入到输出需要经历的时间导致的初始化延迟之后，输出电压显示由RT和TL确定的指数衰减。在线路的输入端上，因为RT和传输线路的特征阻抗之间的分压，电压立即降低到一半V。在延迟等于信号穿越传输线路长度所需要的时间的两倍时间之后，在传输线路的输出端上由于电容负载导致的反射返回到输入。在耗散到输入端端接电阻内之前，这个反射使输入线路电压达到峰值(例如返回到电压V)。此后，输入电压成指数地衰减。对于RT的较低值，出现较多反射，但是信号更快地固定在最终值上。因此，在输入端上施加低于特征阻抗ZO的端接电阻可能是有益的。
图6图示传输线路或总线系统的另一个模型。在这个示意图中，添加电容器CCM，以模拟连接在传输设备的输出和传输线路的输入之间的共模滤波器的电容(参见图1)。在图7中图示在传输线路的输入端和输出端上的示例性下降沿诱发的信号。这些信号类似于图4和图5所示的信号，但是图4的尖反射利用电容器CCM被降低。结果是在传输线路输入端上的反射冲击(bump)。在线路的中部，出现一个信号，它具有介于图7的输入和输出传输线路信号的形状之间的形状，生成较小的反射信号。因而，在图1所示的复杂系统中，靠近传输线路输入端的从节点可以看到额外的数字脉冲，这可能影响设备的性能。例如，如果设备正在使用所接收的信号驱动时钟，则由于反射信号而可能不正确地检测附加的时钟脉冲。本发明的目的是在一定程度上基本上阻塞在设备(例如连接到传输线路的从设备)上接收到的这些反射信号或冲击。
图8图示设备或接收机100的一种实施例，其包括用于消除所接收的反射信号的阻塞滤波器120。接收机100包括比较器110，比较接收的总线电压(VIN)与参考电压(VREF)。当总线电压超过参考电压时，比较器110的输出改变。响应于反射信号或冲击，随着接收的信号下降到接地，在图10所示的比较器110的输出上可能生成附加脉冲(参见信号(A))。当参考电压接近反射信号的电压时，这个附加脉冲可能破坏接收电路的逻辑部分，尤其当接收机采用接收的信号来提取时钟信号时。因此，提供阻塞滤波器120，以抑制可能由于接收信号的下降沿或上升沿上的反射信号而生成的任何附加脉冲。
用于抑制反射信号的一种可能将是使用诸如RC滤波器的滤波器。然而，这样一种滤波器的缺点在于引入延迟。通过使用允许初始信号沿转换通过但阻塞附加反射脉冲的滤波器(例如在此描述的滤波器)，能够避免这个延迟。这样一种电路的一种实施例在图9中图示，图10所示的电路的各个节点上的信号响应于接收电压(VIN)从电压V下降到地。
图9的滤波器电路包括AND(与)门130，其作为输入从传输线路接收接收的电压信号(VIN)，并从中输出将由接收机(例如主设备或从设备)使用的电压(Vout)。从利用脉冲生成器140的输出驱动的反相器150接收到与门130的第二输入。利用与门130的输出驱动生成器140。最初，脉冲生成器140的输出是低的，因此反相器150向与门130提供高信号。因此，输出信号Vout等于输入信号VIN，并且输入信号的初始下降沿在输出上立即出现。输出上的这个下降沿启动脉冲生成器。由脉冲生成器创建的脉冲由反相器150反相，以便将低信号提供给与门130。结果，响应于脉冲生成器的屏蔽脉冲，输出电压Vout保持为低，并阻塞在输入VIN上出现的反射脉冲。这在图10中图示，其中接收信号(VIN)内的初始下降沿在曲线(A)中图示，输出信号(Vout)在图(B)中图示，而屏蔽信号在曲线(C)中图示。
图11图示用于阻塞滤波器的脉冲生成器140的一种实施例，该阻塞滤波器包括与图9所示相同的与门130和反相器150。通过存储元件142(即触发器FF1)和延迟电路144实现脉冲生成器140(在此实施例中)。存储元件142利用输出信号Vout的下降沿来设置(参见图12的曲线(B))，而元件142的输出Q变高(参见图12的曲线(C))，并以这样的方式驱动反相器150和与门130，即阻塞从接收信号(VIN)(参见图12的曲线(A))中导出的反射脉冲。元件142的输出也驱动延迟电路144。在一定延迟之后，延迟电路144的输出(参见图12的曲线(D))变高，并且存储元件142被复位。结果，元件142的输出为低，并且接收的信号(VIN)再次控制输出信号(Vout)。而且，复位延迟电路144，以致其输出变低，并且该电路再次准备好在下一个下降沿之后阻塞反射。
当所接收信号(VIN)上的反射脉冲并未完全落在由脉冲生成器设置的时间延迟之内时，如图14所示(比较图12的曲线(A)和图14的曲线(A))，图11的滤波器电路可能依然在输出Vout上生成附加反射脉冲(其具有不期望的使Vout看起来类似于VIN的效果)。通过增加阻塞脉冲的持续时间可以避免这种可能性，但是这也增加了丢失所接收输入信号的下一个上升沿的风险。在图13中图示采用用于加长屏蔽脉冲的逻辑部分的另一种解决方法。在该电路中，只要输入信号为高，使用第二反相器I2 155和与门A2 160(参见图14的曲线(D))阻塞延迟电路144生成的复位脉冲。因而，复位被延迟或扩充到与附加反射脉冲持续时间一样长。这种方案的略微缺点在于当使用延迟电路来阻塞上升沿脉冲以及阻塞下降沿脉冲(如在下文中进一步描述的)，延迟了延迟电路的复位，这可能是一个问题。
图15图示根据本发明一个方面的还一种滤波器电路的实施例。这个电路再次使用与图11所示的电路相同的脉冲生成器，因而并不延迟延迟电路的复位。使用第二存储元件即锁存器L1 170来扩展或延伸屏蔽脉冲(参见图16的曲线(E))。当屏蔽脉冲和所接收的输入电压(VIN)为高时，设置锁存器L1 170。当屏蔽脉冲和所接收的电压信号为低时，复位锁存器L1 170。利用OR(或)门O1 175组合脉冲生成器的输出(即存储元件142的输出Q)和锁存器170的输出。因而，或门175的输出在所接收的电压信号(VIN)的下降沿上变高，并保持为高，直到屏蔽脉冲和所接收的电压信号都返回到低状态。图16图示这种情况。图16的曲线(A)表示所接收的电压信号(VIN)，其如图所示具有在实际电压信号的下降沿上的第二宽度反射信号。图16的曲线(B)表示所期望的输出电压(Vout)，而曲线(C)表示由脉冲生成器输出的初始屏蔽脉冲。图16的曲线(D)表示由脉冲生成器的延迟电路144生成的用于FF1的延迟复位脉冲，和曲线(E)表示由锁存器170和或门175执行的扩充屏蔽。如图所示，接收信号(A)内的反射信号完全由扩充后的屏蔽脉冲(E)屏蔽。
可以扩充图15的电路，以便能够阻塞在接收信号的上升沿和下降沿上的反射脉冲。在图7中图示这样一种电路的一个例子，一般标记为200。初始地，到NAND(与非)门230和240的较低输入为高，所以输出电压Vout等于输入电压。在输出电压的下降沿上，设置存储元件242，而输出电压的上升沿设置存储元件243。存储元件242和243的输出由或门234组合，这启动延迟电路244。因而，在下降沿和上升沿上，启动同一延迟电路。在一定时间之后，延迟电路复位存储元件242和243。结果是在每个下降沿之后在存储元件242的输出上的屏蔽脉冲和在每个上升沿之后在元件243的输出上的屏蔽脉冲。
由锁存器L1 262和NOR(或非)门NO1 272扩充存储元件242的输出，直到输入图像变低。或非门驱动与非门230，以便在扩充后的屏蔽脉冲期间使输出保持为低。由锁存器L2 263和或非门NO2 273扩充存储元件243的输出，直到实际接收到的电压输入信号变高。或非门驱动与非门240，以便在扩充后的屏蔽脉冲期间将输出保持为高。
图18图示图15的电路的一种详细实施方式。在这个例子中，图15所示的与门A1利用与非门NA1和反相器I1来替换。图15中的触发器FF1用图18中的D触发器FF1来实现。可以使用数字计数器实现延迟电路，然而，在这种情况下，使用包括晶体管M0-M9和电容器C1的模拟电路。使用与非门NA2-NA5和反相器I3与I4创建图15所示的锁存器L1。初始地，与非门NA1的上部输入为高，而输入电压利用NA1和反相器I1反相，以致输出电压等于输入电压。在输入电压的下降沿上，时钟定时触发器FF1，以致其Q输出响应于输入时钟的上升沿而变高。结果，反相器I2的输入为高，反相器I2的输出为低，并且晶体管M0被关闭，所以电流源M7开始向电容器C1充电。在一段时间之后，电容器C1上的电压大于参考电压VREF，并且比较器的输出(包括差分级M1、M2，电流镜像M3、M4和输出级M5)变低。结果，触发器FF1被复位，并且其输出Q为低。因此，晶体管M0被反相器I2接通，并且电容器放电，以便延迟电路为下一个脉冲做好准备。当触发器FF1的输出为高时，或非门NO1的输出为低，并且与非门NA1阻塞输入电压。当输入电压返回到高状态时，触发器FF1的输出上的阻塞脉冲也设置触发器如果触发器FF1的输入电压VIN和输出电压都为高，则NA2的输出为低，同时反相器I3和I4使用低信号驱动NA3的输入，所以NA3的输出为高。这种情况设置锁存结构NA4和NA5，在NA4的输出上和在NO1的较低输入上生成高电压，以便与设置锁存器一样长地扩充阻塞脉冲。当由FF1生成的阻塞脉冲为低并且输入电压也为低时，NA2的输出为高，并且NA3的输出为低，导致锁存结构的复位，驱动NA4的输出为低。结果，NO1的输出变高，并且输出电压再次等于输入电压。
图19图示用于上升沿和下降沿的脉冲阻塞滤波器的详细实施方式。这个实施方式基于图17中图示的原理。初始地，与非门NA1和NA10的上部输入为高，以便输出电压Vout等于输入电压VIN。由输出信号Vout的下降沿经反相器I1来时钟定时触发器FF1。由输出信号Vout的上升沿来时钟定时触发器FF2。两个触发器的输出利用或非门NO4进行组合，以便在Vout的上升沿以及下降沿上触发延迟电路。延迟电路的输出经反相器I2和或非门NO3驱动触发器的复位。包括与非门NA2-NA5和反相器I3与I4的锁存器以及或非门NO1一起扩充下降沿阻塞脉冲，直到输入信号为低。包括与非门NA6-NA9和反相器I4和I6的锁存器和或非门NO2一起扩充上升沿阻塞脉冲，直到输入信号为高。输入信号RESET经或非门NO3来重新设置触发器FF1和FF2，并且该输入信号RESET还使用与非门NA5和NA9上的附加输入经反相器I5来复位锁存器。
总之，在传输线路输出上的常规匹配阻抗端接在复杂的总线系统内可能是不实际的。然而，如果没有完全端接，则反射信号或脉冲可能会出现在接收设备的输入上的总线创建附加脉冲上。在此，介绍反射阻塞滤波器，以便基本上抑制这些附加反射脉冲，而不给接收信号增加延迟。
尽管在此已经图示和具体描述优选实施例，但是对于本领域的技术人员来说，在不脱离本发明的精神的情况下，显然可以进行各种修改、添加和替换等，并因此将这些视为在以下权利要求书定义的本发明的范围之内。
权利要求
1.一种电路，包括脉冲生成器(140)，能够生成被定时的并具有足够持续时间的屏蔽脉冲，以便在设备(100)上阻塞从传输线路接收的信号内的反射信号；和逻辑部分(130)，用于组合屏蔽脉冲和接收的信号，其中在阻塞滤波器(120)上利用屏蔽脉冲基本上阻塞反射信号。
2.权利要求1的电路，其中脉冲生成器(140)包括至少一个存储元件(142)和延迟电路(144)，其中逻辑部分(130)的反相输出驱动至少一个存储元件(142)的设置输入，延迟电路(144)的输出驱动至少一个存储元件(142)的复位输入，和至少一个存储元件(142)的输出被反相并作为输入提供给逻辑部分(130)作为屏蔽脉冲。
3.权利要求2的电路，其中脉冲生成器(140)还包括延迟逻辑部分，用于延长屏蔽脉冲，所述延迟逻辑部分连接在延迟电路的输出和至少一个存储元件的复位输入之间，其中延迟逻辑部分还作为输入接收从传输线路接收的信号。
4.权利要求2的电路，还包括连接在脉冲生成器和逻辑部分之间用于组合屏蔽脉冲的扩充器电路，其中根据反射信号相应地是在接收信号的状态改变的下降沿上还是在上升沿上，该扩充器电路扩充屏蔽脉冲的持续时间，直到接收的信号第二次下降或第二次上升。
5.权利要求4的电路，其中扩充器电路包括至少一个锁存器(170)，至少一个锁存器(170)的设置输入接收脉冲生成器(140)的至少一个存储元件(142)的输出，至少一个锁存器(170)的复位输入包括反相的接收信号，并且至少一个锁存器(170)的输出在转发给用于组合屏蔽脉冲和接收信号的逻辑部分(130)之前被转发用于与脉冲生成器(140)的输出进行组合。
6.权利要求4的电路，其中扩充器电路包括多个锁存器和多个或非门，用于当在接收信号的下降沿或上升沿上被触发时扩充屏蔽脉冲，和其中脉冲生成器包括多个存储元件，用于在接收信号的下降沿和上升沿上生成屏蔽脉冲。
7.权利要求1的电路，其中传输线路在其输出端上具有失配的阻抗端接。
8.权利要求1的电路，其中设备(100)是接收机设备，它比传输线路的输出端更近地连接到传输线路的输入端。
9.权利要求1的电路，其中阻塞滤波器包括设置在设备(100)的输入上的数字滤波器电路(120)。
10.一种网络，包括具有传输线路的总线系统，其中由于信号在传输线路上的传输而产生反射信号；连接到传输线路用于接收信号的设备(100)，该设备包括阻塞滤波器(120)，该阻塞滤波器包括脉冲生成器(140)，用于生成被定时的并且具有足够持续时间的屏蔽脉冲，以阻塞反射信号；和逻辑部分(130)，用于组合屏蔽脉冲和从传输线路接收的信号，其中通过屏蔽脉冲阻塞反射信号。
11.权利要求10的网络，其中该设备(100)比传输线路的输出端更近地连接到传输线路的输入端，和其中阻塞滤波器(120)包括设置在该设备的输入上的数字滤波器电路。
12.权利要求10的网络，其中阻塞滤波器(120)的脉冲生成器(140)还包括至少一个存储元件(142)和延迟电路(144)，其中逻辑部分的反相输出驱动至少一个存储元件(142)的设置输入，延迟电路(144)的输出驱动至少一个存储元件(142)的复位输入，和至少一个存储元件(142)的输出被反相并作为输入提供给逻辑部分(130)作为屏蔽脉冲。
13.权利要求12的网络，其中脉冲生成器(140)还包括延迟逻辑部分，用于延长屏蔽脉冲，所述延迟逻辑部分连接在延迟电路(144)的输出和至少一个存储元件(142)的复位输入之间，其中该延迟逻辑部分还作为输入接收从传输线路接收的信号。
14.权利要求12的网络，还包括连接在脉冲生成器和用于组合屏蔽脉冲的逻辑部分之间的扩充器电路，其中根据反射信号相应地是在接收信号内的状态改变的下降沿上还是在上升沿上，扩充器电路扩充屏蔽脉冲的持续时间，直到接收信号第二次下降或第二次上升。
15.权利要求14的网络，其中扩充器电路包括至少一个锁存器，至少一个锁存器的设置输入接收脉冲生成器的至少一个存储元件的输出，至少一个锁存器的复位输入包括反相的接收信号，并且至少一个锁存器的输出在转发给用于组合屏蔽脉冲和接收信号的逻辑部分之前被转发用于与脉冲生成器的输出进行组合。
16.权利要求14的网络，其中扩充器电路包括多个锁存器和多个或非门，用于当在接收信号的下降沿或上升沿上被触发时扩充屏蔽脉冲，和其中脉冲生成器包括多个存储元件，用于在接收信号的下降沿和上升沿上生成屏蔽脉冲。
17.一种方法，包括生成被定时的并具有足够持续时间的屏蔽脉冲，以便在连接到传输线路的设备上基本上阻塞从传输线路接收的信号内的反射信号；和组合屏蔽脉冲和接收的信号，其中利用屏蔽脉冲基本上阻塞反射信号。
18.权利要求17的方法，还包括在将其与接收的信号进行组合之前延长屏蔽脉冲，以确保屏蔽脉冲完全阻塞反射信号，所述延长部分地通过使用接收的信号来实现。
19.权利要求17的方法，还包括在接收信号内的状态改变的下降沿或上升沿上生成屏蔽脉冲，其中在下降沿或上升沿上的反射信号基本上利用屏蔽脉冲来阻塞。
20.权利要求17的方法，还包括在连接到传输线路的设备的输入上设置的数字滤波器电路内执行该方法。
21.一种电路，包括用于生成被定时的并具有足够持续时间的屏蔽脉冲的装置，以便在连接到传输线路的设备上阻塞从传输线路接收的信号内的反射信号；和用于组合屏蔽脉冲和接收信号的装置，其中利用屏蔽脉冲基本上阻塞反射信号。
全文摘要
提供一种数字阻塞滤波器(120)和滤波方法，用于从传输线路接收信号的设备(100)。可以包括部分的复杂总线系统的传输线路被不完全地端接，从而由于信号传输在线路内导致反射信号。该数字阻塞滤波器(120)包括脉冲生成器(140)，用于生成被定时的并具有足够持续时间的屏蔽脉冲，以便在设备(100)上基本上阻塞反射信号；和逻辑部分(130)，用于组合屏蔽脉冲和从传输线路接收的信号，从而基本上阻塞反射信号。提供用于处理具有各种持续时间的反射信号以及用于基本上阻塞在接收信号内状态改变的下降沿或上升沿上的反射信号的电路。
文档编号H04B3/02GK1711704SQ200380103486
公开日2005年12月21日 申请日期2003年11月15日 优先权日2002年11月18日
发明者E·托伊, K·-J·德兰根 申请人:皇家飞利浦电子股份有限公司