专利名称：减少多媒体数据分组开销的技术的制作方法
技术领域：
本发明涉及显示设备。更特别地，本发明涉及一种适合于将视频源连接到视频显示设备的数字显示接口。
背景技术：
当前，视频显示技术被分为模拟型显示设备(例如阴极射线管)和数字型显示设备(例如液晶显示器，或者LCD，等离子屏幕，等等)，其中每一种设备必须由指定的输入信号驱动，以成功地显示图像。例如，一种典型的模拟系统包括经由通信链路直接连接到显示设备(有时称作视频信宿)的模拟源(例如个人计算机，DVD播放器，等等)。通信链路典型地采用本领域技术人员公知的电缆的形式(例如在PC中的模拟VGA电缆，另外称作VGA DB15电缆)。例如，VGADB15电缆包括15根管脚，每一根管脚设置为运载一个指定的信号。
VGA DB15电缆的一个优点在于电缆的普遍存在特性，这归功于电缆有大面积和不断扩展的安装基础。只要上述的模拟系统居支配地位，存在很少的诱因来改变为除VGA DB15之外的其它电缆形式。
然而，近年来，数字系统的爆炸性增长使得更希望使用具备数字能力的电缆，例如数字视频接口DVI。已知的DVI是一种由数字显示工作组(DDWG)创建的数字接口标准。使用转变最小化差分信令(TMDS)协议发送数据，向显示器提供来自PC图形子系统的数字信号。DVI使用超过160MHz的带宽，因此以单组链路支持UXGA和HDTV。
今天互连水平画面的显示器包括用于台式显示互连应用的VGA(模拟)和DVI(数字)，以及用于在膝上型和其它一体化设备中的内部连通性应用的LVDS(数字)。图形IC出售者，显示控制器IC出售者，监视器制造商和PC OEM以及台式PC用户，在一定程度或者其它程度上，必须将接口选择作为他们的设计、产品的清晰度、制造、销售和购买决定的因素。例如，如果一个用户购买具备模拟VGA接口的PC，那么用户必须购买模拟监视器或者购买数字监视器，其中由VGA接口提供的模拟射频信号经由内嵌的模拟到数字转换器(ADC)或者位于特殊监视器中的ADC被数字化。
因此，希望最小化在数字显示接口中的分组开销。
发明内容
根据本发明的一些实施例，公开一种在基于分组的多媒体系统中减少多媒体分组开销的方法，在该多媒体系统中，源设备通过被安排在显示设备和源设备之间传送信息以及在相反方向上传送信息的双向辅助信道和被安排从多媒体源设备向多媒体显示设备运载多媒体数据分组的单向主链路而被连接到显示设备。该方法通过至少以下操作实现，即在通过主链路从源设备向显示设备传送数据分组开始之前，通过辅助信道向显示设备传送数据分组的属性，为每个数据分组形成一种减少尺寸的数据分组报头，其中减少的尺寸与已经通过辅助信道传送的数据分组属性匹配，将减少尺寸的数据分组报头和相应的数据分组相关联，通过主链路从源设备向显示设备传送数据分组和相关联的减少尺寸的数据分组报头。
在另一个实施例中，公开一种在基于分组的多媒体系统中减少多媒体分组开销的设备，在该多媒体系统中，源设备通过被安排在显示设备和源设备之间传送信息以及在相反方向上传送信息的双向辅助信道和被安排从多媒体源设备向多媒体显示设备运载多媒体数据的单向的主链路而被连接到显示设备。该设备至少包括在通过主链路从源设备向显示设备传送数据分组开始之前，通过辅助信道向显示设备传送数据分组属性的装置，为每个数据分组形成减少尺寸的数据分组报头的装置，其中减少的尺寸与已经通过辅助信道传送的数据分组属性匹配，将减少尺寸的数据分组报头和相应的数据分组相关联的装置，通过主链路从源设备向显示设备传送数据分组和相关联的减少尺寸的数据分组报头的装置。
在另一个实施例中，公开一种在基于分组的多媒体系统中减少数据分组中的多媒体分组开销的计算机程序产品，其中在该多媒体系统中，源设备通过被安排在显示设备和源设备之间传送信息以及在相反方向上传送信息的双向辅助信道以及被安排从多媒体源设备向多媒体显示设备运载多媒体数据的单向的主链路而被连接到显示设备。该计算机程序产品包括在通过主链路从源设备向显示设备传送数据分组开始之前，通过辅助信道向显示设备传送数据分组属性的计算机代码，为每个数据分组形成减少尺寸的数据分组报头的计算机代码，其中减少的尺寸与已经通过辅助信道传送的数据分组属性匹配，用于将减少尺寸的数据分组报头和相应的数据分组相关联的计算机代码，通过主链路从源设备向显示设备传送数据分组和相关联的减少尺寸的数据分组报头的计算机代码和用于存储该计算机代码的计算机可读介质。
图1示出一种根据本发明实施例的交叉平台显示接口100的概括性表示。
图2A-2C举例说明一种根据本发明多个实施例的用于连接视频源和视频显示单元的视频接口系统。
图3示出根据本发明实施例的示范性主链路速率。
图4A示出根据本发明实施例的主链路数据分组。
图4B示出根据本发明实施例的主链路分组报头。
图5A示出根据本发明实施例的被安排提供子分组封装和多分组多路复用的系统。
图5B示出图5A所示的系统的另一种实现。
图6示出作为图5所示数据流实例的，多路复用的主链路数据流(具有3个流的链路业务实例)的高级图表。
图7示出根据本发明数据流的另一个实例。
图8示出根据本发明实施例的多路复用的数据流的另一个实例。
图9A示出根据本发明实施例的典型的子分组。
图9B示出根据本发明实施例的典型的主链路数据分组。
图10示出选择性地更新图形图像的实施例。
图11示出根据本发明实施例的示范性链路训练模式。
图12举例说明根据本发明实施例的系统逻辑分层。
图13示出根据本发明实施例示范性的使用8B/10B的特殊字符映像。
图14示出根据本发明实施例的示范性Manchester II编码方案。
图15示出根据本发明实施例的典型的辅助信道电气子层。
图16示出根据本发明实施例的典型的辅助主链路电气子层。
图17示出根据本发明实施例的典型的连接器。
图18示出根据本发明实施例的源状态图。
图19示出根据本发明实施例的显示状态图。
图20-24示出基于各种计算机的本发明的实现，其中图20是具有专用的DD-Express连接器的PCI-Express主板；图21是具有无源连接器的PCI-Express主板；图22是具有内插附件DD-Express图形卡的PCI-Express主板；并且在图24中被安装在传统总线卡插槽上的传统图形加速器总线发送机将数字光栅数据/定时信号转换成主链路流。
图25示出根据本发明实施例，详述用于确定接口操作模式的处理的流程图。
图26示出根据本发明的某些方面，详述提供实时视频图像质量检查的处理的流程图。
图27显示根据本发明实施例，链路建立处理的流程图。
图28显示根据本发明实施例，详述用于执行训练对话的处理的流程图。
图29举例说明用于实现本发明的计算机系统。
具体实施例方式
现在详细地参考在附图中举例说明的本发明的特殊实施例。尽管将结合特殊实施例描述本发明，但是可以理解不打算将本发明限制为所描述的实施例。相反，预定覆盖包含在如附加的权利要求所定义的本发明的精神和范围中的替换、修改和等效的实施例。
本发明的接口是可断开可升级的点对点、基于分组、plug&play、串行数字显示接口，适合于在台式监视器以及提供LCD连通性的笔记本/一体化PC中，以及在包括HDTV显示器和类似设备的用户电子显示设备中使用，但不限于此。本发明接口与传送诸如Vsync、Hsync、DE等等的单个视频光栅加定时信号的传统的显示接口不同，本发明的接口提供一种多数据流分组传送系统，能够以在物理链路中建立的“虚拟管道”的形式同时发送一个或者多个分组流。
例如，图1显示根据本发明实施例的基于交叉平台分组的数字视频显示接口100的概括性表述。接口100通过物理链路106(也称作管道)将发射机102连接到接收机104。在所描述的实施例中，如必要的话，发射机102接收多个数据流108-112，将其分组为相应数量的数据分组114。然后将这些数据分组形成相应的数据流，并通过相关的虚拟管道116-120将其传送到接收机104。应当注意，每个虚拟链路的链路速率(也就是，数据分组传送速率)可以根据特殊数据流被优化，致使每一个运载数据流的物理链路106都具有一个相关的链路速率(依赖于特殊数据流每个链路的速率而互不相同)。数据流110-114可以采取多种形式，例如视频、图形、音频等等。
典型地，当源是视频源时，数据流110-114包括各种具有任意数目和类型的已知格式的视频信号，例如复合视频信号、串行数字、并行数字、RGB或者用户数字视频。视频信号可以是源102模拟视频信号，如果源102包括一些模拟视频源形式，例如模拟电视、静物照相机、模拟VCR、DVD播放器、可携式摄像机、激光盘播放器、TV调谐器、机顶盒(具有卫星DSS或者电缆信号)等等。源102还可以包括数字图像源，例如，数字电视(DTV)、数字静物照相机等等。数字视频信号可以是任意数目和类型的已知数字格式，例如SMPTE274M-1995(1920×1080分辨率，逐行或者隔行扫描)，SMPTE296M-1997(1280×720分辨率，逐行扫描)，以及标准480隔行扫描视频。
在源102提供模拟图像信号的情况下，模拟-数字转换器(A/D)将模拟电压或者电流信号转换为数字编码数(信号)的离散序列，该数字编码数在适合于数字处理的适当的数字图像数据字的处理过程中形成。可以使用各种A/D转换器的任何一种。作为实例，其它的A/D转换器包括，例如由Philips、Texas Instrument、AnalogDevice、Brooktree和其它的公司制造的转换器。
例如，如果数据流110是一种模拟类型的信号，那么包含在发射机102或者连接到发射机102的模拟-数字转换器(未示出)将数字化模拟数据，然后分组器分组被数字化的数据，将数字化数据流110转换为多个数据分组114，每个数据分组通过虚拟链路116被发送到接收机104。接收机104则通过适当地重新组合数据分组114成它们原始的格式来重构数据流110。应当注意，链路速率独立于原始的数据流速率。唯一的要求是物理链路106的链路带宽高于将要被传送的数据流的带宽总和。在所描述的实施例中，进入的数据(例如在视频数据中的像素数据)基于数据映射定义而在相应的虚拟链路中被分组。以这种方式，物理链路106(或者任何组成的虚拟链路)与传统的诸如DVI互连不同，不在每个链路字符时钟运载一个像素数据。
这样，接口100提供一种可扩展媒介，不仅可以进行视频和图形数据传送，还可以传送音频或者其它可能需要的应用数据。此外，本发明支持热插事件检测和自动地将物理链路(或管道)设置为其最佳的传输速率。本发明为所有适合多平台的显示提供低管脚计数，完全的数字显示器互连。这种平台包括用于显示的主机、膝上型/一体化以及HDTV和其它用户电子应用。
除了提供视频和图形数据，显示定时信息可以被嵌入数字流中以提供基本理想的和即时的显示对准，消除了对类似于“自动调整”特征的特征的需要。本发明接口的基于分组的本性提供支持多重的、数字数据流的可扩展性，例如用于多媒体应用的多重视频/图形流和音频流。此外，可以在不需要格外敷设电缆的情况下提供一种针对外围设备和显示控制的通用串行总线(USB)传送。
以下将描述本发明显示接口的其它实施例。
图2举例说明基于图1所示系统100的系统200，该系统被用于连接视频源202和视频显示单元204。在举例的实施例中，视频源202可以包括数字图像(或者数字视频源)206和模拟图像(或者模拟视频源)208二者，或者其中一种。在数字图像源206的情况下，数字数据流210被提供给发射机102，而在模拟视频源208的情况下，一个A/D转换器单元212连接到该模拟视频源，将模拟数据流213转换为相应的数字数据流214。然后以与发射机102处理数字数据流210大致相同的方式来处理数字数据流214。显示器单元204可以是模拟类型显示器或者数字类型显示器，或者有时候可以处理提供给它的模拟或者数字信号。无论如何，显示单元204包括显示接口216，它将接收机104连接到显示器218和D/A转换单元220(在模拟类型显示器的情况下)。在所述的实施例中，视频源202可以采取大量形式(例如个人台式计算机、数字或者模拟TV、机顶盒，等等)，而视频显示单元104可采取视频显示器的形式(例如LCD类型的显示器、CRT类型的显示器，等等)。
然而，不管视频源或者视频信宿的类型，在通过物理链路106传送之前，各种数据流被数字化(如果必要的话)和分组，上述物理链路包括用于同步数据流的单向主链路222，和用于在视频源202和视频显示器204之间的链路建立和其它数据业务(例如各种链路管理信息、通用串行总线(USB)数据，等等)的双向辅助信道224。
因此，主链路222能够同时传送多个同步数据流(例如多个视频/图形流和多信道音频流)。在所描述的实施例中，主链路222包括多个不同的虚拟信道，每个信道能够以每秒多个千兆位传送同步数据流(例如未压缩图形/视频和音频数据)。因此，从逻辑的观点看，主链路222作为单个物理管道出现，并在这些单个物理管道中建立多个虚拟管道。这样，逻辑数据流不会被分配给物理信道，每个逻辑数据流在其自身的逻辑管道(也就是，上述的虚拟信道)中运载。
在所述的实施例中，调整主链路222的速度或者传送速率以对链路条件进行补偿。例如，在一个实施例中，主链路222的速度可以按照近似0.4Gbps的增量在每个信道大约1.0Gbps的最慢速度至2.5Gbps的近似范围内调整(参见图3)。在每个信道2.5Gbps时，主链路222能够支持在单个信道中具有每个像素18位色彩深度的SXGA 60Hz。应当注意，信道数量的减少不仅能减少互连的成本，还能减少功率消耗，这对于诸如便携式设备以及类似设备的对功率敏感的应用是重要的(希望的)考虑因素。然而，通过将信道数量增加到4，主链路222可以支持具有在60Hz的每个像素24位色彩深度的WQSXGA(3200×2048图像分辨率)。或者具有在60Hz的每个像素18位色彩深度的QSXGA(2560×2048)，而不进行数据压缩。即使在每个信道1.0Gbps的最低速率下，仅仅需要两个信道支持未压缩的HDTV(也就是，1080i或者720p)数据流。
在所述的实施例中，选择带宽超过组成的虚拟链路带宽总和的主链路数据速率。被发送到接口的数据以原始速率到达发射机。如果必须，则在接收机104中的时基恢复(TBR)单元226使用嵌入主链路数据分组中的时间标记来再生数据流的最初原始速率。然而应当注意，对于图2B中显示的适当配置的数字显示设备232来说，因为显示数据以链路字符时钟速率被发送到显示驱动电子设备，所以时基恢复不是必须的，因此大大地减少了所需信道数量，并且在显示复杂性成本上也有相应的减少。例如，因为显示数据基本上被管道传送到不同列的驱动器234，因此没有时基恢复，该列驱动器结合行驱动器236用于驱动在阵列240中的已选的显示元素238，图2C举例说明示范性的以此方式配置的LCD面板232。
其它的实施例描述一种简单的链路速率和像素/音频时钟速率的枚举方法。已经研究和理解，今天所有的标准像素/音频时钟频率都是以下主频率的子集23.76GHz＝210×33×57×111Hz这意味着像素(或者音频)时钟速率可以被四个参数表示，A，B，C和D像素时钟速率＝2A×3B×5C×11DA＝4位，B＝2位，C＝3位，D＝1位即使是其链路速率(对于使用例如8B/10B字符的10位字符的链路，串行链路位速率/10)不同于像素时钟速率的链路，用这四个参数A’、B’、C’、D’定义链路速率也是有利的其益处是根据链路时钟来重生像素/音频时钟的简单性。例如，参见链路速率被设置为A’＝6、B’＝3、C’＝7和D’＝0，相应的链路速率为135MHz。然而，假设这种像素时钟速率被设置为A＝8，B＝3，C＝6和D＝0(＝108MHz)，那么在像素时钟速率等于链路速率*22/51时，可以根据链路时钟产生像素时钟。
重新参考这种需要时基恢复的系统，时基恢复单元226可以作为数字时钟合成器实现。对于一个未压缩视频流，时间标记被存储在将在下文中更详细描述的分组报头中，分组报头时间标记是一个20位的数值。对于一个给定的流，20位中的4位被连续地存储在每个报头(TS3-0，TS7-4，TS11-8，TS15-12，TS19-16)中。原始流频率(Freq_native)从链路字符时钟频率(Freq_link_char)中获得Eq(1)Freq_native＝Freq_link_char*(TS19-0)/220发射机102通过计数在链路字符时钟频率周期的220个周期中的原始流时钟的数量来产生这种时间标记。计数器在链路字符时钟的每220个周期更新数值。因为这两个时钟彼此同步，时间标记数值将随时间每次变化1。在两次更新之间，发射机102将重复发送相同的给定分组流报头中的时间标记。时间标记数值的突然改变(大于1计数)将被接收机解释为流源的不稳定状况的表示。
应当注意，没有针对音频流的时间标记的传送。在这种情况下，源设备通知显示设备音频采样的速率和每个采样的位数。通过基于Eq(2)和链路字符速率来确定音频速率，显示设备重新生成原始音频流速率。
Eq(2)音频速率＝(音频采样率)×(每个采样的位数)×(信道数)图4A显示的主链路数据分组400包括如图4B所示的主链路分组报头402，该报头由16位形成，其中3-0位是流ID(SID)(表示最大流计数是16)，位4是时间标记(TS)LSB。当位4等于1时，这个分组报头具有时间标记数值的最低有效位4位(仅用于未压缩视频流)。位5是一个视频帧顺序位，其充当帧计数器的最低有效位，在视频帧边界从“0”反转到“1”或者从“1”反转到“0”(仅用于未压缩视频流)。位7和6是预留的，而位8至10是一个从先前的8个位中检查错误的4位CRC(CRC)。位15-12是时间标记/流ID反转(TSP/SID)，其对于未压缩视频被用作20位时间标记数值中的4位。
本发明接口的其中一个优势是能够多路复用不同的数据流，每个数据流可以有不同的格式，以及使某个主链路数据分组包括多个子分组。例如，图5示出的系统500按照本发明的实施例被安排用于提供子分组封装和多分组的多路复用。应当注意，系统500是图2所示的系统200的一种特殊的实施例，因此该系统不能被解释为对本发明范围和意图的限制。系统500包括被包含在发射机102中的流源复用器502，用于结合流1补充的数据流504与数据流210以形成多路复用的数据流506。然后将多路复用的数据流506发送到链路层多路复用器508，该多路复用器结合任何许多数据流中的一些以形成由多个数据分组512形成的多路复用的主链路流510，数据分组512中包括一些封装在其中的子分组514。基于流ID(SID)和相应的子分组报头，链路层输多路复用器516将多路复用的数据流510分成其组成数据流，而流接收机的解多路器518还分裂包含在子分组中的流1补充的数据流。
图6显示当三个数据流在主链路222中被多路复用时，作为图5所示流510实例的多路复用的主链路数据流600的高级图表。在该实例中的三个数据流是UXGA图形(Stream ID＝1)，1280×720p视频(Stream ID＝2)，音频(Stream ID＝3)。主链路分组400的小分组报头尺寸使分组开销最小化，这样可以得到很高的链路效率。分组报头可以这样小的原因在于在通过主链路222传输分组之前，通过辅助信道224传送了分组的属性一般地说，当主分组流是一个未压缩的视频时，因为一个未压缩的视频数据流具有对应于视频消隐周期的空闲周期，子分组封装是一种有效的方案。因此，由未压缩的视频流形成的主链路业务在这个周期将包括一串Null特殊字符分组。通过利用多路复用各种数据流的能力，当源流是视频数据流时，本发明的某种实现使用各种方法来补偿在主链路速率与像素数据速率之间的不同。例如，如图7说明的，像素数据速率是0.5Gb/sec，使得每2毫微秒传送一位像素数据。在该实例中，链路速率已经被设置为1.25Gb/sec，使得每0.8毫微秒传送一位像素数据。在此，发射机102如图8所示那样向像素数据之间散布特殊字符。两个特殊字符被放置在像素数据P1的第一位与像素数据P2的第二位之间。特殊字符允许接收机104区分像素数据的每一位。在像素数据位之间散布特殊字符还创建了一种允许链路保持同步的稳定数据流。在该实例中，特殊字符是Null字符。因为链路速率十分快，所以这种方法不需要行缓冲器，仅仅需要一个小的FIFO。然而，在接收方需要相对更多的逻辑来重构视频信号。接收机必须认出特殊字符何时开始和何时结束。
一种可替换的散布方法是用例如null数值的特殊字符来替换像素数据中的连续位。例如，P1至P4能够被馈送到包含在发射机104中的行缓冲器中，然而，一个或者更多的null数值被馈送到行缓冲器中直到更多的像素数据可用。这种实现需要比上述的散布方法相对更大的缓冲器空间。在许多执行中，因为相对高的链路速度，填充行缓冲器所需的时间将超过行缓冲器被填满之后传送数据所需的时间。
如参考图5A所描述的，本发明接口的一个优势是能够不仅多路复用各种数据，还能将多个子分组中的任何一个封装在特殊主链路数据分组中。图9A显示按照本发明实施例的典型子分组900。子分组900包括一个子分组报头902，该报头在所描述的实施例中是2个字节，并伴随着SPS(子分组开始)特殊字符。如果封装了子分组900的主链路数据分组包括除子分组900之外的分组有效负荷，那么子分组900的结束必须由SPE(子分组结束)特殊字符标记。此外，主分组的结束(如在图9B所示的实例通过随后的COM字符所表示的)标记了子分组902的结束以及封装有该子分组的主分组的结束。然而，当子分组的封装主分组没有有效负荷时，子分组不需要用SPE结束。图9B显示按照本发明实施例的主链路分组中的示范性子分组格式。应当注意，报头字段和子分组有效负荷的确定依赖于使用子分组902的特殊应用框架。
子分组封装应用的一种特殊使用实例是图10所示的未压缩图形图像1000的选择性更新。因为只要流保持有效，这些属性便保持不变，整个帧1002的属性(水平/垂直总数，图像宽/高，等等)将通过辅助信道224传送。在选择性更新的操作中，仅图像1000的部分1004在每个视频帧被更新。因为每个帧的矩形坐标的数值都不同，所以被更新矩形的四个X-Y坐标(就是，部分1004)必须每个帧传送一次。另一个实例是256-彩色图形数据所需的彩色查找表(CLUT)数据的传输，其中8位的像素数据是256-条目CLUT的一个条目，CLUT的内容必须被动态更新。
单个双向辅助信道224为链路建立和支持主链路操作以及运载诸如USB业务的辅助应用数据中有用的各种支持功能提供管道。例如，在辅助信道224中，显示设备可以通知源设备诸如同步丢失，减少的分组和训练对话结果(下面描述的)的事件。例如，如果特殊训练对话失败，发射机102基于预选择的或已确定的失败训练对话的结果来调整主链路速率。这样，通过将相对慢并且非常可靠的辅助信道与可调整的，高速主链路结合所建立的闭合回路允许在各种链路条件下的稳定操作。应当注意，在一些情况下(图5B所示的实例)，逻辑的双向辅助信道520可以通过使用主链路222带宽的一部分522建立，以从源设备202向信宿设备传送数据，单向反向信道524从信宿设备204向源设备202发送数据。在一些应用中，使用这种逻辑双向辅助信道比图5A所示的半双工双向信道更合乎需要。
在开始实际分组数据流传输之前，发射机102通过使用与调制解调器链路建立的概念相似的链路训练对话建立一个稳定的链路。在链路训练期间，主链路发射机102发送预先定义的训练模式，使得接收机104能够确定是否能够实现固态位/字符锁定。在所描述的实施例中，发射机102和接收机104之间握手所涉及的训练在辅助信道中完成。对应于本发明的实施例，链路训练模式的一个实例在图11中显示。如所描述的，在训练对话期间，阶段1表示最短的游程长度，而阶段2是接收机用于优化均衡器的最长的游程长度。在阶段3中，只要链路质量合理，便能实现位锁和字符锁。典型地，训练周期是大约10ms，在此期间发送近似107位的数据。如果接收机104没有获得可靠锁，其通过辅助信道224通知发射机102，并且发射机102减少链路速率并重复训练对话。
除了提供训练对话管道，辅助信道224还能够被用于运载主链路分组流描述，因此大大地减少主链路222的分组传输的开销。此外，辅助信道224能够被配置为代替基于所有监视器的显示数据信道(DDC)运载扩展显示标识数据(EDID)信息(EDID是VESA标准数据格式，其包括关于监视器和其能力的基本信息，包括卖主信息、最大图像尺寸、色彩特性、制造预设置定时、频率范围限制和监视器名称以及序列号的字符串。信息被存储在显示器中，并使用上述信息通过建立在监视器和PC图形适配器之间的DDC与系统通信。该系统出于配置目的使用这些信息，所以监视器和系统能够一起工作)。在称为扩展协议模式中，辅助信道能根据需要运载异步和同步分组，以支持诸如键盘、鼠标和麦克风的附加数据类型。
图12举例说明根据本发明实施例的系统200的逻辑分层1200。应当注意，尽管准确的执行根据应用而改变，通常，一个源(例如视频源202)由包括发射机硬件的源物理层1202、包括多路复用硬件和状态机(或者固件)的源链路层1204以及诸如音频/视频/图形的硬件和相应的软件的数据流源1206组成。相似地，显示设备包括物理层1208(包括各种接收机硬件)，包括去解路复用硬件和状态机(或者固件)的信宿链路层1210，以及包括显示/定时控制器硬件和任选固件的流信宿1212。一个源应用概况层1214定义源与链路层1204通信的格式，相似地，信宿应用概况层1216定义信宿1212与信宿链路层1210通信的格式。
将更详细地讨论各个层。
源设备物理层在所描述的实施例中，源设备物理层1202包括电气子层1202-1和逻辑子层1202-2。电气子层1202-1包括用于接口初始化/操作的所有电路，例如热插/拔检测电路、驱动器/接收机/端接电阻器、并-串/串-并转换和具有扩展频谱能力的PLL。逻辑子层1202-2包括用于信息分组/解分组、数据扰频/解扰、对于链路训练的模式产生、时基恢复电路，诸如8B/10B(在ANSI X3.230-1994，第11款规定)的数据编码/解码，其为主链路222提供256个链路数据字符和12个控制字符(如图13中表示了它的一个实例)，为辅助信道224(参见图14)提供Manchester II。
应该注意，例如在U.S.专利号4,486,739中描述了8B/10B编码算法在此引证作为参考。如本领域的技术人员知道的，8B/10B码是一个分组码，它将8位数据块编码成用于串行传输的10位码字。另外，8B/10B传输码将一个字节宽的随机的1和0数据流转换成具有最大游程长度5的1和0的DC对称流。这种码提供充分的信号变换，以使得一个接收机(例如接收机110)能够进行可靠的时钟恢复。此外，DC对称数据流证明对于光纤和电磁线连接是有利的。在连续流的1和0平均数将被维持在相等的或者几乎相等的水平。8B/10B传输码使得在6个和4个位的块边界上1和0的数目之间的不同被限制在-2、0或2。编码方案也实现用于信令的额外的码，称为指令码。
应该注意，为了避免由未压缩的显示数据所展示的重复位的模式(因此，以减少EMI)，在主链路222上发送的数据在被8B/10B编码之前首先被扰频。除训练分组和特殊字符之外的所有数据将被扰频。扰频功能通过线性反馈移位寄存器(LFSR)来实现。当激活数据加密时，LFSR种子的初始值取决于一个加密密钥组。如果没有加密进行数据扰频，初始值将是固定的。
因为数据流属性在辅助信道224上发送，主链路分组报头充当流识别号码，因此大大地减少了开销，并且最大化链路带宽。也应该注意，主链路222和辅助链路224都不具有单独的时钟信号线。这样，主链路222和辅助链路224中的接收机将采样数据，并从进来的数据流中提取时钟。因为辅助信道224是半双工双向信道，且流量的方向频繁地变化，所以对于任何在接收机电气子层的锁相环路(PLL)来说，快速相位锁定是重要的。因此，由于ManchesterII(MII)码的频率和一致的信号变换，辅助信道接收机的PLL在16个数据周期内进行相位锁定。
在链路建立时间，主链路222的数据速率通过使用辅助信道224上的握手来协商。在这个处理期间，已知的多组训练分组以最高的链路速度在主链路222上发送。成功或者失败通过辅助信道224被传回给发射机102。如果训练失败，主链路速率被降低且重复训练直到成功。这样，源物理层1102对电缆问题更有抵抗力，因此更适合外部主机监控应用。然而，与传统的显示接口不同，主信道链路速率从像素时钟速率中分离。设置链路数据速率使得链路带宽超出被发送的流的带宽总和。
源设备链路层源链路层1204处理链路初始化和管理。例如，当接收到监视器上电或者来自源物理层1202的监视器电缆连接时所产生的热插检测事件时，源设备链路层1204通过辅助信道224上的交换的接收机的能力进行评估，以确定已被训练对话所确定的最大主链路数据速率、接收机上的时基恢复单元数目、在两个末端的可用缓冲器大小，USB扩展的可用性，然后通知流源1206相关的热插事件。另外，当流源1206请求时，源链路层1204读取显示能力(EDID或者等效的)。在常规操作期间，源链路层1204通过辅助信道224向接收机104发送流属性，通知流源1204主链路222是否具有足够的资源来处理所请求的数据流，通知流源1204诸如同步丢失和缓冲器溢出的链路失败事件，且通过辅助信道224将流源1204提交的MCCS命令发送到接收机。在源链路层1204和流源/信宿之间的所有通信使用在应用概况层1214中所定义的格式。
应用概况层(源和信宿)通常，应用概况层定义了流源(或信宿)与相关的链路层连接的格式。应用概况层定义的格式分成以下种类，独立于应用的格式(用于链路状态查询的链路消息)和依靠应用的格式(如果可适应的话，主链路数据映射、接收机的时基恢复方程、信宿能力/流属性消息子分组格式)。应用概况层支持下面的色彩格式，24位RGB、16位RG2565、18位RGB、30位RGB、256色RGB(基于CLUT)、16位CbCr422、20位YCbCr422和24位YcbCr444。
例如，显示设备应用概况层(APL)1214基本上是一个描述主链路222上的流源/信宿通信的应用编程接口(API)，其包括用于向接口100发送数据和从接口100接收数据的表示格式。因为APL 1214的某些方面(例如功率管理命令格式)是基准监督的功能，他们对于接口100的所有使用都是通用的。但是其它非基准监督功能，例如数据映射格式和流属性格式，对于要被发送的同步流的应用或者类型是唯一的。不管应用，流源1204查询源链路层1214以确定主链路222是否能够在开始在主链路222上传输任何分组流之前处理待解决的数据流。
当确定主链路222能够支持待解决的分组流时，流源1206向源链路层1214发送流属性，链路层则通过辅助信道224将其发送到接收机。这些属性是接收机用于识别特殊流的分组、从流中恢复原始数据、将其安排为流的原始数据速率的信息。这些数据流的属性是由应用决定的。
当期望的带宽在主链路222中不可用时，流源1214采取校正的行动，例如减少图像刷新速率或者彩色深度。
显示设备物理层显示设备物理层1216将显示设备链路层1210和显示设备APL1216同用于链路数据发送/接收的信令技术分离。主链路222和辅助信道224具备自身的物理层，每个物理层由逻辑子层和包括连接器规范的电气子层组成。例如如图15所示，半双工、双向辅助信道224在每个链路末端具有发射机和接收机。逻辑子层1208-1向辅助链路发射机1502提供链路字符，然后特殊字符被串行化并被发送到相应的辅助链路接收机1504。依次地，接收机1504从辅助链路224接收串行化链路字符，以链路字符时钟速率解串行数据。应当注意，源逻辑子层的主要功能包括信号编码、分组、数据扰频(用于减少EMI)和产生发射机端的训练模式。而对于接收机端，接收机逻辑子层的主要功能包括信号解码、解分组、数据解扰和时基恢复。
辅助信道辅助信道逻辑子层的主要功能包括数据编码和解码，数据的成帧/去成帧，这里有辅助信道协议的两个选项独立协议(在点对点的拓扑中限制链路建立/管理功能)是一种轻型协议，能够被链路层状态机或者固件管理；扩展协议，支持诸如USB业务的其它数据类型以及诸如菊花链信宿设备的拓扑。应当注意，数据编码和解码方案与协议无关，它们是相同的，而数据的成帧彼此不同。
仍然参考图15，辅助信道电气子层包括发射机1502和接收机1504。逻辑子层向发射机1502提供链路字符，其将链路字符串行化并将其发出。接收机1504从链路层接收串行化的链路字符，随后以字符时钟速率将链路字符去串行化。辅助信道224的正负信号通过所示每个链路末端的50Ω端接电阻器接地。在所描述的实施例中，驱动电流根据链路状态是可编程的和其范围从近似8mA至近似24mA，这导致一个从近似400m至近似1.2V的Vdifferential_pp的范围。在电空闲状态，正负信号都不被驱动。当从电空闲状态开始传输时，必须发送SYNC模式并且链路被重新建立。在所描述的实施例中，SYNC模式包括在ManchesterII代码的四个1之后，以时钟速率触发辅助信道差分对信号28次。在源设备中的辅助信道管理者通过周期地驱动或者测量辅助信道224的正负信号检测热插事件。
主链路在所描述的实施例中，主链路222支持离散、可变的链路速率，上述链路速率是本地晶体频率的整数倍(参见图3中与本地晶体频率24MHz协调的链路速率的典型设置)。如图16所示，主链路222(单向信道)在源设备处仅有一个发射机1602，在显示设备处仅有一个接收机1604。
如所示，电缆1604采用包括一组双绞线的形式，其中一个双绞线用于在典型的基于RGB彩色的视频系统(例如基于PAL的系统)中提供的红(R)、绿(G)、篮(B)视频信号的每一个。本领域的技术人员知道，双绞线是电缆的一种类型，其包括两根独立地相互缠绕的绝缘线。一根线运载信号而另一根线接地并吸收信号干扰。应当注意，在其它的系统中，信号还可以是用于NTSC视频TV系统的基于分量的信号(Pb，Pr，Y)。在电缆中，每个双绞线被单独屏蔽。提供两个管脚用于+12V电源和接地。每个差分对的特征阻抗是100Ω+/-20％。整个电缆也被屏蔽。这种外层屏蔽和单屏蔽短接到连接器两端的外壳。连接器外壳短接到源设备的接地。如图17所示的连接器1700，其一行有13个管脚，具有对源设备末端的连接器和显示设备末端的连接器都一致的管脚引出线。源设备提供电源。
主链路222在两端终接，因为主链路222是AC耦合的，所以终端电压可以是0V(接地)至+3.6V之间的任意值。在所描述的实施例中，驱动电流可根据链路状态编程和其范围从近似8mA至近似24mA，这导致一个从近似400m至近似1.2V的Vdifferential_pp的范围。对于每个使用训练模式的连接选择最小的电压摆动。为功率管理模式提供电空闲状态。在电空闲中，正负信号都不被驱动。当从电空闲状态开始传输时，发射机必须产生训练对话以便与接收机重建链路。
状态图以下将根据图18和19所示的状态图描述本发明。因此，以下描述图18显示的源状态图。在关闭状态1802，系统关闭，源不可用。如果源被激活，那么系统转变为适合于节约功率和接收机检测的待机状态1804。为了检测接收机是否存在(就是，热插/运行)，辅助信道周期地受脉冲作用(例如每10ms有1us)，并测量在驱动期间端接电阻器的压降。如果基于测量的压降确定接收机存在，那么系统转变为一个被检测的接收机状态1806，表示接收机已经被检测到，也就是，已经检测到一个热插事件。当然，如果没有检测到接收机，那么继续接收机检测直到此时，如果有的话，检测到一个接收机或者超时已经过去。应当注意，在一些情况下，源设备可以在不尝试进一步的显示检测的情况中选择进入“关闭”状态。
如果在状态1806检测到一个显示热拔事件，那么系统转变为待机状态1804。此外，源使用正负信号驱动辅助信道以激起发射机和接收机的后续响应，即便是被检查。如果没有接收到响应，那么不激活接收机，源保持在状态1806。当然，如果从接收机中接收到一个信号，那么激起显示，源准备读取接收机链路的能力(例如最大链路速率、缓冲器大小、和时基恢复单元数量)，系统转变为主链路初始状态1808，准备开始一个训练开始通知阶段。
在这一点，通过在主链路中以一个设置的链路速率发送训练模式开始训练对话，并检查相关的训练状态。接收机为三个阶段的每一个设置一个通过/失败位，发射机仅在检测到通过时进入下一个阶段，以便当检测到通过时主链路以链路速率准备。在这一点，接口转变为常规操作状态1510，此外，降低链路速率，重复训练对话。在常规操作状态1810中，源继续周期性地监控链路状态指数，如果失败，检测到热拔事件，系统转变为待机状态1804，等待热插检测事件。当然，如果检测到同步丢失，那么系统转变为主链路重新启动事件的状态1808。
图19示出了以下描述的显示器状态图1900。在状态1902没有检测到电压，显示器进入一个OFF状态。在待机模式状态1904，主链路接收机和辅助信道从设备都处于电空闲状态，监控辅助信道从设备端口的端接电阻器两端的压降的预定电压。如果检测到该电压，那么辅助信道从设备端口被接通，表示一个热插事件，系统进入显示器状态1906，否则，显示器保持在待机状态1904。在状态1906(主链路初始阶段)，如果检测到显示器，那么辅助信道端口被完全接通，发射机响应于接收机链路能力读命令，并且显示器状态转变为1908，此外，如果辅助信道在超过预定时间期间没有活动，那么辅助信道从设备端口进入待机状态1904。
在训练开始通知阶段期间，显示器通过调整使用训练模式的均衡器来响应发射机的训练开始，为每个阶段更新结果。如果训练失败，那么等待另一个训练对话，如果训练通过，那么进入常规操作状态1910。如果辅助信道或者主链路(用于训练)在超过预定时间(例如10ms)之后还没有活动，那么辅助信道从设备端口被设置为待机状态1904。
图20-24示出交叉平台显示接口的特殊实施方式。
图20示出根据本发明具有结合发射机2004的单板图形引擎2002的PC主板2000。应当注意，发射机2004是图1所示的发射机102的特殊实例。在所描述的实施例中，发射机2004连接到一个安装在主板2000的连接器2006(沿着连接器1700的线路)，接下来该主板通过连接显示设备2010的双绞线电缆2010连接到显示设备2008。
如现有技术中已知的，PCI Express(由Intel Corporation ofSanta Clara，CA开发)是一种高带宽、低管脚数、串行、互连技术，同时保持与现有的PCI基础设施软件兼容。在这种配置中，增加PCIExpress端口以适应交叉平台接口的需求，即直接驱动显示设备或者使用所示的安装在连接器的主板。
在将连接器安装在主板上不太实际的情况下，信号可以通过PCIExpress主板的SDVO插槽选择路径，通过使用如图21所示的无源卡连接器带到PC后面。作为具有当代内插附件图形卡的情况，如图23所示，内插附件图形卡可以替代单板图形引擎。
在笔记本电脑应用中，主板图形引擎的发射机将通过内部电缆驱动一个直接驱动该面板的集成接收机/TCON。在成本效率最高的实现中，接收机/TCON将被安装在面板中，因此如图24所示将互连导线减少到8至10根。
所有上述实例假定集成的发射机。当然，作为分别通过AGP或者SDVO插槽集成到PCI和PCI Express环境的一个独立的发射机的实现是十分方便的。一个独立发射机可以在不改变图形软件或者硬件的情况下输出流。
流程图实施例现在将根据流程图数目描述本发明的方法，每个流程图描述一个进行本发明的特殊处理。特别地，图25-29描述当单独使用或者以本发明所述的各方面的任意结合时的多个相互关联的处理。
图25显示根据本发明实施例，详述用于确定接口100的操作模式的处理2500的流程图。在该处理过程中，如果视频源和显示设备都是数字的，仅将操作模式设置为数字模式。否则，操作模式被设置为模拟模式。应当注意，在上下文中的“模拟模式”可以包括传统的VGA模式以及增强型模拟模式，后者具有内嵌对准信号和双向边带的差动模拟视频。这种增强型模拟模式将在下文中描述。
在步骤2502，询问视频源，以确定该视频源是支持模拟数据还是数字数据。如果视频源仅支持模拟数据，耦合设备100的操作模式将被设置为模拟(步骤2508)，然后，处理结束(步骤2512)。
如果视频源能够输出数字数据，处理继续到步骤2506。然后，显示设备被询问以确定显示设备是否被配置为接收数字数据。如果显示设备仅支持模拟数据，耦合设备的操作模式将被设置为模拟模式(步骤2508)，然后处理结束(步骤2512)。否则，耦合设备的操作模式将被设置为数字模式(步骤2510)。例如，一个处理器可以控制耦合设备中的开关以设置成数字模式。通常，当视频源和视频信宿以相应数字模式操作时，耦合设备被配置为仅在全数字模式中操作。
图26显示根据本发明一些方面，提供实时视频图像质量检查的处理2600的流程图。在该实例中，处理2600中的所有决定都由连接到显示接口的处理器作出。
在步骤2600，从视频源中接收一个视频信号。接下来，视频源提供对应于已接收视频信号的信号质量测试模式(步骤2602)。在步骤2604中，基于质量测试模式来确定误码率。然后，确定误码率是否大于阈值(步骤2606)。如果确定误码率不大于阈值，那么确定是否有更多的视频帧(步骤2614)。如果确定有更多的视频帧，那么处理返回步骤2600。否则，处理结束。
然而，如果在步骤2606确定误码率大于阈值，则确定(步骤2608)位速率是否大于最小位速率。如果位速率大于最小位速率，那么降低位速率(步骤2610)，处理返回步骤2606。如果位速率不大于最小位速率，那么将模式改变为模拟模式(步骤2612)，处理结束。
图27示出根据本发明实施例的链路建立处理2700的流程图。处理2700从接收一个热插事件检测通知的步骤2702开始。在步骤2704通过一个相关的辅助信道进行主链路询问，以确定最大数据速率，包含在接收机的时基恢复单元的数目，和可用的缓冲器大小。依次，在2706，最大链路数据速率通过训练对话而被验证，在2708，数据流源被通知热插事件。在2710，通过辅助信道确定显示能力(例如使用EDID)，在步骤2712显示器响应询问，依次，在步骤2714产生主链路训练对话的协作。
下一步，在2716，流源通过辅助信道向接收机发送流属性，在2718流源还被通知主链路是否能够支持所请求数量的数据流2720。在2722通过添加相应的分组报头形成各种数据分组，在2724安排多个源流的多路复用。在2726确定链路状态是否OK。当链路状态不OK时，那么在2728通知源链路失败事件，否则，在2730基于各种分组报头将链路数据流重构成原始流。在2732将重构的原始数据流发送到显示设备。
图28示出根据本发明实施例，执行训练对话的处理2800的流程图。应当注意，训练对话处理2800是在图25所描述的操作2506的一种实施方式。训练对话从步骤2802开始，通过主链路以设置链路速率向接收机发送训练模式。在图11中表示了根据本发明实施例的典型的链路训练模式。如所示的，在训练对话期间，阶段1表示最短的游程长度，而阶段2表示最长的游程长度。接收机将使用这两个阶段来优化均衡器。在阶段3，只要链路质量合理，便能实现位锁和字符锁。在2804，接收机检查相应的训练状态，在2806基于该训练状态检查，接收机为三个阶段的每一个和发射机设置一个通过/失败位。在每个阶段，当仅检测到通过时，接收机将进入下一个阶段，在2810如果接收机没有检测到通过，则接收机减少链路速率并且重复训练对话。在2812检测到通过时主链路以链路速率做好准备。
图29举例说明用于执行本发明的计算机系统2900。计算机系统2900仅是可以实现本发明的图形系统的一个实例。计算机系统2900包括中央处理单元(CPU)1510，随机存取存储器(RAM)2920，只读存储器(ROM)2925，一个或者多个外围设备2930，图形控制器2960，主存储设备2940和2950，数字显示单元2970。如在现有技术中已知的，ROM充当单向传送数据和指令给CPU 2910，而RAM典型地用于以双向方式传送数据和指令。CPU 2910通常包括任何数目的处理器。主存储器设备2940和2950可包括任何合适的计算机可读媒体。一个辅助存储器介质880，其典型的是海量存储器设备，同样被双向地连接到CPU 2910，并且提供另外的数据存储容量。海量存储器设备880是被用于存储包括计算机代码、数据等等的程序的计算机可读介质。典型地，海量存储器设备880是通常比主存储器设备2940，2950慢的诸如硬盘或者磁带的存储介质。海量存储器设备880可以采用磁性的或者纸带读取器或者其它已知设备的形式。可以理解，海量存储器设备880中保持的信息在适合的情况下可以在标准的形式作为虚拟存储器而合并为RAM 2920的一部分。
CPU 2910还被连接到一个或者多个输入/输出设备890，包括，但不局限于，诸如视频监视器、跟踪球，鼠标，键盘，麦克风、触敏显示器、变换器卡阅读器、磁性或者纸带读取器、报表、记录笔、语音或者手写识别器的设备，或者其它已知的输入设备，当然例如其它的计算机。最后，CPU 2910使用如一般由2995示出的网络连接，可选地连接到计算机或者电信网络，例如，一个因特网或者一个内联网。利用这种网络连接，可以期待CPU2910在执行上述方法步骤期间从网络接收信息，或者向网络输出信息。这些通常被表示为使用CPU 2910执行的指令序列的信息可以从网络中接收或者输出到网络，例如，以嵌入在载波中的计算机数据信号的形式。上述的设备和材料将计算机硬件和软件领域的技术人员所熟悉的。
图形控制器2960产生模拟图像数据和相应的参考信号，并向数字显示单元2970提供上述两种信号。例如，基于从CPU 2910或者从外部编码(未示出)接收的象素数据可以产生模拟图像数据。在一个实施例中，模拟图像数据以RGB格式提供，参考信号包括在现有技术中已知的VSYNC和HSYNC信号。然而，应当理解，本发明可以使用其它格式的模拟图像、数据和/或参考信号实现。例如，模拟图像数据包括视频信号数据，其具有一个相应的时间参考信号。
尽管仅描述了本发明的一些实施例，但应当理解，本发明可以被表现为其它特殊形式，而不会偏离本发明的精神和范围。当前的实例将被理解为示例性的而不是限制性的，本发明不被限制为在此给出的细节，而可以在附加的权利要求的范围与等价的全部范围内进行修改。
尽管已经按照优选实施例描述了本发明，但是还存在处于本发明范围内的替换、变更和等效方式。还应当注意，还存在许多实现本发明处理和设备的替换的方式。因此本发明被预定解释为包括所有处于本发明实际的精神和范围之内的所有替换、变更和等效方式。
权利要求
1.一种在基于分组的多媒体系统中减少多媒体分组开销的方法，其中该多媒体系统中的多媒体源设备经由被安排为在显示设备和源设备之间传送信号以及在相反方向传送信号的双向辅助信道和被安排为从多媒体源设备向多媒体显示设备运载多媒体数据分组的单向主链路而连接到多媒体显示设备，该方法包括在开始通过主链路从源设备向显示设备传输数据分组之前，通过辅助信道向显示设备发送数据分组属性；为每个数据分组形成减少尺寸的数据分组报头，其中减少的尺寸与已经通过辅助信道发送的数据分组属性匹配；将减少尺寸的数据分组报头和相应的一个数据分组相关联；通过主链路从源设备向显示设备发送数据分组以及相关的减少尺寸的数据分组报头。
2.如权利要求1所述的方法，其中数据分组是一起形成多媒体数据分组流的多个相关的多媒体数据分组之一。
3.如权利要求2所述的方法，其中多媒体数据分组流是分别具有相应可调整数据流链路速率的多个多媒体数据分组流之一，所述数据流链路速率独立于原始流速率。
4.如权利要求1所述的方法，其中双向辅助信道由被配置为从信宿设备向源设备运载信息的单向反向信道，和被包括作为主信道的一部分与反向信道合作从源设备向信宿设备运载信息的单向前向信道组成。
5.如权利要求4所述的方法，还包括形成多个虚拟链路，每个虚拟链路与一个特殊的多媒体数据分组流相关，其中每个所述虚拟链路具有相关的虚拟链路带宽和虚拟链路速率。
6.如权利要求5所述的方法，其中主链路带宽至少等于虚拟链路带宽的总和。
7.一种在基于分组的多媒体系统中减少多媒体分组开销的设备，其中该多媒体系统中的多媒体源设备经由被安排为在显示设备和源设备之间传送信号以及在相反方向传送信号的双向辅助信道和被安排为从多媒体源设备向多媒体显示设备运载多媒体数据分组的单向主链路而连接到多媒体显示设备，该设备包括在开始通过主链路从源设备向显示设备传输数据分组之前，通过辅助信道向显示设备发送数据分组属性的装置；为每个数据分组形成减少尺寸的数据分组报头的装置，其中减少的尺寸与已经通过辅助信道发送的数据分组属性匹配；将减少尺寸的数据分组报头和相应的一个数据分组相关联的装置；通过主链路从源设备向显示设备发送数据分组以及相关的减少尺寸的数据分组报头的装置。
8.如权利要求7所述的设备，其中数据分组是一起形成多媒体数据分组流的多个相关的多媒体数据分组之一。
9.如权利要求8所述的设备，其中多媒体数据分组流是分别具有相应可调整数据流链路速率的多个多媒体数据分组流之一，其中数据流链路速率独立于原始流速率。
10.如权利要求8所述的设备，其中双向辅助信道由被配置为从信宿设备向源设备运载信息的单向反向信道，和被包括作为主信道的一部分与反向信道合作从源设备向信宿设备运载信息的单向前向信道组成。
11.如权利要求10所述的设备，还包括形成多个虚拟链路的装置，每个虚拟链路与一个特殊的多媒体数据分组流相关，其中每个所述虚拟链路具有相关的虚拟链路带宽和虚拟链路速率。
12.如权利要求11所述的设备，其中主链路带宽至少等于虚拟链路带宽的总和。
13.用于在基于分组的多媒体系统中减少多媒体分组开销的计算机产品，其中该多媒体系统中的多媒体源设备经由被安排为在显示设备和源设备之间传送信号以及在相反方向传送信号的双向辅助信道和被安排为从多媒体源设备向多媒体显示设备运载多媒体数据分组的单向主链路而连接到多媒体显示设备，该计算机产品包括在开始通过主链路从源设备向显示设备传输数据分组之前，通过辅助信道向显示设备发送数据分组属性的计算机代码；为每个数据分组形成减少尺寸的数据分组报头的计算机代码，其中减少的尺寸与已经通过辅助信道发送的数据分组属性匹配；将减少尺寸的数据分组报头和相应的一个数据分组相关联的计算机代码；通过主链路从源设备向显示设备发送数据分组以及相关的减少尺寸的数据分组报头的计算机代码；以及用于存储该计算机代码的计算机可读介质。
14.如权利要求13所述的计算机产品，其中数据分组是一起形成多媒体数据分组流的多个相关的多媒体数据分组之一。
15.如权利要求14所述的计算机产品，其中多媒体数据分组流是分别具有相应可调整数据流链路速率的多个多媒体数据分组流之一，其中数据流链路速率独立于原始流速率。
16.如权利要求13所述的计算机产品，其中双向辅助信道由被配置为从信宿设备向源设备运载信息的单向反向信道和被包括作为主信道的一部分与反向信道合作从源设备向信宿设备运载信息的单向前向信道组成。
17.如权利要求16所述的计算机产品，还包括形成多个虚拟链路，每个虚拟链路与特殊的一个多媒体数据分组流相关联，其中每个所述虚拟链路具有相关的虚拟链路带宽和虚拟链路速率。
18.如权利要求17所述的计算机产品，其中主链路带宽至少等于虚拟链路带宽的总和。
全文摘要
公开一种在基于分组的多媒体系统中减少分组开销的方法、设备和系统，在该基于分组的多媒体设备中，多媒体源设备经由被安排为在显示器设备和源设备之间传送信号以及在相反方向传送信号的双向辅助信道和被安排为从多媒体源设备向多媒体显示器设备运载多媒体数据分组的单向主链路而被连接到多媒体显示器设备。
文档编号H04L5/14GK1592201SQ200410043419
公开日2005年3月9日 申请日期2004年4月30日 优先权日2003年5月1日
发明者O·科巴亚施 申请人:创世纪微芯片公司