专利名称：有效传输多媒体数据分组的方法和装置的制作方法
技术领域：
本发明涉及显示设备。更具体地说，本发明涉及适于将视频源连接到视频显示设备的数字显示接口。
背景技术：
目前，视频显示技术分为模拟类型显示设备(如阴极射线管)和数字类型显示设备(如液晶显示器或LCD、等离子屏幕等)，其中每种设备必须由特定的输入信号驱动才可成功显示图像。例如，典型的模拟系统包括通过通信链路直接连接到显示设备(有时称为视频接收器)的模拟源(如个人计算机、DVD播放器等)。通信链路一般采用本领域技术人员熟知的电缆形式(如用于PC的模拟VGA电缆，或者称为VGA DB15电缆)。例如，VGA DB15电缆包括15个引脚，每个引脚用于传送特定的信号。
VGA DB15电缆的一个优点是其普遍存在的特点，之所以这种电缆普遍存在，是因为广泛敷设的结果。但只要上述模拟系统占主要地位，使用不同于VGA DB15的其它电缆形式的诱因就很小。
但近年来，数字系统的爆炸式增长使得使用具有数字功能的电缆、如数字可视接口(DVI)电缆更理想。众所周知，DVI是由数字显示工作组(DDWG)创建的数字接口标准。数据使用转换最少差分信令(TMDS)协议传输，将数字信号从PC的图形子系统提供给显示器。DVI处理超过160兆赫兹的带宽，因此可通过单组链路支持UXGA和HDTV。
然而，不幸的是配置基于DVI的接口以支持更高分辨率的系统，如60赫兹下每像素具有24位颜色深度的WQSXGA(3200×2048图像分辨率)或QSXGA(2560×2048)既困难又昂贵。
因此，希望能够提供可有效适应多种显示分辨率的具成本效益的显示接口。
发明内容
本发明公开了一种基于分组有效传输的显示接口，这种接口用于将多媒体源设备连接到多媒体接收设备。高效传输接口包括双向辅助信道，用于在多媒体源设备与多媒体接收设备之间传送信息，反之亦然，其中，经辅助信道传送的信息包括一组分组属性。该接口还包括单向主链路，用于将多个多媒体数据分组从发送单元传送到接收单元，每个数据分组具有一个多媒体数据分组首部。在所述实施例中，由于在通过主链路传送所述主链路分组前，已通过辅助信道传送了其分组属性，因此，每个首部的大小与其他方式所必需的大小相比大大减小，从而使分组开销最低，且提供了非常高的主链路效率。
在本发明的另一实施例中，公开了一种在多媒体源设备与多媒体接收设备之间有效传送分组数据的方法。所述方法可通过以下操作执行。通过双向辅助信道在多媒体源设备与多媒体接收设备之间传送信息，反之亦然，其中，经辅助信道传送的信息包括一组分组属性。通过单向主链路将多个多媒体数据分组从发送单元发送到接收单元，每个数据分组具有一个大小减少了的多媒体数据分组首部，其中，由于在通过主链路传送主链路分组前，已经通过辅助信道传送了分组属性，因此，每个首部的大小与其他方式所必需的大小相比大大减小，从而使分组开销最低，且提供了非常高的主链路效率。
在又一实施例中，公开了一种在多媒体源设备与多媒体接收设备之间有效传送分组数据的计算机程序产品。所述计算机产品包括用于在多媒体源设备与多媒体接收设备之间通过双向辅助信道传送信息且反之亦然的计算机代码，其中，经辅助信道传送的信息包括一组分组属性；用于通过单向主链路从发送单元将多个多媒体数据分组传送到接收单元的计算机代码，其中每个数据分组具有一个大小减少了的多媒体数据分组首部，这是由于在通过主链路传送所述主链路分组前，已经通过辅助信道传送了分组属性，因此，每个所述首部的大小与其他方式所必需的大小相比大大减小，从而使分组开销最低，且提供了非常高的主链路效率；以及用于存储所述代码的计算机可读介质。
图1显示了根据本发明实施例的跨平台显示接口100的一般表示；图2A-2C显示了根据本发明多个实施例，用于连接视频源和视频显示单元的视频接口系统；图3显示了根据本发明实施例的示例主链路速率；图4A显示了根据本发明实施例的主链路数据分组；图4B显示了根据本发明实施例的主链路分组首部；图5A显示了根据本发明实施例，用于提供子分组附带和多分组多路复用的系统；图5B显示了图5A所示系统的另一实施例；图6显示了作为图5所示流示例的多路复用主链路流的高层次图；图7显示了根据本发明的数据流另一实施例；图8显示了根据本发明实施例的多路复用数据流的另一示例；图9A显示了根据本发明实施例的典型子分组；图9B显示了根据本发明实施例的典型主链路数据分组；图10显示了选择性刷新图形图像的示例；图11显示了根据本发明实施例的示例链路训练图案；图12显示了根据本发明实施例的系统逻辑分层；
图13显示了根据本发明实施例，使用8B/10B的示例特殊字符映射；图14显示了根据本发明实施例的示例曼彻斯特II编码方案；图15显示了根据本发明实施例的典型辅助信道电气子层；图16显示了根据本发明实施例的典型主链路电气子层；图17显示了根据本发明实施例的典型连接器；图18显示了根据本发明实施例的源状态图；图19显示了根据本发明实施例的显示状态图；图20-24显示了本发明的基于计算机的不同实现；图25显示了根据本发明实施例，详细描述确定接口操作模式的过程的流程图；图26显示了根据本发明一些方面，详细描述提供实时视频图像检查的过程的流程图；图27显示了根据本发明实施例的链路设置过程的流程图；图28显示了根据本发明实施例，详细描述执行训练会话的过程的流程图；图29显示了用于实施本发明的计算机系统。
具体实施例方式
现在将结合附图详细说明本发明的具体实施例。虽然本发明是通过特定实施例来说明的，但应理解，本说明书的目的不是要将本发明局限于所述实施例。相反，其目的是要包括可能属于所附权利要求书所定义的本发明的精神和范围内的替代方案、修改和等同物。
对连接视频源和视频显示器的独创的可配置连接器加以说明，所述可配置连接器包括处理器，此处理器第一用于自动确定视频源是模拟视频源还是数字视频源，第二用于自动确定视频显示器是模拟视频显示器还是数字视频显示器。至少有一个开关用于在处理器的基于第一确定和第二确定的控制之下对连接装置进行配置。如果适当地加以配置，本发明连接器就可提供开放且可伸缩的点对点、基于分组、即插即用、串行数字显示接口，这些接口适用于但又不限于桌面监视器以及在笔记本/一体化PC和包括HDTV显示器等消费电子显示设备内提供LCD连接。不同于发送诸如Vsync、Hsync、DE等单个带定时信号的视频光栅的常规显示接口，本发明接口提供了多流分组传送体系，能够以在物理链路内建立的“虚拟管道”的形式同时传送一个或多个分组流。
例如，图1显示了根据本发明实施例的基于跨平台分组的数字视频显示接口100的一般表示。接口100通过物理链路106(也称为管道)将发送器102连接到接收器104。在所述实施例中，在发送器102上接收多个数据流108-112，必要时，可将每个数据流分组化成相应数量的数据分组114。这些数据分组随后可形成相应的数据流，每个数据流通过相关联的虚拟管道116-120传送到接收器104。应注意，可为特定的数据流优化每条虚拟链路的链路速率(即，数据分组传输速率)，从而使物理链路106传送的每个数据流具有相关联的链路速率(视特定数据流而定，每个链路速率可不同于其它链路速率)。数据流110-114可采用诸如视频、图形、音频等任何形式。
通常，当源是视频源时，数据流110-114包括各种各样的视频信号，这些信号可以是任意类型的熟知格式，如复合视频、串行数字、并行数字、RGB或消费者数字视频。视频信号可以是模拟视频信号，其条件是源102包括某一形式的模拟视频源，如模拟电视、照相机、模拟VCR、DVD播放器、摄像机、激光磁盘播放器、电视调谐器、机顶盒(带有卫星DSS或有线信号)等。源102还可包括数字图像源，如数字电视(DTV)、数字照相机及诸如此类。数字视频信号可以是任意类型的熟知视频格式，如SMPTE 274M-1995(1910×1080分辨率，逐行或隔行扫描)、SMPTE 296M-1997(1280×720分辨率，逐行扫描)及标准480逐行扫描视频。
如果源102提供模拟图像信号，则模数转换器(A/D)将模拟电压或电流信号转换为数字编码数字(信号)的离散序列，在此过程中形成适合数字处理的适当数字图像数据字。可使用种类繁多的A/D转换器中的任一转换器。例如，其它A/D转换器包括诸如以下制造商生产的转换器Phillps(飞利浦)、Texas Instrument(德州仪器)、Analog Devices(模拟器件)、Brooktree和其它制造商。
例如，如果数据流110是模拟类型的信号，则包括在或连接到发送器102的模数转换器(未显示)将模块数据数字化，随后，由分组器将其分组化，即将数字化数据流110转换成多个数据分组114，每个数据分组将通过虚拟链路116传送到接收器104。接收器104随后通过适当地重组数据分组114而重建数据流110。应注意的是，链路速率独立于原始流速率。唯一的要求是物理链路106的链路带宽高于要传送的数据流聚合带宽。在所述实施例中，输入数据(如视频数据情况下的像素数据)根据数据映射定义，放到各虚拟链路上。这样，物理链路106(或任一作为组成部分的虚拟链路)不象诸如DVI等常规互连一样每个链路字符时钟传送一个像素数据。
这样，接口100不仅为视频和图形数据的传输提供了可伸缩的媒体，而且为可能需要的音频和其它应用数据的传输提供了可伸缩的媒体。另外，本发明支持热插拔事件检测，并自动将物理链路(或管道)传输速率设置为最佳。本发明为适用于多种平台的所有显示器提供了引脚数少的纯数字显示互连。所述平台包括连接到显示器的主机、膝上型计算机/一体化计算机及HDTV和其它消费电子应用。
除提供视频和图形数据外，显示定时信息可嵌入数字流，提供基本上完美和即时的显示对齐，从而无需“自动调整”及诸如此类功能。本发明接口的基于分组的特点提供了支持多个数字数据流、如用于多媒体应用的多个视频/图形流和音频流的可伸缩性。此外，无需另外布线即可提供用于外设连接和显示控制的通用串行总线(USB)传输。
下面将讨论本独创显示接口的其它实施例。
图2显示了基于图1所示系统100，用于连接视频源202和视频显示单元204的系统200。在所示实施例中，视频源202可包括数字图像(或数字视频源)206和模拟图像(或模拟视频源)208之一或两者。对于数字图像源206，将数字数据流210提供给发送器102，而对于模拟视频源208，与其相连的A/D转换器单元212将模拟数据流213转换成对应的数字数据流214。数字数据流214随后由发送器102进行处理，处理方式与对数字数据流210的处理方式几乎相同。显示单元204可以是模拟类型的显示器或数字类型的显示器，或者在某些情况下，可以处理所接收的模拟或数字信号。任一情况下，显示单元204包括使接收器104与显示器218接口的显示接口216及在模拟类型显示器情况下的D/A转换器单元220。在所述实施例中，视频源202可取许多形式(如个人台式计算机、数字或模拟电视、机顶盒等)，而视频显示单元104可采用视频显示器的形式(如LCD类型显示器、CRT类型显示器等)。
然而，无论视频源或视频接收器是哪种类型，各种数据流在通过物理链路106传输前将被数字化(如有必要)并被分组化，物理链路106包括在视频源202与视频显示器204之间用于同步数据流的单向主链路222和用于链路设置和其它数据流量(如各种链路管理信息，通用串行总线(USB)数据等)的双向辅助信道224。
由此，主链路222能够同时传送多个同步数据流(如多个视频/图形流和多信道音频流)。在所述实施例中，主链路222包括多个不同的虚拟信道，每个信道能够以每秒几千兆位(千兆比特/秒)的速率传送同步数据流(如未经压缩的图形/视频和音频数据)。因此，从逻辑角度而言，主链路222如同单个物理管道，并且在此单个物理管道内，可建立多个虚拟管道。这样，未将逻辑数据流分配到物理信道，而是在每个逻辑数据流自己的逻辑管道(即上述虚拟信道)中传送每个逻辑数据流。
在所述实施例中，主链路222的速度或传输速率可调整以适应链路状况。例如，在一种实现中，主链路222的速度可在大约每信道大约1.0千兆比特/秒的最慢速度到大约2.5千兆比特/秒的范围内以大约0.4千兆比特/秒增量调整(见图3)。在每信道速度为2.5千兆比特/秒时，主链路222可支持单个信道上每像素具有18位颜色深度的SXGA 60赫兹。应注意的是，信道数量的减少不仅降低了互连的成本，而且降低了功耗，这对于诸如便携式设备及诸如此类等功率敏感型应用是需要重点考虑的因素(并且是所希望的)。然而，通过将信道数量增加到四个，主链路222可在没有数据压缩的情况下，支持在60赫兹具有每像素24位颜色深度的WQSXGA(3200×2048图像分辨率)，或在60赫兹具有每像素18位颜色深度的QSXGA(2560×2048)。即使在每信道1.0千兆比特/秒的最低速率上，只要两个信道便可支持未压缩的HDTV(即1080i或720p)数据流。
在所述实施例中，选择了主链路数据速率，主链路带宽超过了虚拟链路的聚合带宽。发送到接口的数据以其原始速率到达发送器。如有必要，接收器104内的时基恢复(TBR)单元226使用主链路数据分组中嵌入的时间戳，重新生成流的原始速率。然而，应注意，对于图2B所示的适当配置的数字显示设备232，时基恢复是不必要的，这是因为显示数据以链路字符时钟速率发送到显示驱动器电子电路，从而大大减少了所需的信道数量，并使显示器的复杂性和成本大大降低。例如，图2C显示了以这样配置的、无时基恢复的示例LCD面板232，因为显示数据基本上是以管道形式发送到不同列驱动器234，这些列驱动器234用于与行驱动器236配合，以驱动阵列240中的选定显示单元238。
其它实施例描述了链路速率和像素/音频时钟速率的简单枚举法。人们经过研究明白了，现今存在的所有标准像素/音频时钟频率是以下主频率的一部分23.76G赫兹＝210×33×57×111赫兹这意味着像素(或音频)时钟速率可用四个参数A、B、C和D表示为像素时钟速率＝2A×3B×5C×11DA＝4比特，B＝2比特，C＝3比特，并且D＝1比特。
即使对于链路速率(对于使用诸如8B/10B字符等10比特字符的链路，等于串行链路比特率/10)可能不同于像素时钟速率的链路，在使用这四个参数A′、B′、C′和D′定义链路速率时也有优点该优点是可简单地从链路时钟再生像素/音频时钟。例如，假设链路速率设为A′＝6、B′＝3、C′＝7和D′＝0，并且相应的链路速率为135兆赫兹。但是，假设像素时钟速率设为A＝8、B＝3、C＝6和D＝0(＝108兆赫兹)，则由于像素时钟速率等于链路速率×22/51，因此像素时钟可从链路时钟生成。
再参考需要时基恢复的那些系统，时基恢复单元226可实施为数字时钟合成器。对于未压缩视频流，时间戳存储在分组首部中，如下面更详细描述的一样，它是20位的值。对于给定流，每个首部中连续存储了四个20比特(TS3-0、TS7-4、TS15-12、TS19-16)。原始流频率(Freq_native)通过以下等式从链路字符时钟频率(Freq_link_char)获得为等式(1)Freq_native＝Freq_link_char×(TS19-0)/220发送器102通过统计220个链路字符时钟周期内原始流的时钟个数来生成此时间戳。计数器每隔220个链路字符时钟周期更新该值。由于这两个时钟彼此异步，因此，时间戳值每次会变化1。在更新之间，发送器102将在给定分组流的首部中重复发送同一时间戳。接收器会将时间戳值的突然变化(超过1个计数)解释为指示流源条件不稳定。
应注意，不传送音频流的时间戳。这种情况下，源设备通知显示设备音频抽样率和每个样本的比特数。通过根据等式(2)和链路字符速率确定音频速率，显示设备可重新生成原音频流速率。
等式(2)音频速率＝(音频抽样率)×(每个抽样的比特数)×(信道数量)图4A所示的主链路数据分组400包括如图4B所示，由16比特组成的主链路分组首部402，其中，比特3-0是流ID(SID)(表示最大流计数为16)，比特4为时间戳(TS)LSB。当比特4等于1时，此分组首部具有时间戳值的最低有效的4位(仅用于未压缩的视频流)。比特5是视频帧序列比特，用作帧计数器的最低有效位，它在视频帧边界从“0”切换到“1”，或者从“1”切换到“0”(仅用于未压缩的视频流)。比特7和6保留，而比特8到10是检查前面八个比特错误的4比特CRC(循环冗余校验)。比特15-12是时间戳/流ID反转(TSP/SIDn)，对于未压缩的视频，它们用作20比特时间戳值中的四个比特。
本发明接口的优点之一是能够将不同的数据流多路复用，每个数据流可以格式不同并且某些主链路数据分组可包括许多子分组。例如，图5显示了根据本发明实施例，用于提供子分组附带和多分组多路复用的系统500。应注意的是，系统500是图2所示系统200的特定实施例，因此，不应理解为限制本发明的范围或意图。系统500包括流源端多路复用器502，它包含在发送器102中，用于组合流1补充数据流504与数据流210以形成多路复用数据流506。多路复用数据流506随后转发到链路层多路复用器508，链路层多路复用器508组合若干数据流中的任意数据流以形成由多个数据分组512组成的多路复用主链路流510，所述多个数据分组512中的一些数据分组其中可包括若干子分组514。链路层多路分解器516根据流ID(SID)与相关联的子分组首部，将多路复用数据流510分解成其组成数据流，而流接收端多路复用分解器518进一步分解子分组中包含的流1补充数据流。
图6显示了当三个流在主链路222上多路复用时，作为图5所示流510示例的多路复用主链路流600的高层次图。此示例中的三个流为UXGA图形(流ID＝1)，1280×720p视频(流ID＝2)和音频(流ID＝3)。主链路分组400的小分组首部大小使分组开销最少，从而得到很高的链路效率。分组首部可如此之小的原因是，在通过主链路222传输分组前已经辅助信道224传送了分组属性。
一般而言，在主分组流是未压缩的视频时，子分组附带是有效的方案，这是因为未压缩的数据流具有对应于视频消隐期的数据闲置期。因此，由未压缩视频流形成的主链路流量将在此期间包括空特殊字符分组序列。在源流是视频数据流时，通过利用将各种数据流多路复用的性能，本发明的某些实施使用各种方法来补偿主链路速率与像素数据速率之间的差异。例如，如图7所示，像素数据速率为每秒5千兆比特(Gb)，因此，每隔2纳秒传送一比特像素数据。在此示例中，链路速率已设为每秒1.25千兆比特/秒，因此，每隔8纳秒传送一比特像素数据。此处，如图8所示，发送器102在像素数据之间间插特殊字符。两个特殊字符放在第一比特像素数据P1与第二比特像素数据P2之间。特殊字符使接收器104区分每比特的像素数据。
在像素数据比特之间间插特殊字符还形成了稳定的数据流，允许链路维持同步。在此示例中，特殊字符是空字符。这种方法不需要行缓冲区，而只需要小的FIFO，这是因为链路速率十分快。然而，在接收侧需要较多的逻辑来重建视频信号。接收器需要识别特殊字符何时开始和结束。
间插方法的一种替代方法是让连续的像素数据比特与特殊字符如空值交替。例如，可将P1到P4送入发送器104中的行缓冲区中，然后可将一个或多个空值送入该缓冲区，直至更多的像素数据可用。此类实现比上述间插方法需要更大的缓冲空间。在许多此类实现中，在行缓冲区已满后，由于链路速度较高，因此。填充行缓冲区所需的时间将超过传送数据所需的时间如参照图5A所述，本发明接口的优点之一是能够不仅将各种数据流多路复用，而且能够在特定的主链路数据分组内附带多个子分组。图9A显示了根据本发明实施例的典型子分组900。子分组900包括子分组首部902，该首部在所述实施例中为2个字节，并附有SPS(子分组开始)特殊字符。如果包含子分组900的主链路数据分组除子分组900外还包含分组净荷，则子分组900的结束部分必须由SPE(子分组结束)特殊字符标记。否则，(如图9B所示示例中COM字符所示的)主分组结束标记子分组902和包含它的主分组的结束。然而，在包含子分组的主分组无净荷时子分组无需以SPE结束。图9B显示了根据本发明实施例的主链路分组内的示例子分组格式。应注意的是，首部字段和子分组净荷的定义取决于使用子分组902的特定应用配置文件。
子分组附带用法的一个特别有用的示例是选择性刷新图10所示的未压缩图形图像1000。通过辅助信道224来传送整个帧1002的属性(水平/垂直总长度、图像宽度/高度等等)，这是因为只要流保持有效，这些属性会保持不变。在选择性刷新操作时，每视频帧只更新图像1000的一部分1004。更新矩形(即1004部分)的四个X-Y坐标每帧必须传送，这是因为矩阵坐标值会因帧而异。另一个示例是传送256色图形数据所需的颜色查找表(CLUT)数据，其中，8比特像素数据是256项CLUT的条目，以及CLUT的内容必须动态更新。
单个双向辅助信道224为有助于链路设置的各种支持功能和支持主链路操作提供了管道，也为传送诸如USB流量等辅助应用数据提供了管道。例如，通过辅助信道224，显示设备可通知源设备诸如同步丢失、分组丢失或训练会话结果(如下所述)等事件。例如，如果某个特定训练会话失败，则发送器102可根据预选定或确定的失败训练会话结果，调整主链路速率。这样，通过组合可调整的高速主链路与相对较慢但很可靠的辅助信道而形成的闭环就允许在各种各样的链路条件可实现稳健的操作。应注意，在一些情况下(图5B所示的示例)，利用将数据从源设备202传送到接收设备204的主链路222的一部分带宽522和从接收设备202到源设备202的单向反回信道，可建立逻辑双向辅助信道520。在一些应用中，使用此逻辑双向辅助信道可比使用图5A所述的半双工双向信道更合乎需要。
在开始发送真正的分组数据流前，发送器102通过在原理上类似于调制解调器链路链路建立的链路训练会话，建立稳定的链路。在链路训练期间，主链路发送器102发送预定义的训练图案，这样，接收器104可确定它是否可实现可靠的比特/字符锁定。在所述实施例中，在发送器102与接收器104之间的训练相关的握手是在辅助信道上进行的。图11显示了根据本发明实施例的链路训练图案示例。如图所示，在训练会话期间，第1阶段表示最短运行长度，而第2阶段表示接收器用于优化均衡器的最长运行长度。在第3阶段，只要链路质量适当，则比特锁定和字符锁定均已实现。通常，训练周期大约为10毫秒，在该段时间内，大约发送107比特的数据。如果接收器104未实现可靠的锁定，则它会经辅助信道224通知发送器102，并且发送器102会降低链路速率并重复训练会话。
除了提供训练会话管道外，辅助信道224还可用于传送主链路分组流描述，从而大大降低主链路222上的分组传输开销。此外，辅助信道224可配置为传送扩展显示标识数据(EDID)信息以替代在所有监视器上找到的显示数据信道(DDC)(EDID是包含有关监视器及其性能的基本信息的VESA标准数据格式，包括供应商信息、最大图像尺寸、颜色特征、工厂预设定时、频率范围限制和显示器名称的字符串和序列号。信息存储在显示器中，并用于通过位于显示器与PC图形适配器之间的DDC传送给系统。系统使用此信息进行配置，以便监视器和系统可一起工作)。在所谓的扩展协议模式中，辅助信道可根据需要传送异步和同步分组，以支持诸如键盘、鼠标和麦克风等其它数据类型。
图12显示了根据本发明实施例的系统200的逻辑分层1200。应注意，虽然精确的实现可能随应用不同，但通常源(如视频源202)由包括发送器硬件的源物理层1202、包括多路复用硬件和状态机(或固件)的源链路层1204和诸如音频/视频/图形硬件及相关软件等的数据流源1206组成。同样地，显示设备包括物理层1208(包括各种接收器硬件)、包括多路复用分解硬件和状态机(或固件)的接收链路层1210和包括显示/定时控制器硬件和可选固件的流接收端1212。源应用配置层(application profile layer)1214定义源与链路层1204进行通信时使用的格式，并且同样地，接收应用配置层1216确定接收端1212与接收端链路层1210进行通信时使用的格式。
下面将更详细地介绍各种层。
源设备物理层在所述实施例中，源设备物理层1202包括电气子层1202-1和逻辑子层1202-2。电气子层1201包括所有用于接口初始化/操作的电路，如热插拔检测电路、驱动器/接收器/端接电阻、并行到串行/串行到并行转换及具扩频功能的PLL。逻辑子层1202-2包括用于分组化/去分组化、数据加扰/解扰、链路训练图案生成、时基恢复电路及数据编码/解码的电路，所述编码例如，为主链路222提供256个链路数据字符和12个控制字符(如图13所示的示例)的8B/10B(如ANSIX3.230-1994第11条款所规范的)编码和用于辅助信道224的曼彻斯特II编码(见图14)。
如本领域技术人员所熟知的一样，8B/10B代码是块码，它将8比特数据块编码成10比特码字以便进行串行传输。此外，8B/10B传输码将随机的“1”和“0”构成的字节宽度数据流转换成由最大游程为5的“1”和“0”构成的直流平衡流。这种码提供了足够的信号转换，以便由接收器、如收发器110实现可靠的时钟恢复。此外，直流平衡的数据流证明对光纤和电磁有线连接有利。串行流中“1”和“0”的平均数量维持在相同或接近相同的级别。8B/10B传输码将“1”和“0”数量之差限制为-2、0或2到6及4比特块边界。编码方案还实现附加的信令码，即所谓的命令码。
应注意，为避免未压缩的显示数据表现出重复的比特图案(因此降低了EMI)，通过主链路222传输的数据在进行8B/10B编码前先进行加扰。除训练分组和特殊字符外的所有数据将进行加扰。加扰功能是通过线性反馈移位寄存器(LFSR)实现的。启用数据加密时，LFSR种子的初始值取决于加密密钥集合。如果数据加扰而未使用加密，则初始值将是固定的。
由于数据流属性经辅助信道224传输，因此，主链路分组首部用作流标识号，从而大大降低了开销，并最使链路带宽最大化。还应注意，主链路222或辅助信道224都不具有单独的时钟信号线路。这样，主链路222和辅助链路224上的接收器对数据抽样，并从输入数据流中提取时钟。由于辅助信道224是半双工双向的，并且流量的方向经常改变，因此，接收器电气子层中任何锁相环(PLL)电路的快速锁相很重要。相应地，由于曼彻斯特II(MII)码既频繁又均匀的信号转换，辅助信道接收器上的在16个数据周期那么短的时间内实现相位锁定。
在链路设置时，主链路222的数据速率通过辅助信道224，使用信号握手进行协商。在此过程中，已知的几组训练分组通过主链路22以最高链路速度发送。成功或失败的消息经辅助信道224传回发送器102。如果训练失败，则降低主链路速度，并且重复训练直至成功。这样，源物理层1102更能抗电缆故障，并因此而更适用于外部主机到监视器应用。但是，不同于常规显示接口，主信道链路数据速率与像素时钟速率不相关。设置链路数据速率，使链路带宽超过传输流的聚合带宽。
源设备链路层源链路层1204处理链路初始化和管理。例如，在收到于监视器上电或从源物理层1202连接监视器电缆时生成的热插拔事件时，源设备链路层1204通过辅助信道224，经交换而评估接收器的性能，以确定如通过训练会话那样确定的主链路最大数据速率、接收器上的时基恢复单元数量、两端的可用缓冲区大小、USB扩展的可用性，然后通知流源端1206相关联的热插拔事件。此外，在收到流源端1206的请求时，源链路层1204读取显示性能(EDID或等同物)。在正常操作期间，源链路层1204经辅助信道224将流属性发送到接收器104，通知流源端1204主链路222是否具有足够的资源用于处理请求的数据流，通知流源端1204诸如同步丢失和缓冲区溢出等链路故障事件，并经辅助信道224将流源端1204提交的MCCS命令发送到接收器。源链路层1204与流源端/接收端之间的所有通信使用应用配置层1214中定义的格式。
应用配置层(源和接收器)通常，应用配置层定义流源端(或接收端)将与相关链路层接口时使用的格式。应用配置层定义的格式分成以下类别应用无关格式(用于链路状态查询的链路消息)和应用相关格式(主链路数据映射、接收器的时基恢复方程及适用时的接收端性能/流属性消息子分组格式)。应用配置层支持以下颜色格式24位RGB、16位RG2565、18位RGB、30位RGB、256色RGB(基于CLUT)、16位、CbCr422、20位YCbCr422和24位YCbCr444。
例如，显示设备应用配置层(APL)1214基本上是应用编程接口(API)，它描述主链路222上的流源端/接收端通信格式，该格式包括发送到接口100或从接口100接收的数据的表示格式。由于APL1214的一些方面(如电源管理命令格式)是基本监视器功能，因此，它们为接口100的所有用法所公用。相反，诸如数据映射格式和流属性格式等其它非基本监视器功能对于应用或要传送的某种类型的同步流而言是唯一的。无论是何种应用，流源端1204查询源链路层1214以确定主链路222是否能够在于主链路222上启动任何分组流传输前处理待决数据流。
如果确定主链路222能够支持待决分组流，则流源端1206将流属性发送到源链路层1214，随后经辅助信道224传送到接收器。这些属性是由接收器用于识别特定流的分组，以便从流中恢复原数据，并将其格式化回复到流的原始数据速率的信息。数据流的属性是应用相关的。
当在主链路222上不可获得所需带宽的那些情况下，流源端1214可采取校正措施，例如降低图像刷新率或颜色深度等。
显示设备物理层显示设备物理层1216将显示设备链路层1210和显示设备APL1216与用于链路数据发送/接收的信令技术隔开。主链路222与辅助信道224具有其自己的物理层，其中每个物理层由逻辑子层和包括连接器规范的电气子层组成。例如，如图15所示，半双工双向辅助信道224在链路每端均具有发送器和接收器。逻辑子层1208-1为辅助链路发送器1502提供链路字符，这些字符随后被串行化并传送到相应的辅助链路接收器1504。接收器1504又从辅助链路224接收串行化链路字符，并以链路字符时钟速率将数据去串行化。应注意，源逻辑子层的主要功能包括信号编码、分组化、数据加扰(用于降低EMI)及发送器端口的训练图案生成。而对于接收器端口，接收器逻辑子层的主要功能包括信号解码、去分组化、数据解扰及时基恢复。
辅助信道辅助信道逻辑子层的主要功能包括数据编码和解码、数据成帧/拆帧，并且辅助信道协议有两种选择独立协议(限于点对点拓扑中的链路设置/管理功能)，它是可由链路层状态机或固件管理的轻型协议；扩展协议，它支持诸如USB流量等其它数据类型和诸如菊花链接收设备等拓扑。应注意，无论采用何种协议，数据编码和解码方案是相同的，虽然两种协议之间的数据成帧不同。
仍参照图15，辅助信道电气子层包含发送器1502和接收器1504。发送器1502接收逻辑子层提供的链路字符，并将其串行化后发送出去。接收器1504从链路层接收串行化链路字符，并随后以链路字符时钟速率将其去串行化。辅助信道224的正信号和负信号如所示在链路各端通过50欧姆端接电阻器接地。在所述实现中，驱动电流可根据链路条件设计，其范围大约8毫安到大约24毫安，相应产生大约400毫伏到大约1.2伏的Vdifferential_pp。在电气闲置模式中，不驱动正信号或负信号。当从电气闲置状态启动发送时，必须发送SYNC图案，并且必须重新建立链路。在所述实施例中，SYNC图案包括以时钟速率切换辅助信道差分对信号28次，后接采用曼彻斯特II编码的四个“1”。源设备中的辅助信道通过定期驱动或测量辅助信道224的正信号和负信号，检测热插拔事件。
主链路在所述实施例中，主链路222支持离散的、可变的链路速率，该速率是本地晶体频率的整数倍(参见图3以了解与24兆赫兹本地晶体频率一致的典型链路速率组)。如图16所示，主链路222(单向信道)只在源设备上具有发送器1602而在显示设备上具有接收器1604。
如图所示，电缆1604的形式包括一组双绞线对，每对双绞线用于典型的基于RGB彩色的视频系统(如基于PAL的电视系统)中提供的红(R)、绿(G)和蓝(B)视频信号之一。本领域的技术人员知道，双绞线电缆是由彼此缠绕在一起的两条独立绝缘线组成的电缆类型。一条线缆承载信号，而另一条线接地并吸收信号干扰。应注意的是在一些其它系统中，信号也可以是用于NTSC视频电视系统的分量信号(Pb、Pr、Y)。在电缆内，每双绞线单独屏蔽。提供了用于+12V电源和接地的两个引脚。每个差分对的特性阻抗是100欧姆+/-20％。还对整个电缆加了屏蔽。此外部屏蔽和单独的屏蔽在两端的连接器外壳处相连接。连接器外壳在源设备短路以接地。如图17所示的连接器1700在一行中具有13个引脚，源设备端的连接器和显示设备端的连接器的引脚均相同。源设备提供电源。
主链路222在两端均端接，并且由于主链路222是交流耦合的，因此，端接电压可以为0伏(接地)到+3.6伏之间的某一电压。在所述实施中，驱动电流可根据链路条件设计，并且范围从大约8毫安到大约24毫安，产生大约400毫伏到大约1.2伏的Vdifferential_pp。使用训练图案为每个连接选择最小的电压摆幅。为电源管理模式提供了电气闲置状态。在电气闲置状态，不驱动正信号或负信号。从电气闲置状态启动传输时，发送器必须引导训练会话以便重新建立与接收器的链路。
状态图现在将根据下述图18和19所示的状态图描述本发明。相应地，图18显示了下面所述的源状态图。在关闭状态1802，系统会关闭，源被禁用。如果启用源，则系统转换到适于节能和接收器检测的待用状态1804。为检测是否存在接收器(即热插拔)，定期向辅助信道发脉冲信号(如每隔10毫秒发1微秒的脉冲信号)，并在驱动期间测量端接电阻器上的电压降。如果根据测量的压降确定存在接收器，则系统转换到检测接收器状态1806，以表示已检测到接收器，即已检测到热插拔事件。但是，如果没有检测到接收器，则接收器检测会继续直至检测到接收器(如果发生过的话)时，或者超时。应注意，在某些情况下，源设备可选择转到“关闭”状态，在该状态不会尝试进一步的显示检测。
如果在状态1806时检测到显示器热插拔事件，则系统转换回待用状态1804。否则，源会通过正负信号驱动辅助信道以唤醒接收器，并在随后接收器有响应时，检查接收器的响应。如果没有收到响应，则接收器未唤醒，源保持在状态1806。然而，如果从显示器收到信号，则显示器已唤醒，源已准备好读取接收器链路性能信息(如最大链路速率、缓冲区大小和时基恢复单元数量)，并且系统转换到主链路初始化状态1808并准备好起动训练开始通知阶段。
此时，通过主链路以设定的链路速率发送训练图案，启动训练会话并检查相关训练状态。接收器为三个阶段的每个阶段设置了通过/失败位，并且发送器只在检测到通过后才继续到下一阶段，并且在检测到通过后，主链路已在该链路速率准备就绪。此时，接口转换到正常操作状态1510，否则，链路速率会降低并且训练会话会重复。在正常操作状态1810期间，源继续定期监控链路状态指示，如果失败，则检测到无热插拔事件，于是系统转换到待用状态1804并等待热插拔检测事件。然而，如果检测到同步丢失，则系统转换到状态1808以等待主链路重新发起事件。
图19显示了下述的显示器状态图1900。在状态1902，检测不到电压，显示器转到“关闭”状态。在待用模式状态1904，主链路接收器和辅助信道从端口均处于电气闲置状态，就预定电压检测辅助信道从端口的端接电阻上的电压。如果检测到该预定电压，则开启辅助信道从端口，表示热插拔事件，并且系统转到显示状态1906；否则，显示器保持待用状态1904。在状态1906(主链路初始化阶段)，如果检测到显示器，则辅助从端口完全开启，并且发送器对接收器链路性能读取命令作出响应，显示器状态转换到1908；否则，如果在超过预定时期内辅助信道上没有活动，则辅助信道从端口会被置于待用状态1904。
在训练开始通知阶段，显示器响应发送器发起的训练，使用训练图案调整均衡器，从而更新每个阶段的结果。如果训练失败，则等待另一训练会话；如果通过训练，则转到正常操作状态1910。如果辅助信道或主链路(用于训练)上在超过预定期(例如10毫秒)内没有活动，则辅助信道从端口会被设为待用状态1904。
图20-24显示了跨平台显示接口的特定实现方案。
图20显示了根据本发明实施例，具有包含发送器2004的板上图形引擎2002的PC母板2000。应注意，发送器2004是图1所示发送器102的特定实例。在所述实施例中，发送器2004连接到母板2000上安装的连接器2006(沿连接器1700的线路)，连接器2006又通过连接显示设备2010的双绞线电缆2010连接到显示设备2008。
如本领域所熟知的那样，PCI Express(由CA Santa Clara的IntelCorporation开发)是带宽高、引脚数少、串行的互连技术，这种技术还保持与现有PCI基础设施的软件兼容性。在此配置中，增加了PCIExpress端口经过增强，符合跨平台接口的要求，可使用所示母板上安装的连接器直接驱动显示设备。
在母板上安装连接器不可行的情况下，则如图21所示，信号可路由通过PCI Express母板的SDVO插槽，并使用无源卡连接器送到PC背部。与当代的内插图形卡的情况一样，内插图形卡可取代如图23所示的板上图形引擎。
对于笔记本应用，母板图形引擎上的发送器可通过内部走线驱动可直接驱动面板的集成接收器/TCON。如图24所示，为获得最具成本效益的实现，接收器/TCON可安装在面板上，从而将互连线的数量减少为8或10。
上述所有示例采用了集成发送器。但是，将独立的发送器分别通过AGP或SDVO插槽集成到PCI和PCI Express环境中，这样的实现方案也是非常可行的。独立的发送器可实现输出流，而无需图形硬件或软件作任何改变。
流程图实施例本发明的方法将参照多个流程图进行描述，每个流程图描述实现本发明的特定过程。具体地说，图形25-29描述了单独或与本发明所述方面组合使用时的多个相关过程。
图25显示了根据本发明实施例，详细介绍确定接口100操作模式的过程2500的流程图。在此过程中，如果视频源和显示设备均为数字型，则只将操作模式设为数字模式。否则，操作模式将设为模拟模式。应注意，此上下文中的“模拟模式”可包括常规VGA模式及具有差分模拟视频的增强模拟模式，差分模拟视频具有嵌入式同步信号和双边频带。此增强模拟模式将在下面描述。
在步骤2502中，询问视频源以确定视频源支持模拟数据还是支持数字数据。如果视频源只支持模拟数据，则连接装置100的操作模式将设为模拟(步骤2508)，然后过程将结束(步骤2512)。
如果视频源可以输出数字数据，则过程继续到步骤2506。然后询问显示设备以确定显示设备是否配置为接收数字数据。如果显示设备只支持模拟数据，则连接装置的操作模式将设为模拟(步骤2508)，数据过程将结束(步骤2512)。否则，将连接装置的操作模式设为数字(步骤2510)。例如，处理器可控制连接装置内的开关，将模式设为数字模式。通常，仅在视频源与视频接收器均以对应的数字模式操作时，连接装置才配置为以全数字模式操作。
图26显示了根据本发明一些方面，详细介绍提供实时视频图像检查的过程2600的流程图。在此示例中，过程2600中的所有确定由连接到显示接口的处理器作出。
在步骤2600，从视频源接收视频信号。接着，视频源提供与所接收的视频信号相关联的信号质量测试图案(步骤2602)。在步骤2604，根据质量测试图案确定比特误码率。随后，确定比特误码率是否大于阈值(步骤2606)。如果确定比特误码率不大于阈值，则确定(2614)是否存在更多的视频帧。如果确定有更多的视频帧，则过程回到步骤2600。否则，过程会结束。
但是，如果在步骤2606确定比特误码率大于阈值，则确定(步骤2608)该比特率是否大于最小比特率。如果该比特率大于最小比特率，则降低该比特率(步骤2610)，并且过程回到步骤2606。如果该比特率不大于最小比特率，则模式变为模拟模式(步骤2612)，并且过程结束。
图27显示了根据本发明实施例的链路设置过程2700的流程图。过程2700开始步骤2702是接收热插拔检测事件通知。在2704，通过相关辅助信道进行主链路查询以确定最大数据速率、接收器中包括的时基恢复单元数量和可用缓冲区大小。接着，在2706，通过训练会话验证最大链路数据速率，并且在2708，通知数据流源端热插拔事件。在2710，通过辅助信道确定显示器性能(例如，使用EDID)，并且在2712响应查询，而这又在2714产生了主链路训练会话的合作。
接着，在2716，流源端通过辅助信道发送流属性到接收器，并在2718，流源端得到主链路是否能够支持在2720请求的数据流数量的进一步通知。在2722，通过添加相关分组首部形成各种数据分组，接着在2724调度多个源流的多路复用。在2726，确定链路状态是否良好。链路状态不好时，则在2728将链路故障事件通知源端；否则，在2730根据各种分组首部，将链路数据流重建成原始流。随后，在2732，将重建的原始数据流传送到显示设备。
图28显示了根据本发明实施例，详细介绍执行训练会话的过程2800的流程图。应注意，训练会话过程2800是图25所示操作2506的一种实现。训练会话在2802开始，通过主链路将训练图案以设置的链路速率发送到接收器。图11显示了根据本发明实施例的典型链路训练图案。如图所示，在训练会话期间，第1阶段表示最短运行长度，而第2阶段表示最长运行长度。接收器要使用这两个阶段来优化均衡器。在第3阶段，只要链路质量适当，便可实现比特锁定和字符锁定。在2804，接收器检查相关训练状态，并且在2806，根据训练状态检查，接收器为三个阶段的每个阶段和发送器设置通过/失败位。在每个阶段，接收器将只在检测到通过时才继续到下一阶段，并且在2810，如果接收器未检测到通过，则接收器会降低链路速率并重复训练会话。在2812，检测到通过时，主链路就在该链路速率准备就绪。
图29显示了用于实施本发明的计算机系统2900。计算机系统2900只是可实施本发明的图形系统的一个示例。计算机系统2900包括中央处理器(CPU)1510、随机存取存储器(RAM)2920、只读存储器(ROM)2925、一介或多个外设2930、图形控制器2960、主存储装置2940和2950及数字显示单元2970。如本领域中所熟知的一样，ROM用于将数据和指令单向传送到CPU 2910，而RAM一般用于以双向方式传送数据和指令。CPU 2910通常可包括任意数量的处理器。主存储装置2940和2950可包括任何适用的计算机可读介质。辅助存储媒体880一般是海量存储装置，也以双向方式连接到CPU2910，并提供额外的数据存储容量。海量存储装置880是可用于存储包括计算机代码、数据等的程序的计算机可读介质。通常，海量存储装置880是一般比主存储装置2940、2950慢的存储媒体，如硬盘或磁带。可以理解，海量存储装置880内保持的信息在适当的情况下，可以以标准形式作为虚拟内存包括，作为RAM 2920的组成部分。
CPU 2910还连接到一个或多个输入/输出装置890，输出/输出装置890可包括但不限于诸如以下装置视频监视器、轨迹球、鼠标、键盘、麦克风、触敏显示器、转换器读卡器、磁带或纸带阅读器、图形输入板、书写笔、语音或手写识别器或其它熟知的输入装置，如其它计算机。最后，CPU 2910可选择使用通过如2995所示的网络连接，连接到计算机或电信网络，如因特网或内部网。通过此类网络连接，期望CPU 2910在执行上述方法步骤期间可从网络接收信息，或者可将信息输出到网络。此类信息经常表现为一系列利用CPU 2910来执行的指令，可以从网络接收或输出到网络，例如以载波中包含的计算机数据信号的形式。上述装置和材料是计算机硬件和软件领域的技术人员所熟悉的。
图形控制器2960生成模拟图像数据和对应的参考信号，并且将两者提供到数字显示单元2970。例如，模拟图像数据可根据从CPU2910或外部编码(未显示)接收的像素数据生成。在一个实施例中，模拟图像数据以RGB格式提供，并且参考信号包括本领域所熟知的VSYNC和HSYNC信号。但应理解，本发明可通过其它格式的模拟图像、数据和/或参考信号来实现。例如，模拟图像数据可包括视频信号数据及对应的时间参考信号。
虽然只描述了本发明的几个实施例，但应理解，本发明可体现为许多不脱离本发明精神或范围的其它的具体形式。所示示例只是为了说明而不是限制，并且本发明并不限于本文提供的细节，而是可在所附权利要求书的范围及等同物的完整范围内进行修改。
权利要求
1.一种基于有传输效率的分组的显示接口，用于将多媒体源设备连接到多媒体接收设备，它包括双向辅助信道，用于在所述多媒体源设备与所述多媒体接收设备之间传送信息，且反之亦然，其中，经所述辅助信道传送的所述信息包括一组分组属性；以及单向主链路，用于将多个多媒体数据分组从所述多媒体源设备传送到所述多媒体接收设备，每个数据分组具有多媒体数据分组首部，其中，由于在通过主链路传送所述主链路分组前，已经所述辅助信道传送了所述分组属性，因此，每个所述首部的大小与其他方式所必需的大小相比大大减小，从而使分组开销最低，且提供了非常高的主链路效率。
2.如权利要求1所述的基于有传输效率的分组的显示接口，其特征在于还包括连接到所述源设备的发送单元，所述源设备用于根据原始流速率接收源分组数据流；连接到所述接收设备的接收单元；并且其中所述主链路具有与所述原始流速率无关的相关链路传输速率。
3.如权利要求1所述的基于有传输效率的分组的显示接口，其特征在于，所述多媒体数据分组中相关联的分组形成了特定的多媒体数据分组流。
4.如权利要求3所述的基于有传输效率的分组的显示接口，其特征在于，所述多媒体数据分组流是多个多媒体数据分组流之一，每个所述分组流具有与所述原始流速率无关的相关联的可调数据流链路速率。
5.如权利要求1所述的基于有传输效率的分组的显示接口，其特征在于，所述双向辅助信道是由单向反向信道和单向前向信道组成；所述单向反向信道配置为将信息从所述接收设备传送到所述源设备；所述单向前向信道作为主信道的组成部分，与所述反向信道合作，将信息从所述源设备传送到所述接收设备。
6.如权利要求5所述的基于有传输效率的分组的显示接口，其特征在于，所述主链路还包括多条虚拟链路，每条所述虚拟链路与所述多媒体数据分组流中特定的一个分组流相关联，其中，每条所述虚拟链路具有相关联的虚拟链路带宽和虚拟链路速率。
7.如权利要求6所述的基于有传输效率的分组的显示接口，其特征在于，所述主链路带宽至少等于所述虚拟链路带宽的总和。
8.如权利要求1所述的基于有传输效率的分组的显示接口，其特征在于还包括热插拔事件检测器单元，用于自动确定活动接收设备何时连接到所述链路单元。
9.如权利要求1所述的基于有传输效率的分组的显示接口，其特征在于，所述信息包括由所述接收设备用于根据所接收的数据流提供显示图像的显示定时信息。
10.如权利要求1所述的FIFO存储设备，其特征在于，所述信息包括同步丢失信息、分组丢失信息和训练会话结果信息。
11.如权利要求1所述的基于有传输效率的分组的显示接口，其特征在于，所述多媒体分组传输是同步类型的传输，包括视频/图形数据流和多信道音频流，其中，所述信息传输是异步传输。
12.如权利要求1所述的基于有传输效率的分组的显示接口，其特征在于，所述主链路速率可在从大约1.0千兆比特/秒(千兆比特/秒)到大约2.5千兆比特/秒的范围内调整。
13.如权利要求1所述的显示接口，其特征在于，所述接收单元包括时基恢复单元，用于根据所述主链路数据分组内嵌入的时间戳，重新生成特定数据流的原始速率，其中，所述时间戳是根据220个链路时钟周期内原始流时钟的数量来确定的。
14.如权利要求13所述的基于有传输效率的分组的显示接口，其特征在于在所述多媒体数据流是音频流时，因此不存在相关联的时间戳。
15.如权利要求13所述的基于有传输效率的分组的显示接口，其特征在于，所述源设备通过所述辅助信道通知所述显示设备音频抽样率和对应于所述音频流的每个样本的比特数。
16.如权利要求15所述的基于有传输效率的分组的显示接口，其特征在于，原始音频流速率是根据所述音频抽样率、每个样本的所述比特数及所述对应的链路速率来计算的。
17.如权利要求1所述的显示接口，其特征在于，一些所述多媒体数据分组包括多个子分组，每个所述子分组具有相关联的子分组首部。
18.如权利要求17所述的显示接口，其特征在于还包括包括在所述接收设备中的选择性刷新单元，它通过对应视频数据流中包括的子分组，基于对应于每个视频帧的显示图像的更新部分的若干图像坐标，只更新部分所述显示图形图像。
19.一种在多媒体源设备与多媒体接收设备之间有效传送分组数据的方法，它包括在所述多媒体源设备与所述多媒体接收设备之间通过双向辅助信道传送信息，且反之亦然，其中，经所述辅助信道传送的所述信息包括一组分组属性；以及通过单向主链路将多个多媒体数据分组从所述发送单元传送到所述接收设备，每个所述数据分组具有多媒体数据分组首部，其中，在通过主链路传送所述主链路分组前，已经所述辅助信道传送了所述分组属性，因此，每个所述首部的大小与其他方式所必需的大小相比大大减小，从而使分组开销最低，且提供了非常高的主链路效率。
20.如权利要求19所述的方法，其特征在于还包括连接与所述源设备相连的发送单元，所述源设备用于根据原始流速率接收源分组数据流；连接与所述接收设备相连的接收单元；其中，所述主链路具有与所述原始流速率无关的相关联链路传输速率。
21.如权利要求19所述的方法，其特征在于，所述多媒体数据分组中的相关联的多媒体数据分组形成了特定的多媒体数据分组流。
22.如权利要求21所述的方法，其特征在于，所述多媒体数据分组流是多个多媒体数据分组流之一，每个所述分组流具有与所述原始流速率无关的相关联的可调数据流链路速率。
23.如权利要求19所述的方法，其特征在于，所述双向辅助信道是由单向反向信道和单向前向信道组成；所述单向反向信道配置为将信息从所述接收设备传送到所述源设备；所述单向前向信道作为主信道的组成部分，与所述反信道合作，将信息从所述源设备传送到所述接收设备。
24.用于在多媒体源设备与多媒体接收设备之间有效传送分组数据的计算机程序产品，它包括一些计算机代码，这些计算机代码用于在所述多媒体源设备与所述多媒体接收设备之间通过双向辅助信道传送信息，且反之亦然，其中，经所述辅助信道传送的所述信息包括一组分组属性；一些计算机代码，这些计算机代码用于通过单向主链路从所述发送单元将多个多媒体数据分组传送到所述接收单元，每个所述数据分组具有长度减小了的多媒体数据分组首部，其中，由于在通过主链路传送所述主链路分组前，已经所述辅助信道传送了所述分组属性，因此，每个所述首部的大小与其他方式所必需的大小相比大大减小，从而使分组开销最低，且提供了非常高的主链路效率；以及用于存储所述代码的计算机可读介质。
25.如权利要求24所述的计算机程序产品，其特征在于还包括用于连接与所述源设备相连的发送单元的计算机代码，所述源设备用于根据原始流速率接收源分组数据流；用于连接与所述接收设备相连的接收单元的计算机代码，其中，所述主链路具有与所述原始流速率无关的相关联链路传输速率。
26.如权利要求24所述的计算机程序产品，其特征在于，所述多媒体数据分组中相关联的分组形成了特定的多媒体数据分组流。
27.如权利要求26所述的计算机程序产品，其特征在于，所述多媒体数据分组流是多个多媒体数据分组流之一，每个所述分组流具有与所述原始流速率无关的相关联的可调数据流链路速率。
28.如权利要求24所述的计算机程序产品，其特征在于，所述双向辅助信道是由单向反向信道和单向前向信道组成；所述单向反向信道配置为将信息从所述接收设备传送到所述源设备；所述单向前向信道作为主信道的组成部分，与所述反信道合作，将信息从所述源设备传送到所述接收设备。
全文摘要
本发明公开了一种基于有传输效率的分组的显示接口，它用于将多媒体源设备连接到多媒体接收设备。有传输效率的接口包括双向辅助信道，用于在所述多媒体源设备与所述多媒体接收设备之间传送信息，且反之亦然，其中，经所述辅助信道传送的所述信息包括一组分组属性。所述接口还包括单向主链路，用于从所述发送单元将多个多媒体数据分组传送到所述接收单元，每个数据分组具有多媒体数据分组首部。在所述实施例中，由于在通过主链路传送所述主链路分组前，经所述辅助信道传送了所述分组属性，因此，每个所述首部的大小与其他方式所必需的大小相比大大减小，从而使分组开销最低，且提供了非常高的主链路效率。
文档编号H04N5/44GK1602019SQ20041004341
公开日2005年3月30日 申请日期2004年4月23日 优先权日2003年5月1日
发明者O·科巴亚施 申请人:创世纪微芯片公司