专利名称：零位准误差自动补偿电路与方法
技术领域：
本发明是关于一种零位准误差自动补偿电路与方法，且特别是关于一种使用于视频模拟数字转换电路的零位准误差自动补偿电路与方法。
背景技术：
时下处理视频(video signal)的数字电路或装置当中，必然包含有模拟数字转换器(analog-to-digital converter，简称为ADC)，而这些模拟数字转换器通常都有零位准误差(zero offset)的问题。所谓零位准误差，是指模拟数字转换器的信号转换路径含有直流偏移电位(DCoffset)，使得模拟数字转换器在输入零位准(blanking)信号时，输出却不是保持在零点。这种情况下，必须补偿零位准误差，以校正其输出。
前人曾经尝试提出解决方案，只是结果并不理想。美国专利号5874909中提出一种可自动补偿误差的模拟数字转换电路，利用数字信号处理，送回校正的数字码，经由数字模拟转换器(digital-to-analogconverter，简称为DAC)转换成模拟信号以补偿输入信号端。它的缺点是需要另加数位模拟转换器，而且当补偿的精度增加，数字模拟转换器的分辨率就要跟着提高。
美国专利号6353405提出一种视频模拟数字转换器，原理与上述美国专利号5874909类似，所以仍旧需要以数字模拟转换器作为补偿信号产生器，同样有需要随着补偿分辨率增加，而增加额外DAC面积的缺点。此外，也需要缓存器以保留校正的数值。
由此可知，我们需要更好的技术以解决零位准误差的问题，同时避免现有技术的缺点。
发明内容
本发明的目的在于提供一种零位准误差自动补偿电路，以解决零位准误差的问题，其优点为不需要现有技术所倚赖的数字模拟转换器与缓存器，仅需要简单的逻辑电路、时序控制电路与充放电电路，因此可简化电路设计，并节省面积。
本发明的另一目的是提供一种零位准误差自动补偿方法，以解决零位准误差的问题，其优点是不需要复杂的计算程序，只需要简单步骤就能合成所需要的信号，以指示补偿方向。
为达成上述及其它目的，本发明提出一种零位准误差自动补偿电路，耦接于一管线式模拟数字转换器的一最后级与一差动信号缓冲器之间，包括一指示信号产生器、一校正电位产生器以及一时间控制器。指示信号产生器耦接于上述的最后级，根据最后级所包含的比较器数组的输出，输出一指示信号，以指示管线式模拟数字转换器之输出是否偏高或偏低。校正电位产生器耦接于指示信号产生器与差动信号缓冲器之间，输出一校正电位至差动信号缓冲器，并于根据一延迟信号所决定的一校正时段内，根据指示信号调整校正电位。时间控制器耦接于校正电位产生器，输出上述的延迟信号，以影响校正时段，使管线式模拟数字转换器的补偿速度小于转换延迟速度。
上述零位准误差自动补偿电路，在一实施例中，指示信号产生器根据比较器数组之中，最靠近一底部参考电位的X个比较器的输出，产生并输出指示信号，其中X为一大于或等于2的正整数。
上述零位准误差自动补偿电路，在一实施例中，指示信号产生器是将上述比较器的所有可能输出组合，一一对应至2X个二进制数，其中越高的二进制数，表示对应的最后级的输入也越高，指示信号产生器是于比较器的输出组合对应至二进制数其中最高的Y个其中之一时，输出表示管线式模拟数字转换器的输出偏高的指示信号，并且在比较器的输出组合对应至二进制数其中最低的Z个其中之一时，输出表示管线式模拟数字转换器的输出偏低的指示信号，其中Y与Z皆为正整数，且Y+Z＜2X。
上述零位准误差自动补偿电路，在一实施例中，X等于2，Y等于1，且Z等于1。
上述零位准误差自动补偿电路，在一实施例中，校正电位产生器也接收一箝位信号，且上述校正时段是根据延迟信号与箝位信号所决定。
上述零位准误差自动补偿电路，在一实施例中，上述校正时段为延迟信号与箝位信号皆处于逻辑高电位的时段。
上述的零位准误差自动补偿电路，在一实施例中，校正电位产生器是在指示信号表示管线式模拟数字转换器的输出偏高时，降低上述校正电位，并且在指示信号表示管线式模拟数字转换器的输出偏低时，提高校正电位。
从另一观点来看，本发明另提出一种零位准误差自动补偿方法，用于一视频模拟数字转换电路，此视频模拟数字转换电路包括一管线式模拟数字转换器与一差动信号缓冲器。此零位准误差自动补偿方法包括下列步骤根据管线式模拟数字转换器的最后级所包含的比较器数组的输出，产生一指示信号，以指示管线式模拟数字转换器的输出是否偏高或偏低。然后，提供一校正电位至差动信号缓冲器，并于根据一延迟信号所决定之一校正时段内，根据指示信号调整校正电位。其中延迟信号的目的是为影响校正时段，使管线式模拟数字转换器的补偿速度小于转换延迟速度。
上述零位准误差自动补偿电路，在一实施例中，产生指示信号的步骤还包括根据比较器数组之中，最靠近一底部参考电位的X个比较器的输出，产生指示信号，其中X为一大于或等于2之正整数。
上述零位准误差自动补偿电路，在一实施例中，根据比较器的输出产生指示信号的步骤还包括将比较器的所有可能输出组合，一一对应至2X个二进制数，其中越高之二进制数，表示对应的最后级的输入也越高；在比较器输出组合对应至二进制数其中最高之Y个其中之一时，输出表示管线式模拟数字转换器之输出偏高的指示信号；以及于比较器之输出组合对应至二进制数其中最低的Z个其中之一时，输出表示管线式模拟数字转换器之输出偏低的指示信号，其中Y与Z皆为正整数，且Y+Z＜2X。
上述的零位准误差自动补偿电路，在一实施例中，X等于2，Y等于1，且Z等于1。
上述的零位准误差自动补偿电路，在一实施例中，校正时段系根据延迟信号与一箝位信号所决定。
上述的零位准误差自动补偿电路，在一实施例中，校正时段为延迟信号与箝位信号皆处于逻辑高电位的时段。
上述的零位准误差自动补偿电路，在一实施例中，提供并调整校正电位的步骤还包括在指示信号表示管线式模拟数字转换器的输出偏高时，降低校正电位；以及在指示信号表示管线式模拟数字转换器的输出偏低时，提高校正电位。
如本发明的优选实施例所述，本发明采用简单的逻辑电路，以简单步骤产生指示信号，以指示补偿方向。使用简单的充放电电路以维持并调整校正电位，并且使用简单的时序控制电路以控制校正时段。因此可解决零位准误差的问题，而且不需要先前技术所倚赖的数字模拟转换器与缓存器，可简化电路设计，并节省面积。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下面结合附图对本发明的优选实施例进行详细说明。
图1为包含本发明所提出的零位准误差自动补偿电路的一实施例的视频模拟数字转换电路架构图；图2为本发明所提出的零位准误差自动补偿电路的一实施例如何产生指示信号的示意图；图3为本发明所提出的零位准误差自动补偿电路的一实施例当中，校正电位产生器的电路图；图4为本发明所提出的零位准误差自动补偿电路的一实施例当中，零位准误差自动补偿过程的相关信号时序图；图5为本发明所提出的零位准误差自动补偿方法的一实施例的流程图。
主要附图标记说明100直流电压101模拟影像信号102箝位信号103差动信号缓冲器104、105差动信号
106管线式模拟数字转换器107取样电路108管线式模拟数字转换器的第一级109管线式模拟数字转换器的第二级110管线式模拟数字转换器的最后级111数字影像信号112最后级的比较器数组的输出113本发明提出的零位准误差自动补偿电路114校正电位产生器115指示信号产生器116时间控制器117非零信号118欠位信号119延迟信号120校正电位201最后级的输入，即倒数第二级的输出202底部参考电位203顶部参考电位204分压电路205～207比较器208编码装置209比较器数组301与门302～305金氧半场效晶体管306反相器307电容器401完成零位准误差自动补偿的时刻502箝位信号处于逻辑高电位？504将两个比较器的所有可能输出组合，一一对应至四个二进制数506比较器的输出组合对应至二进制数其中最高者？
508输出表示偏高的指示信号510比较器的输出组合对应至二进制数其中最低者？512输出表示偏低的指示信号514提供校正电位516产生延迟信号518校正时段？520指示信号表示偏高？522降低校正电位524指示信号表示偏低？526提高校正电位具体实施方式
下面以一实施例，说明本发明提出的零位准误差自动补偿电路。
图1为一个视频(video signal)模拟数字转换电路的架构图，主要包括差动信号缓冲器103、管线式模拟数字转换器(pipelineanalog-to-digital converter)106、以及本发明提出的零位准误差(zerooffset)自动补偿电路的一个实施例113。其中差动信号缓冲器103负责接收直流电压100、模拟影像信号101以及校正电位120，提供缓冲并输出差动信号104与105至管线式模拟数字转换器106所包含的取样(sample and hold)电路107。而管线式模拟数字转换器106的作用则是接收差动信号104与105，经过取样电路107之后，再经过层层处理，从第一级108、第二级109，直到采用快闪式转换器(flash converter)架构的最后级110，将差动信号104与105转换为数字影像信号111输出。
至于本发明的零位准误差自动补偿电路的实施例113，主要包括指示信号产生器115、校正电位产生器114以及时间控制器116。其中指示信号产生器115耦接于最后级110与校正电位产生器114的间，作用为接收箝位(clamp)信号102，并且在箝位信号102处于逻辑高电位时，根据最后级110的比较器数组(后述)的输出112，输出一指示信号，以指示管线式模拟数字转换器106的输出(即数字影像信号111)是否偏高或偏低，进而指示零位准误差的补偿方向。在本实施例中，上述的指示信号其实包含了两个信号，也就是非零(non-zero)信号117与欠位(underflow)信号118。当非零信号117处于逻辑高电位时，表示管线式模拟数字转换器106的输出偏高；而当欠位信号118处于逻辑低电位时，则表示管线式模拟数字转换器106的输出偏低。
另一个组件，校正电位产生器114，则耦接于指示信号产生器115、时间控制器116以及差动信号缓冲器103之间。作用是输出校正电位120至差动信号缓冲器103，并且于延迟信号119(后述)与箝位信号102皆处于逻辑高电位的校正时段内，根据非零信号117与欠位信号118的方向指示，调整校正电位120，以透过校正电位120影响差动信号缓冲器103输出的差动信号104与105，进而补偿管线式模拟数字转换器106的零位准误差。
最后一个组件是时间控制器116，耦接于校正电位产生器114，负责根据管线式模拟数字转换器106的时脉信号(未绘示于图中)加以除频，以产生并输出延迟信号119，以影响上述的校正时段，使管线式模拟数字转换器106的补偿速度小于转换延迟速度，进而稳定转换过程。
图2说明指示信号产生器115如何产生指示信号，也就是非零信号117与欠位信号118。首先，在管线式模拟数字转换器106的最后级110之中，有一个分压电路204，其作用是在底部参考电位(bottomreference)202与顶部参考电位(top reference)203之间划分出多个等间隔的中间电位。然后如图2所示，比较器数组209之内的比较器(图2仅绘示第一个比较器205、第二个比较器206以及最后一个比较器207，实际的比较器数量视最后级110的分辨率而定)会分别比较这些中间电位(也可能包含底部参考电位202与顶部参考电位203)和最后级110的输入201(也就是上一级的输出)的大小，并且输出比较结果。本实施例中的比较器会在最后级110的输入201大于或等于比较器对应的中间电位时输出逻辑高电位，否则就输出逻辑低电位。实际上并不拘泥于本实施例的做法，只要能清楚分辨最后级输入201与各中间电位的大小关系即可。
比较器数组209所输出的比较结果，经过编码装置208的编码之后，就是管线式模拟数字转换器106所输出的数字影像信号111。不过本实施例需要的是编码之前的比较器数组输出112。在本实施例中，指示信号产生器115是将比较器数组209当中，最靠近底部参考电位202的两个比较器205与206的所有可能输出组合，一一对应至从0到3这四个二进制数。其中越高的二进制数，表示它对应的最后级输入201也越高。指示信号产生器115会在比较器205与206的输出组合对应到3时，输出逻辑高电位的非零信号117，表示管线式模拟数字转换器106的输出，也就是数字影像信号111偏高；并且在比较器205与206的输出组合对应到0时，输出逻辑低电位的欠位信号118，表示数字影像信号111偏低。这其中的判断依据，是在最后级输入201处于比较器205与206各自对应的中间电位(比较器205的中间电位可能就是底部参考电位202)之间时，视为不存在零位准误差，不需要补偿。如果最后级输入201小于比较器205的中间电位，表示需要提高校正电位120；反之如果最后级输入201大于或等于比较器206的中间电位，则表示需要降低校正电位120。
上面的做法可以加以延伸，使其更有弹性。最一般的做法是将比较器数组209当中，最靠近底部参考电位202的X个比较器的所有可能输出组合，一一对应至2X个二进制数。然后在这些比较器的输出组合对应到这些二进制数其中最高的Y个其中之一时，输出逻辑高电位的非零信号117；并且于这些比较器的输出组合对应到这些二进制数其中最低的Z个其中之一时，输出逻辑低电位的欠位信号118。其中X为一大于或等于2的正整数，Y与Z皆为正整数，而且Y+Z＜2X。和上面的做法比对后不难发现，在上面的做法当中，X等于2，而且Y与Z皆等于1。
图3为本实施例的校正电位产生器114的详细电路图。如图所示，电容器307负责维持输入至差动信号缓冲器103的校正电位120。当延迟信号119与箝位信号102皆处于逻辑高电位时，会透过与门(ANDgate)301和反相器(inverter)306，开通金氧半场效晶体管(metal oxidesemiconductor field effect transistor，简称为MOSFET)302与305。此时如果非零信号117为逻辑高电位，就会开通金氧半场效晶体管304，打开电容器307的放电路径，降低校正电位120；如果欠位信号118为逻辑低电位，就会开通金氧半场效晶体管303，打开电容器307的充电路径，提高校正电位120。由此可知，校正电位产生器114只有在延迟信号119与箝位信号102皆处于逻辑高电位的校正时段，才会调整校正电位120。而校正电位120的改变，会影响差动信号缓冲器103输出的差动信号104与105，进而补偿管线式模拟数字转换器106的零位准误差。
总体来说，本实施例是以箝位信号102控制校正时段的时机，并且以延迟信号119控制校正时段的长度。因为补偿时机与取样电路107的取样时间到管线式模拟数字转换器106最后转换出结果的延迟有关，所以补偿只需要在间隔的取样时间完成即可，不需要每一笔资料都做。在箝位信号102处于逻辑高电位时，输入差动信号缓冲器103的模拟影像信号101会是零位准(blanking)信号。理论上，此时管线式模拟数字转换器106输出的数字影像信号111应该维持在零位，此时做零位准误差补偿才有意义。所以指示信号产生器115在这时候才输出有效的非零信号117与欠位信号118。校正电位产生器114也在这时候才调整校正电位120。至于箝位信号102处于逻辑低电位时，输入差动信号缓冲器103的模拟影像信号101则是一般的影像信号，此时不做零位准误差补偿。因此零位准误差的补偿过程与处理一般影像信号的时段互相交错，互不影响。
图4为本实施例的零位准误差自动补偿过程的相关信号时序图。本实施例的延迟信号119与箝位信号102完全一致，因此本实施例的校正时段就是箝位信号102处于逻辑高电位的时段。此时如果非零信号117处于逻辑高电位，校正电位120会因为电容器307放电而降低，反之如果欠位信号118处于逻辑低电位，校正电位120会因为电容器307充电而提高。校正电位120的调整，会进而修正最后级输入201。结果如图所示，随着校正电位120的变化，最后级输入201在虚线401之后完成了零位准误差自动补偿。
除了电路之外，本发明也提出一种零位准误差自动补偿方法，下面以一实施例说明本方法。
本实施例是用在上一个实施例的电路，图6为本实施例的流程图。首先，步骤502会判断箝位信号102是否处于逻辑高电位。如果不是，表示目前不是校正时段，本实施例会跳过输出指示信号的过程，直接到步骤514提供校正电位120。反之，如果箝位信号102正处于逻辑高电位，步骤504会将比较器205和206的所有可能输出组合，一一对应至四个二进制数。当然，其中越高的二进制数，表示对应的最后级输入201也越高。然后步骤506会判断比较器205和206的输出组合是否对应到四个二进制数当中最高的一个。如果是，步骤508会输出表示数字影像信号111偏高的指示信号，也就是让非零信号117呈现逻辑高电位。否则步骤510会判断比较器205和206的输出组合是否对应到四个二进制数当中最低的一个。如果是，步骤512会输出表示数字影像信号111偏低的指示信号，也就是让欠位信号118呈现逻辑低电位。否则就不输出指示信号，进入步骤514提供校正电位120给差动信号缓冲器103。
上面的提供指示信号的流程，可以和上一个实施例一样做变化，也就是使用更多个比较器，将它们的输出组合对应到更多个二进制数。本实施例使用的是比较简单的做法。
接下来，步骤516会根据管线式数字模拟转换器106的时脉信号加以除频，产生延迟信号119。然后步骤518会判断目前是否为校正时段，也就是延迟信号119与箝位信号102是否皆处于逻辑高电位。如果不是，就不需要调整校正电位120，本实施例的流程至此结束。
如果步骤518判断目前是校正时段，步骤520会判断指示信号是否表示数字影像信号111偏高，也就是非零信号117是否处于逻辑高电位。如果是，步骤522会降低校正电位120。否则步骤524会判断指示信号是否表示数字影像信号111偏低，也就是欠位信号118是否处于逻辑低电位。如果是，步骤526会提高校正电位120。否则本实施例的流程至此结束，不调整校正电位120。
如本发明的优选实施例所述，本发明采用简单的逻辑电路(指示信号产生器115)，以简单步骤产生指示信号，以指示补偿方向。使用简单的充放电电路(校正电位产生器114)以维持并调整校正电位120，并且使用简单的时序控制电路(时间控制器116)以控制校正时段。因此可解决零位准误差的问题，而且不需要先前技术所倚赖的数字模拟转换器与缓存器，可简化电路设计，并节省面积。
虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求所限定的为准。
权利要求
1.一种零位准误差自动补偿电路耦接于一管线式模拟数字转换器的一最后级与一差动信号缓冲器之间，该零位准误差自动补偿电路包括一指示信号产生器，耦接于该最后级，根据该最后级所包含的一比较器数组的输出，输出指示该管线式模拟数字转换器的输出是否偏高或偏低的一指示信号；一校正电位产生器，耦接于该指示信号产生器与该差动信号缓冲器之间，输出一校正电位至该差动信号缓冲器，并于根据一延迟信号所决定的一校正时段内，根据该指示信号调整该校正电位；以及一时间控制器，耦接于该校正电位产生器，输出该延迟信号，以影响该校正时段，使该管线式模拟数字转换器的补偿速度小于该管线式模拟数字转换器的转换延迟速度。
2.如权利要求1所述的零位准误差自动补偿电路，其中该指示信号包括一非零信号与一欠位信号，若该非零信号处于逻辑高电位，表示该管线式模拟数字转换器的输出偏高，若该欠位信号处于逻辑低电位，表示该管线式模拟数字转换器的输出偏低。
3.如权利要求1所述的零位准误差自动补偿电路，其中该指示信号产生器根据该比较器数组之中，最靠近一底部参考电位的X个比较器的输出，产生并输出该指示信号，其中X为一大于或等于2的正整数。
4.如权利要求3所述的零位准误差自动补偿电路，其中该指示信号产生器将这些比较器的所有可能输出组合，一一对应至2X个二进制数，其中越高的该二进制数，表示对应的该最后级的输入也越高，该指示信号产生器在这些比较器的输出组合对应至该些二进制数其中最高的Y个其中之一时，输出表示该管线式模拟数字转换器的输出偏高的该指示信号，并且于该些比较器的输出组合对应至该些二进制数其中最低的Z个其中之一时，输出表示该管线式模拟数字转换器的输出偏低的该指示信号，其中Y与Z皆为正整数，且Y+Z＜2X。
5.如权利要求4所述的零位准误差自动补偿电路，其中X等于2，Y等于1，且Z等于1。
6.如权利要求1所述的零位准误差自动补偿电路，其中该指示信号产生器亦接收一箝位信号，且该指示信号产生器仅于该箝位信号处于逻辑高电位时输出该指示信号。
7.如权利要求1所述的零位准误差自动补偿电路，其中该校正电位产生器亦接收一箝位信号，且该校正时段系根据该延迟信号与该箝位信号所决定。
8.如权利要求7所述的零位准误差自动补偿电路，其中该校正时段为该延迟信号与该箝位信号皆处于逻辑高电位的时段。
9.如权利要求1所述的零位准误差自动补偿电路，其中该校正电位产生器系于该指示信号表示该管线式模拟数字转换器的输出偏高时，降低该校正电位，并且于该指示信号表示该管线式模拟数字转换器的输出偏低时，提高该校正电位。
10.如权利要求1所述的零位准误差自动补偿电路，其中该时间控制器根据该管线式模拟数字转换器的时脉信号加以除频，以产生并输出该延迟信号。
11.一种零位准误差自动补偿方法，用于一视频模拟数字转换电路，该视频模拟数字转换电路包括一管线式模拟数字转换器与一差动信号缓冲器，该零位准误差自动补偿方法包括下列步骤根据该管线式模拟数字转换器的一最后级所包含的一比较器数组的输出，产生指示该管线式模拟数字转换器的输出是否偏高或偏低的一指示信号；以及提供一校正电位至该差动信号缓冲器，并于根据一延迟信号所决定的一校正时段内，根据该指示信号调整该校正电位，其中该延迟信号的目的为影响该校正时段，使该管线式模拟数字转换器的补偿速度小于该管线式模拟数字转换器的转换延迟速度。
12.如权利要求11所述的零位准误差自动补偿方法，其中该指示信号包括一非零信号与一欠位信号，若该非零信号处于逻辑高电位，表示该管线式模拟数字转换器的输出偏高，若该欠位信号处于逻辑低电位，表示该管线式模拟数字转换器的输出偏低。
13.如权利要求11所述的零位准误差自动补偿方法，其中产生该指示信号的步骤还包括根据该比较器数组之中，最靠近一底部参考电位的X个比较器的输出，产生该指示信号，其中X为一大于或等于2的正整数。
14.如权利要求13所述的零位准误差自动补偿方法，其中根据该些比较器的输出产生该指示信号的步骤还包括将这些比较器的所有可能输出组合，一一对应至2X个二进制数，其中越高的该二进制数，表示对应的该最后级的输入也越高；在这些比较器的输出组合对应至该些二进制数其中最高的Y个其中之一时，输出表示该管线式模拟数字转换器的输出偏高的该指示信号；以及于该些比较器的输出组合对应至该些二进制数其中最低的Z个其中的一时，输出表示该管线式模拟数字转换器的输出偏低的该指示信号，其中Y与Z皆为正整数，且Y+Z＜2X。
15.如权利要求14所述的零位准误差自动补偿方法，其中X等于2，Y等于1，且Z等于1。
16.如权利要求11所述的零位准误差自动补偿方法，其中该指示信号仅于一箝位信号处于逻辑高电位时产生。
17.如权利要求11所述的零位准误差自动补偿方法，其中该校正时段系根据该延迟信号与一箝位信号所决定。
18.如权利要求17所述的零位准误差自动补偿方法，其中该校正时段为该延迟信号与该箝位信号皆处于逻辑高电位的时段。
19.如权利要求11所述的零位准误差自动补偿方法，其中提供并调整该校正电位的步骤还包括于该指示信号表示该管线式模拟数字转换器的输出偏高时，降低该校正电位；以及于该指示信号表示该管线式模拟数字转换器的输出偏低时，提高该校正电位。
20.如权利要求11所述的零位准误差自动补偿方法，其中该延迟信号系根据该管线式模拟数字转换器的时脉信号加以除频而产生。
全文摘要
一种用于视频模拟数字转换器的零位准误差自动补偿电路与其对应方法，此电路耦接于一管线式模拟数字转换器的最后级与一差动信号缓冲器之间，包括一指示信号产生器、一校正电位产生器以及一时间控制器。指示信号产生器输出一指示信号，以指示管线式模拟数字转换器的输出是否偏高或偏低。校正电位产生器提供一校正电位至差动信号缓冲器，并于根据一延迟信号所决定的一校正时段内，根据指示信号调整校正电位。时间控制器则输出上述的延迟信号，以影响校正时段，使管线式模拟数字转换器的补偿速度小于转换延迟速度，让补偿回路稳定。
文档编号H04N1/56GK1787379SQ20041009692
公开日2006年6月14日 申请日期2004年12月6日 优先权日2004年12月6日
发明者许博钦 申请人:凌阳科技股份有限公司