专利名称：用于重新格式化数据的系统和方法
技术领域：
本申请通常涉及数据处理，以及更具体地说，涉及用于重新格式化数字数据的系统和技术。
背景技术：
在数字通信应用中，例如，时分复用(TDM)系统，将话音数据从模拟转换成数字格式，以及在通信网络上发送二进制数字(位)。以耦合到通信网络线路的设备可理解的组织格式，在多个物理通信网络线路上串行地流动数字化话音数据位。
图1示例说明TDM通信数据的例子，其中，在多个通信线路上承载数字话音数据的串行流100。每个线路或流100被逻辑地划分成帧序列110，以及每一帧110包括信道序列120。使用每个包括8位数据104的字节102，将信息从源递送到目的地。帧110包含128个信道120。信道120被指定信道0、信道1、...、信道126以及信道127。指定电话会话将占用一个信道，例如流No.2的信道1。注意每个信道被分配其流的每一帧110中的一个字节。因此，在信道(例如信道1)上执行的会话被分段成字节大小的部分，与占用流中的其他127个信道的127个其他会话共用同一流(例如流No.2)。总的来说，承载24个数据流的系统能同时处理(24流×128会话/流)＝3072个会话，尽管不连续。即，对于数据110的每个流式帧，128个会话(与它们的参与者实时)被执行，但物理地共用128个信道120中的帧110。在一个例子中，数据传输频率是具有122nsec周期的8.192MHz。
尽管TDM是用于数据传输的通用格式，不总是可能或方便地接收根据上述TDM串行流格式的数字化话音数据。在一些情况下，接收、转发或处理数据流的硬件不适合于TDM格式。因此，由于几个原因的任何一个，期望将数字话音数据流重新格式化为另一有用格式。
发明内容
本公开内容的一个方面针对一种用于将至少一个数据流转换成数据单元格式(cell format)的系统，包括异步队列，以第一时钟频率从至少一个数据流接收数据，以及以第二时钟频率提供异步队列输出；存储器阵列，接收异步队列的输出并提供存储器阵列输出；以及寄存器，获得存储器阵列输出并对应于数据单元格式，并行提供多个位。
本公开内容的另一方面针对一种用于将至少一个数据流转换成数据单元格式的方法，以第一时钟频率从至少一个数据流接收数据到异步阵列中，以及以第二时钟频率，从异步队列提供异步队列输出；将异步队列的输出置于存储器阵列中，以及从存储器阵列提供存储器阵列输出；以及在寄存器接收存储器阵列输出，以及对应于数据单元格式，从寄存器并行提供多个位。
本发明的又一方面针对一种转换器，用于将数据从第一格式转换成第二格式，包括用于接收对应于第一数据格式的至少一个串行数据流的元件；用于存储至少一个串行数据流的元件，串行数据流的多个位被并行存储；以及用于对应于第二数据格式，将存储元件中存储的数据读取到并行总线上的元件。
为更全面地理解本公开内容的特性和目的，将结合附图，参考下述详细描述，其中，使用相同的标记来表示相同或类似的部件，其中图1示例说明根据现有技术的串行TDM数据的几个帧；图2示例说明根据本发明，串行-单元和单元-串行转换器的示例性实施例；图3示例说明RAM阵列设备的排列；图4示例说明示例性数据单元格式；以及图5示例说明根据RAM阵列的读-写配置的示例性数据排列。
具体实施例方式
如上述简单所述，在多个线路上的串行流中传送TDM话音数据。下面，参考特定示例性实施例，更详细和具体地提供用于将TDM数据重新格式化成另一有用格式的系统和方法。应注意到使用相同本原理，其他格式和实施例也是可能的，以及由本领域的技术人员理解这些改进和扩展。
图2是用于将串行TDM流转换成单元数据块，以及将单元数据块转换成串行TDM流的系统的示例性实施例的框图。系统500的单独部件能用于实现重新格式化的每种类型。在本例子中，电路510将数据从串行TDM流重新格式化成并行单元格式，以及电路520将并行单元格式重新格式化成串行TDM格式。系统500的部件510、520的每一个能单独地实现或位于各个电路板或集成电路上。系统500适合于用在与使用TDM格式的其他系统交互的通信系统中，由此TDM流到达入口530，被转换成单元格式，被处理，然后返回到TDM流，由TDM出口路径560发出。
电路510将在入口530处以TDM流格式到达的数据转换成入口单元路径线540处的单元格式。如前参考图1所述，在TDM入口530处提供24个TDM数据流(在24个单独的串行流中)。在图2中，通过入口线上的斜杠和数字“24”图形地表示。530处的进入数据出现在8.192MHz的时钟“CLK8”频率，即，每122nsec到来24位。去交织器501提供两个12位数据流，一个流用于奇数流以及另一流用于偶数输入流。奇数和偶数位流被置于入口异步队列505中。
在更高频率100MHz(“CLK 100”)，执行入口异步队列505的操作下游。现在时钟为100MHz的12位宽的奇偶流507由复用器511复用以便提供通过并行输入515递送到RAM阵列517的相应单输出流对513。所读取的第一字包含24个输入TDM流的每一个的信道0的位7，以及在位位置6处写入RAM阵列517的顺序地址。所读取的下一字包含所有24个TDM流的信道0的位6，以及也在位位置6处写入RAM阵列517的顺序地址。重复该过程，直到TDM流的位0在位位置0处写入RAM阵列517的顺序地址。因此，由电路510以8MHz接收的530处的TDM串行数据在100MHz以串行形式递送到RAM阵列517。在下文中，将更详细地论述RAM阵列517，以及在一些实施例中，提供比用于将数据从串行转换成并行格式的传统触发器设计在空间、成本和其他设计节省以及格式化方面的优点。
使用RAM阵列517提供了成本和空间节省，这在集成电路应用中很重要。为了在没有本发明的RAM阵列517的情况下执行上述功能，根据传统的设计方法，每个RAM阵列需要96个触发器(12×8)。然而，根据示例性例子，RAM阵列517的占用面积更小，以及仅等于约8个触发器的占用面积，提供实质面积节省。可以串行加载(写入)RAM阵列，然后并行读取。当然，该过程除在该例子中给出的外，适合于阵列和字大小。
RAM阵列517将奇和偶字节521输出到寄存器525，以及所有RAM阵列517的内容被并行读取，以及组合来自奇偶部分的字节以便形成16位字。使用寄存器525，该字与后续RAM读取的输出结合来创建发送到入口同步队列531的32位字。寄存器525是32位(8×4)寄存器，时钟为100MHz，以及将32位并行提供给入口同步队列531。入口同步队列531然后在入口单元路径540处输出32位宽并行数据单元。入口单元路径540能用来将单元数据提供给以单元格式而不是TDM格式处理数据的通信系统部件。当这种通信系统已经接收或处理单元数据时，使用并串行电路520，可以将单元格式数据以TDM串行格式返回到外部网络。
电路520接收以100MHz写入出口同步队列536中的32位宽并行单元作为输入出口单元550。将字节534的奇偶组提供给复用器对528。复用器528将数据字节526输出到RAM阵列对524。通过与用在入口RAM阵列517路径中的类似位布局，分离与奇偶流有关的字节并写入RAM阵列524。从地址0开始以及以地址11结束读出对应于位7的两个16×1RAM字的每一个，从而为24个数据流的每一个提供信道0的位7。对RAM阵列524中的剩余7个RAM对重复该过程。
RAM阵列524输出两个数据字节522，由复用器518复用成两个相应的1位流516。通过12线对514，将1位流516提供给12位寄存器512。时钟为100MHz的寄存器512将两个12位输出提供给出口异步队列506。比较嵌入每个单元中的单元号和跟踪必须输出的下一单元的编号的本地计数器。如果不存在匹配或下一单元还未到达，输出0xFF，用于所有24个流上的信道并生成中断。然后，出口异步队列506以8MHz，将12位数据的两个集合(奇，偶)输出到输出线504上。交织器502以适当的顺序，将24位数据(12奇，12偶)放在出口TDM串行流线560上，可用作至TDM串行通信系统的24帧。可以通过数字开关，将TDM串行流发送到话音处理系统。
在现场可编程门阵列(FPGA)设备中构造整个系统500，或可以由一个或多个电路板或集成电路上的电子部件组装。而且，可通过使用其他辅助电路和系统(未示出)和附属软件来操作、控制和处理通过系统的数据，而增强或扩充系统。
图3示例说明RAM阵列517、524，其功能如上所述。在该例子中，RAM阵列517、524是8位宽和16位深。与等效的触发器相比，RAM设备占用更少空间，以及具有嵌入RAM阵列而不是在设备外，如在触发器阵列中的寻址功能性。在每个RAM阵列517、524中封装8个RAM设备610。标记为“A”的线是输入到阵列的4位寻址，标记为“WE”的线表示写使能，标记为“WD”的线表示写入数据，以及标记为“RD”的线表示读取数据。RAM阵列也获得时钟“CLK”输入(在本例子中以100MHz)。在更慢(8.192MHz)时钟的122nsec周期内，存在12个快速(100MHz)时钟的10nsec周期的事实允许对于24个输入TDM帧集实时执行所述步骤。
图4示例说明根据与本发明兼容的一个实施例的示例性数据单元格式。每个单元700包含来自输入24个TDM数据流的每一个的两个数据信道/字节720，730。因此，根据本发明示例性单元格式，由64个单元承载一个TDM帧。在该图中，“ST”表示流号，以及“CH”表示流内的信道号，以及“n”为从“0”开始的偶数。在第一字节(字节0)中提供识别帧内的单元的2位帧号和6位单元号。
图5示例说明用于RAM阵列517、524中的位的示例性位布局表。单元作为多个32位字被写入出口同步队列536中。表800对应于在前一图中所述的硬件，并包括12行810和8列820。该表用由流“ST”和位编号指示的数据填充，以及填充顺序是按列，从上到下(12位830)。相反，按行从左到右(8位840)读取该RAM阵列。
在一个示例性实施例中的上述系统，以及用于从串行TDM格式到单元格式，再回到串行TDM格式的读取、存储和写入数据的方法用在其中使用TDM和单元格式的通信应用中，以及完成从一个格式到另一个的转换。应理解到所提供的例子不是限制性或排它性的，相反，本发明，如由下述权利要求所指定的包含相同范围内的许多改进和扩大。
权利要求
1.一种用于将至少一个数据流转换成数据单元格式的系统，包括异步队列，以第一时钟频率从至少一个数据流接收数据，并以第二时钟频率提供异步队列输出；存储器阵列，以串行方式接收异步队列输出，并以并行方式提供存储器阵列输出；以及寄存器，获得存储器阵列输出并对应于数据单元格式，并行提供多个位。
2.如权利要求1所述的系统，其中，第二时钟频率快于第一时钟频率。
3.如权利要求1所述的系统，进一步包括位于所述异步队列和存储器阵列之间的复用器。
4.如权利要求1所述的系统，其中，所述存储器阵列由包括多个位位置的至少一个RAM设备组成。
5.如权利要求1所述的系统，进一步包括从所述寄存器接收多个位以及提供输出位的数据单元的同步队列。
6.如权利要求1所述的系统，其中，至少一个数据流包括串行时分复用TDM数据。
7.一种用于将至少一个数据流转换成数据单元格式的方法，包括以第一时钟频率，从至少一个数据流接收数据到异步队列中，并以第二时钟频率，从所述异步队列提供异步队列输出；以串行方式，将异步队列输出置于存储器阵列中，并以并行方式，从存储器阵列提供存储器阵列输出；以及在寄存器接收存储器阵列输出，并对应于数据单元格式，从寄存器并行提供多个位。
8.一种转换器，用于将数据从第一格式转换成第二格式，包括用于接收对应于第一数据格式的至少一个串行数据流的部件；用于存储至少一个串行数据流的部件，串行数据流的多个位被并行存储；以及用于读取部件中存储的数据以便对应于第二数据格式存储到并行总线上的部件。
9.一种用于将数字数据从串行格式重新格式化为单元格式的系统，该系统包括输入处理器，以第一时钟频率接收多个输入串行数据流，并以第二时钟频率输出对应于输入串行数据流的多个位，所述第二时钟频率快于所述第一时钟频率；复用器，从输入处理器的输出获得输入，并提供顺序复用器输出；存储器阵列，从复用器的输出顺序地获得输入；寄存器，耦合到存储器阵列，并用来从存储器阵列并行地读取数据内容的至少一个字；以及输出处理器，从寄存器并行地接收数据内容的至少一个字，并生成对应于多个输入串行数据流的数据的单元格式化字。
全文摘要
提供一种用于将串行(例如TDM)数据流转换成并行(例如单元)数据的转换器。也公开了从单元到TDM格式的转换。提供用于在串行和并行数据格式之间转换的方法。在一些应用中，可以以一个或多个串行和单元数据格式来捕获、处理和存储数字数据的通信数据流。
文档编号H04J3/16GK1817011SQ200480019241
公开日2006年8月9日 申请日期2004年6月3日 优先权日2003年6月3日
发明者哈梅德·埃斯拉吉安 申请人:思达伦特网络公司