移动通信系统中用于编码/解码传输信息的方法和设备的制作方法

专利名称：移动通信系统中用于编码/解码传输信息的方法和设备的制作方法
技术领域：
本发明涉及蜂窝式码分多址(CDMA)通信终端。更具体地说，本发明涉及用于将传输信息编码/解码的方法和设备。
背景技术：
通用移动电信服务(UMTS)是第三代(3G)移动通信系统，其使用宽带码分多址(W-CDMA)方案，并且基于欧洲移动通信系统的全球移动通信系统(GSM)和通用分组无线业务(GPRS)。UMTS提供一种一致性服务，通过它移动电话或计算机的用户能够在遍及全球的任何地方以至少2Mbps的高速率传输基于分组的数据和数字化的声音、视频和多媒体数据。
为了提高上行链路中的分组传输(即，从用户设备(UE)至基站(BS或节点B)的传输)的性能，UMTS系统使用增强上行链路专用信道(EUDCH或E-DCH)作为传输信道。为了支持更稳定高速的数据传输，E-DCH支持像自适应调制与编码(AMC)、混合自动重送请求(HARQ)、更短的传输时间间隔(TTI)等等那样的技术。
AMC为通过根据节点B和UE之间的信道状态，确定数据信道的调制方案和编码方案来提高资源的使用的效率的一种技术。调制和编码方案(MCS)为调制方案和编码方案的组合，且根据可支持的调制方案和编码方案，能够定义各种各样的MCS。根据UE和节点B之间的信道状态，AMC自适应地确定MCS级数，从而提高资源使用的效率。
HARQ是为了当最初所传输的数据分组包括错误的数据分组时补偿错误数据分组而重新传输分组的一种技术。能够将HARQ方案分类为追赶合并(CC)方案和增量冗余(IR)方案，通过追赶合并(CC)方案重新传输与错误的初始分组的那个一样的格式的分组，通过增量冗余(IR)方案重新传输与错误的初始分组的那个不同的格式的分组。
此外，E-DCH允许短于为第三代合作伙伴计划(3GPP)的Release5(Rel5)所提出的最小的TTI长度的10ms的TTI，从而缩小重传输延迟时间并实现很高的系统吞吐量。
节点B控制调度为关于使用E-DCH的数据传输的方案，其中节点B确定是否传输上行链路数据、关于可用的数据速率的上限等等，并将所确定的信息作为调度命令传输至UE，而UE参考该调度命令确定上行链路E-DCH的数据速率，并以所确定的数据速率传输数据。
根据节点B控制调度，为了提高整个系统的性能，将在能够防止由节点B所测量的噪声增加或热噪声的增加(RoT)的值超过目标值的范围之内的较低的数据速率分配给位于远离节点B的UE，并将较高的数据速率分配给位于接近节点B的UE。RoT代表在上行链路中节点B所使用的无线资源，并由如下的方程(1)定义RoT＝Io/No……………… (1)在方程(1)中，Io表示关于节点B的整个接收频带的功率谱密度，其相应于节点B所接收到的所有的上行链路信号的量，以及No表示节点B的热噪声功率谱密度。因此，最大可允许RoT代表在上行链路中节点B能够使用的整个无线资源。
图1是通过典型的E-DCH所实现的传输和接收的流程图。
首先，在步骤102，节点B和UE设立E-DCH。设立步骤102包括通过专用传送信道的消息的传输。当已完成了E-DCH的设立时，在步骤104UE将调度信息报告给节点B。调度信息包代表上行链路信道状态的UE传输功率信息、UE可传输的额外功率的信息、关于在UE的缓冲器中的传输而积累的数据量，等等。
在通信期间从多个UE接收到调度信息之后，节点B监控UE的调度信息，以致在步骤106安排UE的每一个的数据传输。然后，节点B确定允许UE的上行链路分组传输，并在步骤108传输调度分配命令至UE。该调度分配命令包括指示给UE的最大可允许数据速率的增加/保持/减小，或者指示给UE的最大可允许数据速率或关于所允许的传输的定时的调度分配信息。
在步骤110，基于调度分配命令，UE确定将要通过上行链路传输的E-DCH的传送格式(TF)，并在步骤112传输TF相关的信息，以及在步骤114通过E-DCH传输上行链路分组数据至节点B。TF相关的信息包增强传送格式指示符(E-TFI)，其代表将E-DCH的分组数据解调中必需的资源信息。在步骤114，UE考虑到信道状态和节点B所分配的最大可允许数据速率而选择一个MCS级数，并通过该MCS级数传输上行链路分组数据。
在步骤116，节点B确定在TF相关的信息和分组数据中是否存在错误。在步骤118，当分组数据的任何一项具有错误时，节点B通过ACK/NACK信道传输否定确认(NACK)至UE，而当分组数据中的任何一项都无错误时，传输肯定确认(ACK)。当节点B已经传输了ACK，其意味着分组数据传输的完成时，UE通过E-DCH传输新的用户数据。然而，当UE已接收到NACK时，UE通过E-DCH重新传输具有相同的内容的分组数据。
在如上文所描述的环境中，为了实行有效的调度，考虑到UE的缓冲器状态和功率状态以及RoT等等，节点B将低数据速率分配给远离节点B的UE或在恶劣的信道条件下的UE或用于接收具有低优先权的服务的UE，而将高数据速率分配给接近节点B的UE或在良好的信道条件下的UE或用于接收具有高优先级的服务的UE，从而提高整个系统的性能。
为了支持如上文所描述而操作的E-DCH，UE必须如在步骤104所执行的，将调度信息报告给节点B。如上文所描述的，调度信息包括代表上行链路信道状态的UE传输功率信息、UE可传输的额外功率的信息、在UE的缓冲器中积累的用于传输的数据量，等等。
相应地，存在提供用于传输和接收具有像调度信息和TF相关的信息那样的预定大小的信息的特定的信道编码方案的系统和方法的需要。

发明内容
相应地，本发明为了充分地解决现有技术中出现的上述和其它问题而做出，且本发明的目的是提供一种用于提高关于所传输的信息的纠错能力的方法和设备，从而减小比特误码率和块误码率，并提高可靠性。
本发明的另一个目的是提供一种能够生成具有良好的最小距离特征的纠错码、能够实现软判决解码、以及能够减小关于通过使用反向快速哈达玛变换(IFHT)解码器解码的计算量的方法和设备。
本发明的另一个目的是提供一种当提高特别位的纠错能力时，能够实行解码的方法和设备。
为了达到这些和其它目的，提供了一种用于在支持分组数据业务的移动通信系统中，编码关于分组数据业务的N位信息的方法，其中N为大于6的正整数，该方法包括通过使用[32，N]二阶理德穆勒码编码N位信息、通过使用[8，N-6]一阶理德穆勒码编码从N位信息之中的(N-6)位信息、以及将由[32，N]二阶理德穆勒码所编码的符号与由[8，N-6]一阶理德穆勒码所编码的符号连接，从而输出包括40个经编码的符号的[40，N]码字的步骤，其中[32，N]二阶理德穆勒码包括来自每个都具有长度为32的10个基序列之中的数目为N的较高的[32，N]基序列，该10个基序列如下文所示。
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 10 0 0 0 1 0 1 0 1 1 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 10 0 0 1 1 1 0 0 0 0 1 1 0 1 1 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1根据本发明的另一个方面，提供了一种用于在支持分组数据业务的移动通信系统中，编码关于分组数据业务的N位信息的设备，其中N为大于6的正整数，该设备包括用于通过使用[32，N]二阶理德穆勒码编码N位信息的[32，N]二阶理德穆勒编码器、用于通过使用[8，N-6]一阶理德穆勒码编码来自N位信息之中的(N-6)位信息的[8，N-6]一阶理德穆勒编码器、以及用于将由[32，N]二阶理德穆勒码所编码的符号与由[8，N-6]一阶理德穆勒码所编码的符号连接，从而输出包括40个经编码的符号的[40，N]码字的多路复用器，其中[32，N]二阶理德穆勒码包括来自每个都具有长度为32的10个基序列之中的数目为N的较高的[32，N]基序列，该10个基序列如下文所示。
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 10 0 0 0 1 0 1 0 1 1 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 10 0 0 1 1 1 0 0 0 0 1 1 0 1 1 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1根据本发明的另一个方面，提供了一种用于在支持分组数据业务的移动通信系统中，编码关于分组数据业务的N位信息的方法，其中N为正整数，该方法包括通过使用[32，N]二阶理德穆勒码编码N位信息、通过使用[8，M]不等保护码编码来自N位信息之中的要求增强纠错能力的M位信息，其中M为小于N的正整数、以及将由[32，N]二阶理德穆勒码所编码的符号与由[8，M]不等保护码所编码的符号连接，从而输出包括40个经编码的符号的[40，N]码字的步骤，其中[32，N]二阶理德穆勒码包括来自每个都具有长度为32的七个基序列之中的数目为N的[32，N]基序列，该七个基序列如下文所示。
0 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1根据本发明的另一个方面，提供了一种用于在支持分组数据业务的移动通信系统中，编码关于分组数据业务的N位信息的设备，其中N为正整数，该设备包括用于通过使用[32，N]二阶理德穆勒码编码N位信息的[32，N]二阶理德穆勒编码器、用于通过使用[8，M]不等保护码编码来自N位信息之中的要求增强的纠错能力的M位信息的[8，M]不等保护编码器，其中M为小于N的正整数、以及用于将由[32，N]二阶理德穆勒码所编码的符号与由[8，M]不等保护码所编码的符号连接，从而输出包括40个经编码的符号的[40，N]码字的多路复用器，其中[32，N]二阶理德穆勒码包括来自每个都具有长度为32的七个基序列之中的数目为N的[32，N]基序列，该七个基序列如下文所示。
0 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1根据本发明的另一个方面，提供了一种用于在支持分组数据业务的移动通信系统中，编码关于分组数据业务的N位信息的方法，其中N为大于5的正整数，该方法包括通过使用[16，N]二阶理德穆勒码编码N位信息、通过使用[4，N-5]代码编码来自N位信息之中的(N-5)位信息、以及将由[16，N]二阶理德穆勒码所编码的符号与由[4，N-5]代码所编码的符号连接，从而输出包括20个经编码的符号的[20，N]码字的步骤，其中[16，N]二阶理德穆勒码包括来自每个都具有长度为16的七个基序列之中的数目为N的[16，N]基序列，该七个基序列如下文所示。
0 1 1 0 0 0 1 1 1 1 1 1 0 1 0 10 1 1 1 1 1 1 0 0 0 1 0 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1根据本发明的另一个方面，提供了一种用于在支持分组数据业务的移动通信系统中，编码关于分组数据业务的N位信息的设备，其中N为大于5的正整数，该设备包括用于通过使用[16，N]二阶理德穆勒码编码N位信息的[16，N]二阶理德穆勒编码器、用于通过使用[4，N-5]代码编码来自N位信息之中的(N-5)位信息的[4，N-5]编码器、以及用于将由[16，N]二阶理德穆勒码所编码的符号与由[4，N-5]代码所编码的符号连接，从而输出包括20个经编码的符号的[20，N]码字的多路复用器，其中[16，N]二阶理德穆勒码包括来自每个都具有长度为16的七个基序列之中的数目为N的[16，N]基序列，该七个基序列如下文所示。
0 1 1 0 0 0 1 1 1 1 1 1 0 1 0 10 1 1 1 1 1 1 0 0 0 1 0 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1根据本发明的另一个方面，提供了一种用于在支持分组数据业务的移动通信系统中，编码关于分组数据业务的N位信息的方法，其中N为正整数，该方法包括通过使用[16，N]二阶理德穆勒码编码N位信息、通过使用[4，M]不等保护码编码来自N位信息之中的要求增强的纠错能力的M位信息，其中M为小于N的正整数、以及将由[16，N]二阶理德穆勒码所编码的符号与由[4，M]不等保护码所编码的符号连接，从而输出包括20个经编码的符号的[20，N]码字的步骤，其中[16，N]二阶理德穆勒码包括来自每个都具有长度为16的七个基序列之中的数目为N的[16，N]基序列，该七个基序列如下文所示。
1 1 1 1 1 1 0 0 0 1 0 1 0 1 1 01 1 0 0 0 1 1 1 1 1 1 0 1 0 1 01 0 1 0 1 0 1 0 1 0 1 0 1 0 1 00 1 1 0 0 1 1 0 0 1 1 0 0 1 1 00 0 0 1 1 1 1 0 0 0 0 1 1 1 1 00 0 0 0 0 0 0 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1根据本发明的另一个方面，提供了一种用于在支持分组数据业务的移动通信系统中，编码关于分组数据业务的N位信息的设备，其中N正整数，该设备包括用于通过使用[16，N]二阶理德穆勒码编码N位信息的[16，N]二阶理德穆勒编码器、用于通过使用[4，M]不等保护码编码来自N位信息之中的要求增强的纠错能力的M位信息的[4，M]编码器，其中M为小于N的正整数、以及将由[16，N]二阶理德穆勒码所编码的符号与由[4，M]不等保护码所编码的符号连接，从而输出包括20个经编码的符号的[20，N]码字的多路复用器，其中[16，N]二阶理德穆勒码包括来自每个都具有长度为16的七个基序列之中的数目为N的[16，N]基序列，该七个基序列如下文所示。
1 1 1 1 1 1 0 0 0 1 0 1 0 1 1 01 1 0 0 0 1 1 1 1 1 1 0 1 0 1 01 0 1 0 1 0 1 0 1 0 1 0 1 0 1 00 1 1 0 0 1 1 0 0 1 1 0 0 1 1 00 0 0 1 1 1 1 0 0 0 0 1 1 1 1 00 0 0 0 0 0 0 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1根据本发明的另一个方面，提供了一种用于在支持分组数据业务的移动通信系统中，解码关于分组数据业务的经编码的符号的方法，该方法包括步骤将所接收到的包括多个经编码的符号的信号分离成为较高的符号序列和较低的符号序列；通过使较高的符号序列和至少一个未经掩码的符号序列与W数目的双正交沃尔什码相关而计算第一相关值，通过将基于在生成较高的符号序列中所使用的二阶理德穆勒码而生成的至少一个掩码序列加到该较高的符号序列，而生成该至少一个未经掩码的符号序列；通过使较低的符号序列与基于在生成该较低的符号序列中所使用的理德穆勒码而生成的码字相关而计算第二相关值；通过将相应的第二相关值加到来自第一相关值之中的数目为W的第一相关值的每一个，而计算关于数目为W的双正交沃尔什码的每一个的相加后的相关值；以及通过将掩码序列标号与相应于来自相加后的相关值之中的最大相关值的双正交沃尔什码标号连接而生成经解码的信息位。
根据本发明的另一个方面，提供了一种用于在支持分组数据业务的移动通信系统中，解码关于分组数据业务的经编码的符号的设备，该设备包括用于将所接收到的包括多个经编码的符号的信号分离成为较高的符号序列和较低的符号序列的多路信号分离器；用于通过使较高的符号序列和至少一个未经掩码的符号序列与数目为W的双正交沃尔什码相关而计算第一相关值的第一装置，其中通过将基于在生成较高的符号序列中所使用的二阶理德穆勒码而生成的至少一个掩码序列加到该较高的符号序列而生成该至少一个未经掩码的符号序列；用于通过使较低的符号序列与基于在生成该较低的符号序列中所使用的理德穆勒码而生成的码字相关，而计算第二相关值的第二装置；用于通过将相应的第二相关值加到来自第一相关值之中的数目为W的第一相关值的每一个，而计算关于W个双正交沃尔什码的每一个的相加后的相关值的求和器；以及用于通过将掩码序列标号与相应于来自相加后的相关值之中的最大相关值的双正交沃尔什码连接而生成经解码的信息位的相关比较器。


组合附图，从下列详细描述中，本发明的上述和其它目的、特点和优点将变得更加明显，其中图1是通过典型的E-DCH的传输和接收的流程图；图2是采用根据本发明的实施例的信道编码方案的UE的发射机的框图；图3是采用根据本发明的实施例的信道编码方案的节点B的接收机框图；图4阐明根据本发明的实施例的[40，10]编码器的配置；图5阐明根据本发明的实施例的[40，9]编码器的配置；图6阐明根据本发明的实施例的[40，8]编码器的配置；图7阐明根据本发明的实施例的[40，10]解码器的配置；图8A和8B示出在根据本发明的实施例的相关值的计算中所使用的64个沃尔什码；图9阐明根据本发明的实施例的[40，9]解码器的配置；图10阐明根据本发明的实施例的[40，8]解码器的配置；图11阐明根据本发明的实施例的E-DPCCH帧结构；
图12阐明根据本发明的实施例的[40，7]编码器的配置；图13阐明根据本发明的实施例的[40，6]编码器的配置；图14阐明根据本发明的实施例的[40，5]编码器的配置；图15阐明根据本发明的实施例的[40，7]解码器的配置；图16阐明根据本发明的实施例的[40，6]解码器的配置；图17阐明根据本发明的实施例的[40，5]解码器的配置；图18是示出根据本发明的实施例的用于相关值的计算的32个沃尔什码的表格；图19阐明根据本发明的实施例的[20，7]编码器的配置；图20阐明根据本发明的实施例的[20，6]编码器的配置；图21阐明根据本发明的实施例的[20，7]编码器的配置；图22阐明根据本发明的实施例的[20，6]编码器的配置；图23阐明根据本发明的实施例的[20，7]解码器的配置；图24是示出根据本发明的实施例的用于相关值的计算的32个沃尔什码的表格；图25阐明根据本发明的实施例的[20，6]解码器的配置；图26阐明根据本发明的实施例的[20，7]解码器的配置；以及图27阐明根据本发明的实施例的[20，6]解码器的配置。
遍及该绘图，将相同的参考数字理解为指向相同的部分、组分和结构。
具体实施例方式
以下，将参考附图描述本发明的许多示范性实施例。更进一步，在下列描述中所找到的各种各样的特定定义，例如分组识别的特定值、显示信息的内容等等，都为示范性的，并提供为帮助本发明的一般理解，并且在无这样的定义的情况下能够实现本发明，这对于本领域技术人员来说是显然的。更进一步，在下列本发明的实施例的描述中，为清楚和简明起见，省略了本领域技术人员熟知的组合于此的功能和配置的详细描述。
本说明书描述展现关于为第三代(3G)移动通信系统的通用移动通信服务(UMTS)的增强上行链路专用信道(E-DCH)的上行链路控制信息的示范性实施例。
特殊地，能够将本发明所提出的示范性信道编码方案应用于用于支持E-DCH必需的上行链路控制信息和上行链路调度信息。控制信息包E-TFI信息和HARQ相关的信息，以及调度信息可以包括UE的传输功率信息、UE可传输的额外功率的信息、在UE的缓冲器中的为传输而积累的数据量，等等。
为了指示将要传输的E-DCH的分组数据的大小，E-TFI信息要求大约5位，以及为了指示用于控制代表应用于该E-DCH分组数据的删截或重复模式的HARQ软缓冲器和冗余版本(RV)的信息，HARQ相关的信息要求大约3位。而且，为了指示关于传输功率增加/减少的功率偏移值，E-TFI信息可以要求附加的2位。因此，E-TFI要求关于E-DCH上行链路控制信息的大约10位。
从调度信息之中，考虑到信令开销，能够通过上层信令报告在UE的缓冲器中所积累的数据量，以及能够通过考虑传输功率信息和UE的功率等级，由节点B计算UE可传输的额外功率。因此，通过物理信道实际所传输的调度信息可以仅包括UE的传输功率信息。考虑到能够由UE传输的传输功率的范围，UE的传输功率信息的大小要求大约7位。
以下，将更加详细地描述当传输控制信息和调度信息时可应用的示范性信道编码方案。
作为指示线性纠错码的性能的度量，通常使用在纠错码中的码字之间的汉明距离分布。汉明距离相应于两个特别码字之间的不同符号的数目。例如，在为“ 0111”和“1101”的两个码字中，该两个码字中的第一符号和第三符号不同。因此，该两个码字之间的汉明距离为“2”。在线性纠错码中的所有码字之间的最小汉明距离定义为“最小距离”dmin。在线性纠错码中，最小距离越大，纠错性能越好。在“The Theory of Error-Correcting Codes”byF.J.MacWilliams，N.J.A.Sloane，North-Holland中公开附加的信息，其可应用内容组合于此以供参考。
能够从为包括m-序列的元素和某些其它序列的和的一组序列的序列集中导出能够用作纠错码的二阶理德穆勒(Reed Muller)码。在将包括序列的和的序列集用作线性纠错码中，序列集的最小距离越大，越有利。这样的有利的序列集包括Kasami序列集、Gold序列集和Kerdock序列集。在该序列中，最小距离dmin定义为当整个长度L＝22m，dmin＝(22m-2m)/2以及当L＝22m+1，dmin＝(22m+1-22m)/2对于[2k，k]的编码率一阶理德穆勒码的最小距离dmin为2k-1。当一阶理德穆勒码扩展为双正交码时，编码率改变为[2k，k+1]，但是最小距离dmin保持为2k-1。然而，当一阶理德穆勒码扩展为二阶理德穆勒码时，基本代码的数目增加，所以编码率改变为[2k，k+1+kC2]，且最小距离减小为一半，即，2k-2。
生成具有良好的最小距离且包括增加数目的基本代码的纠错码是更可取的。因此，本发明的实施例提供具有比现有的二阶理德穆勒码更好的最小距离特征，且包括比一阶理德穆勒码更大数目的基本代码的纠错码。在编码率方面，这样的纠错码是有利的。更进一步，根据本发明的实施例，通过反映传输特征，给予在特定位置的位较大的纠错能力。以下，将用于授予所有的位相同的纠错能力的纠错码，和用于授予较高的位较高的纠错能力的纠错码描述为不同的示范性实施例。
以下，将参考图2更加详细地描述采用根据本发明的示范性实施例的信道编码方案的UE的发射机。为了在解释本发明的实施例中的简单和清楚的目的，将省略与E-DCH无关的信道的描述。
图2是采用根据本发明的实施例的信道编码方案的UE的发射机的框图。UE接收调度分配信息并在确定E-DCH的传输率中使用它。调度分配信息指令最大可允许的数据速率的增加/维持/减小(UP/KEEP/DOWN)给UE，或者指令关于最大可允许数据速率的绝对值和关于所允许的传输的定时等等。
参考图2，E-DCH传输率确定器204参考来自节点B的调度分配信息和E-DCH数据缓冲器202中所存储的E-DCH数据量而确定E-DCH传输率。当已确定E-DCH传输率时，E-DCH传输控制器206确定E-DCH传送格式，并将所确定的格式应用于E-DCH分组发射机208。在这种情形，E-DCH传输控制器206参考来自节点B的ACK/NACK信号，并确定当它已接收到ACK信号时传输当前的E-DCH数据，以及当它已接收到NACK信号时重新传输先前所传输的E-DCH数据。
E-DCH分组发射机208根据E-DCH传送格式从E-DCH数据缓冲器202取得预定数量的数据。E-DCH数据信道编码器210将由E-DCH分组发射机208所取得的数据信道编码，并将经编码的数据应用于HARQ/速率匹配器212。HARQ/速率匹配器212实行关于经信道编码的E-DCH数据的速率匹配。在这种情形，为了确定传输是初始传输还是重新传输，HARQ/速率匹配器212参考ACK/NACK信号，并根据基于该初始传输或重新传输预先定义的删截/重复模式而实行速率匹配。交错器/物理信道映射器214将通过HARQ和速率匹配所生成的位交错并映射到增强专用物理数据信道(E-DPDCH)帧，然后在扩频器216中由关于E-DPDCH而分配的信道化代码Ce-dpdch扩频。
E-DCH传输控制器206生成相应于由E-DCH传输率确定器204所确定的E-DCH传输率的E-TFI信息，并参考ACK/NACK信号，生成将要传输的E-DCH分组数据的HARQ相关的信息和代表E-DCH的功率偏移的信息。更进一步，E-DCH传输控制器206生成包括UE的传输功率信息的调度信息，其包括关于调度的E-DCH的控制信息。
E-DCH传输控制器206所生成的E-TFI信息、HARQ相关的信息和E-DCH功率偏移信息在第一信道编码器218中由根据本发明的实施例的方案编码，然后在物理信道映射器220中映射到作为关于E-DCH的物理控制信道的增强专用物理控制信道(E-DPCCH)的一帧。类似地，由E-DCH传输控制器206所生成的调度信息在第二信道编码器219中由根据本发明的实施例的方案编码，然后在物理信道映射器220中映射到作为关于E-DCH的物理控制信道的E-DPCCH的一帧。
根据E-DPCCH子帧或帧结构，第一和第二信道编码器218和219的输出操作可以分别地由第一和第二复发器228和229重复几次，并且物理信道映射器220根据E-DPCCH帧结构将第一和第二信道编码器218和219的输出映射到E-DPCCH数据。下文将更加详细地描述根据本发明的实施例的第一和第二复发器228和229的结构。尽管在图2中阐明了两个信道编码器218和219以及两个复发器228和229，但可以通过相同的单个信道编码器将E-TFI信息、HARQ相关的信息和E-DCH功率偏移信息编码。在后面的情形，使用仅一个信道编码器和仅一个复发器。
在扩频器222中，关于E-DPCCH而分配的信道化代码Ce_dpcch将E-DPCCH数据扩频。经扩频的E-DPDCH帧和经扩频的E-DPCCH数据由多路复用器224多路复用，在扰频器226中经扰频，然后被传输。
根据本发明的一个实施例的示范性接收机以下，将参考图3更加详细地描述采用根据本发明的一个示范性实施例的信道编码方案的节点B的接收机，其仅示出相应于图2的发射机的结构，但并不局限于此。
参考图3，节点B中所接收到的信号由解扰频器300和信道补偿器302解扰频以及信道补偿，然后由解调器304分成I/Q-分支信号。能够通过分别使用将要解码的物理信道的信道化代码Ce_dpcch和Ce_dpdch，在解扩频器306和320中将I/Q-分支信号解扩频而获得E-DPCCH和E-DPDCH数据。
首先，为了解码E-DCH分组数据，由解扩频器320解扩频后的E-DPDCH数据由物理信道解映射器/解交错器322物理信道解映射以及解交错，然后由包括HARQ功能的解速率匹配器324解速率匹配。在实行解速率匹配中，解速率匹配器324参考从第一信道解码器316所获得的E-TFI信息和HARQ相关的信息。E-DCH数据信道解码器326解码经解速率匹配的数据，从而产出E-DCH分组数据。
解扩频器306将E-DPCCH数据解扩频，并且物理信道解映射器308分离并提取UE的传输功率信息，包括来自经解扩频的数据的E-TFI和HARQ相关的信息和调度信息。第一累积器312将所提取的UE的E-TFI信息和HARQ相关的信息积累与(图2的)发射机的第一复发器228的重复数目一样多的次数，且然后通过使用相应于根据本发明的实施例的(图2的)发射机的第一信道编码器218所使用的信道编码方案的信道解码方案，第一信道解码器316将所积累的信息解码。
通过第一信道解码器316所获得的E-TFI信息和HARQ相关的信息传递到解速率匹配器324，以便在E-DCH分组数据的解速率匹配和解码中使用，并传递到基站控制器，或调度器318以便在调度中使用。
第二累积器310将物理信道解映射器308所提取的调度信息积累与(图2的)发射机的第二复发器229的重复数目一样多的次数，且然后通过使用相应于根据本发明的实施例的(图2的)发射机的第二信道编码器219所使用的信道编码方案的信道解码方案，第二信道解码器314将所积累的信息解码。通过第二信道解码器314所获得的调度信息传递到基站调度器318。
考虑到分别从第一和第二信道解码器316和314所传递的信息，基站调度器318生成关于UE的调度分配信息，一同还生成UE的缓冲器状态、RoT，等等。
尽管关于发射机在图3且同样在图2中阐明了两个信道解码器314和316以及两个累积器310和312，但可以由相同的单个信道解码器将E-TFI信息、HARQ相关的信息、E-DCH功率偏移信息、和调度信息解码。在后面的情形，使用仅一个信道解码器和仅一个累积器。
以下，将[40，10]码、[40，9]码和[40，8]码描述为用于将具有为10位或更少大小的E-DCH上行链路控制信息编码的示范性编码。能够通过将[32，N]二阶理德穆勒码和[8，N-6]一阶理德穆勒码连接而获得关于具有为10位或更少大小的控制信息的[40，N]码(其中N为等于或小于10的正整数)。通过当从[40，10]码的基序列中顺序地消除最低有效的基序列时同时实行连接能够获得关于具有为10位或更少的大小的控制信息的[40，N]码(其中N为等于或小于10的正整数)。
根据本发明的实施例的示范性[40，10]码以下，将更加详细地描述用于设计具有最小距离为16的最优[40，10]码的方法。
下文的表1示出[32，10，12]码的基序列，包括每个都具有长度为32的10个基序列。[32，10，12]码中的数字“12”意味着基序列的最小长度，且[32，10，12]码也称为“[32，10]码”。从表1中的基序列之中，第七至第十基序列为从Balabanian的U.S.专利No.6,82,36中所公开的掩码序列中所导出的掩码基序列，并相应于韩国专利申请No.1999-27932，每一个的全部公布内容都组合于此以供参考。更进一步，第一至第五基序列为从沃尔什码所导出的沃尔什基序列。第六基序列为全一序列。
通过将[32，10，12]码和[8，4]一阶理德穆勒码连接，能够将最小距离增加到16。下文的表2示出[8，4]一阶理德穆勒码的基序列。下文的表3示出能够根据上文所描述的方式而设计的具有最小距离为16的[40，10]码，一个最优的代码。
表10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 10 0 0 0 1 0 1 0 1 1 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 10 0 0 1 1 1 0 0 0 0 1 1 0 1 1 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1表20 1 0 1 0 1 0 10 0 1 1 0 0 1 10 0 0 0 1 1 1 11 1 1 1 1 1 1 1
表30 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 00 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 00 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 1 0 1 0 1 0 1 0 10 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 0 1 1 0 0 1 10 0 0 0 1 0 1 0 1 1 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 1 0 0 0 0 1 1 1 10 0 0 1 1 1 0 0 0 0 1 1 0 1 1 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1根据本发明的实施例的示范性[40，9]码以下，将更加详细地描述用于设计具有最小距离为16的最优[40，9]码的方法。
首先，通过从表1中所示的[32，10]码中消除第十基序列“ 00011100001101110010111101010001”而形成[32，9]码，并且通过从表2中所示的[8，4]一阶理德穆勒中消除第四基序列“11111111”而形成[8，3]一阶理德穆勒码。然后，通过将[32，9]码与[8，3]一阶理德穆勒码连接，生成[40，9]码。下文的表4和5示出以上文所描述方式而形成的[32，9]码和[8，3]一阶理德穆勒码的基序列。下文的表6示出能够根据上文所描述的方式而设计的具有最小距离为16的[40，9]码，一个最优的代码。
表40 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 10 0 0 0 1 0 1 0 1 1 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 1表50 1 0 1 0 1 0 10 0 1 1 0 0 1 10 0 0 0 1 1 1 1表60 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 00 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 00 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 1 0 1 0 1 0 1 0 10 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 0 1 1 0 0 1 10 0 0 0 1 0 1 0 1 1 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 1 0 0 0 0 1 1 1 1
根据本发明的实施例的示范性[40，8]代码以下，将描述用于设计具有最小距离为16的最优[40，8]码的方法。
首先，通过从表1中所示的[32，10]码中消除第九基序列“00001010111110010001101100101011”和第十基序列“00011100001101110010111101010001”而生成[32，8]码，并且通过从表2中所示的[8，4]一阶理德穆勒中消除第三基序列“00001111”和第四基序列“11111111”而生成[8，2]一阶理德穆勒码。然后，通过将[32，8]码与[8，2]一阶理德穆勒码连接，生成[40，8]码。下文的表7和8示出以上文所描述方式而形成的[32，8]码和[8，2]一阶理德穆勒码的基序列。下文的表9示出能够根据上文所描述的方式而设计的具有最小距离为16的[40，8]码，一个最优的代码。
表70 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1表80 1 0 1 0 1 0 10 0 1 1 0 0 1 1表90 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 00 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 00 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 1 0 1 0 1 0 1 0 10 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 0 1 1 0 0 1 1在使用[40，10]、[40，9]和[40，8]纠错码的情形中，通过使用采用反向快速哈达玛变换(IFHT)的相关器，接收机能够减小在解码中的计算量。
根据本发明的实施例的示范性[40，10]编码图4阐明根据本发明的实施例的[40，10]编码器的配置。通过使用[40，10]码，作为图2中所示的信道编码器218和219的实例的图4的编码器将10位E-DCH上行链路控制信息转换成为40个经编码的符号。[40，10]码的基序列如表3中所示。
参考图4，当将10位E-DCH上行链路控制信息a0～a9输入到编码器时，将信息位a0，a1，a2，a3，a4，a5，a6，a7，a8和a9分别输入到相应的第一乘法器404，406，408，410，412，414，416，418，420和422。更进一步，将信息位a6，a7，a8和a9分别输入到相应的第二乘法器424，426，428和430。当已经以上文所描述的方式输入了10个信息位时，[32，10]码生成器400和[8，4]一阶理德穆勒码生成器402生成如表1和2中所示的基序列。
特殊地，[32，10]码生成器400并行地生成“0000010000”，表1的第一列。然后，将所生成的位顺序地输入到第一乘法器404，406，408，410，412，414，416，418，420和422，其中以输入信息位a0，a1，a2，a3，a4，a5，a6，a7，a8和a9与它们相乘，然后输入到第一求和器432。第一求和器432通过实行关于10个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出到多路复用器436。重复这个过程直到“1111111111”，表1的第32列，所以将32个经编码的符号输入到多路复用器436。
同时，[8，4]一阶理德穆勒码生成器402生成“0001”，表2的第一列。然后，顺序地将所生成的位输入到第二乘法器424，426，428和430，其中以输入信息位a6，a7，a8和a9与它们相乘，然后输入到第二求和器434。第二求和器434通过实行关于4个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出至多路复用器436。重复这个过程直到“1111”，表2的第八列，所以将八个经编码的符号输入到多路复用器436。
此后，多路复用器436将由第一求和器432所生成的32个经编码的符号和由第二求和器434所生成的八个经编码的符号多路复用，从而生成包括40个经编码的符号的码字438。
更特殊地，乘法器404以信息位a0与表1的第一基序列相乘，并输出乘积，乘法器406以信息位a1与第二基序列相乘，并输出乘积，乘法器408以信息位a2与第三基序列相乘，并输出乘积，乘法器410以信息位a3与第四基序列相乘，并输出乘积，乘法器412以信息位a4与第五基序列相乘，并输出乘积，乘法器414以信息位a5与第六基序列相乘，并输出乘积，乘法器416以信息位a6与第七基序列相乘，并输出乘积，乘法器418以信息位a7与第八基序列相乘，并输出乘积，乘法器420以信息位a8与第九基序列相乘，并输出乘积，以及乘法器422以信息位a9与第十基序列相乘，并输出乘积。然后，第一求和器432将关于每个符号从乘法器404至422输出的乘积相加，从而输出32个经编码的符号。
乘法器424以信息位a6与表2的第一基序列相乘，并输出乘积，乘法器426以信息位a7与第二基序列相乘，并输出乘积，乘法器428以信息位a8与第三基序列相乘，并输出乘积，以及乘法器430以信息位a9与第四基序列相乘，并输出乘积。然后，第二求和器434将关于每个符号从乘法器424至430输出的乘积相加，从而输出八个经编码的符号。然后，多路复用器436将来自第一求和器432的符号与来自第二求和器434的符号连接，从而输出40个经编码的符号。
根据本发明的实施例的示范性[40，9]编码图5阐明根据本发明的实施例的[40，9]编码器的配置。通过使用[40，9]码，作为图2中所示的信道编码器218和219的实例的图5的编码器将9位E-DCH上行链路控制信息转换成为40个经编码的符号。[40，9]码的基序列如表6中所示。
参考图5，当将9个E-DCH上行链路控制信息位a0～a8输入到编码器时，将信息位a0，a1，a2，a3，a4，a5，a6，a7和a8分别输入到相应的第一乘法器504，506，508，510，512，514，516，518和520。更进一步，将信息位a6，a7和a8分别输入到相应的第二乘法器522，524和526。当已经以上文所描述的方式输入了9个信息位时，[32，9]码生成器500和[8，3]一阶理德穆勒码生成器502生成如表4和5中所示的基序列。
特殊地，[32，9]码生成器500并行地生成“000001000”，表4的第一列。然后，将所生成的位顺序地输入到第一乘法器504，506，508，510，512，514，516，518和520，其中以输入信息位a0，a1，a2，a3，a4，a5，a6，a7和a8与匹们相乘，然后输入到第一求和器528。第一求和器528通过实行关于9个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出到多路复用器532。重复这个过程直到“111111111”，表4的第32列，所以将32个经编码的符号输入到多路复用器532。
同时，[8，3]一阶理德穆勒码生成器502生成“000”，表5的第一列。然后，顺序地将所生成的位输入到第二乘法器522，524和526，其中以输入信息位a6，a7和a8与它们相乘，然后输入到第二求和器530。第二求和器530通过实行关于3个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出至多路复用器532。重复这个过程直到“111”，表5的第八列，所以将八个经编码的符号输入到多路复用器532。
此后，多路复用器532将由第一求和器528所生成的32个经编码的符号和由第二求和器530所生成的八个经编码的符号多路复用，从而生成包括40个经编码的符号的码字534。
更特殊地，乘法器504以信息位a0与表4的第一基序列相乘，并输出乘积，乘法器506以信息位a1与第二基序列相乘，并输出乘积，乘法器508以信息位a2与第三基序列相乘，并输出乘积，乘法器510以信息位a3与第四基序列相乘，并输出乘积，乘法器512以信息位a4与第五基序列相乘，并输出乘积，乘法器514以信息位a5与第六基序列相乘，并输出乘积，乘法器516以信息位a6与第七基序列相乘，并输出乘积，乘法器518以信息位a7与第八基序列相乘，并输出乘积，以及乘法器520以信息位a8与第九基序列相乘，并输出乘积。然后，第一求和器528将关于每个符号从乘法器504至520输出的乘积相加，从而输出32个经编码的符号。
乘法器522以信息位a6与表5的第一基序列相乘，并输出乘积，乘法器524以信息位a7与第二基序列相乘，并输出乘积，以及乘法器526以信息位a8与第三基序列相乘，并输出乘积。然后，第二求和器530将关于每个符号从乘法器522至526输出的乘积相加，从而输出八个经编码的符号。然后，多路复用器532将来自第一求和器528的符号与来自第二求和器530的符号连接，从而输出40个经编码的符号。
根据本发明的实施例的示范性[40，8]编码图6阐明根据本发明的实施例的[40，8]编码器的配置。通过使用[40，8]码，作为图2中所示的信道编码器218和219的实例的图6的编码器将8位E-DCH上行链路控制信息转换成为40个经编码的符号。[40，8]码的基序列如表9中所示。
参考图6，当将8个E-DCH上行链路控制信息位a0～a7输入到编码器时，将信息位a0，a1，a2，a3，a4，a5，a6和a7分别输入到相应的第一乘法器604，606，608，610，612，614，616和618。更进一步，将信息位a6和a7分别输入到相应的第二乘法器620和622。当已经以上文所描述的方式输入了8个信息位时，[32，8]码生成器600和[8，2]一阶理德穆勒码生成器602生成如表7和8中所示的基序列。
特殊地，[32，8]码生成器600并行地生成“00000100”，表7的第一列。然后，将所生成的位顺序地输入到第一乘法器604，606，608，610，612，614，616和618，其中以输入信息位a0，a1，a2，a3，a4，a5，a6和a7与它们相乘，然后输入到第一求和器624。第一求和器624通过实行关于8个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出到多路复用器628。重复这个过程直到“11111111”，表7的第32列，所以将32个经编码的符号输入到多路复用器628。
同时，[8，2]一阶理德穆勒码生成器602生成“00”，表8的第一列。然后，顺序地将所生成的位输入到第二乘法器620和622，其中以输入信息位a6和a7与它们相乘，然后输入到第二求和器626。第二求和器626通过实行关于2个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出至多路复用器628。重复这个过程直到“11”，表8的第八列，所以将八个经编码的符号输入到多路复用器628。
此后，多路复用器628将由第一求和器624所生成的32个经编码的符号和由第二求和器626所生成的八个经编码的符号多路复用，从而生成包括40个经编码的符号的码字630。
更特殊地，乘法器604以信息位a0与表7的第一基序列相乘，并输出乘积，乘法器606以信息位a1与第二基序列相乘，并输出乘积，乘法器608以信息位a2与第三基序列相乘，并输出乘积，乘法器610以信息位a3与第四基序列相乘，并输出乘积，乘法器612以信息位a4与第五基序列相乘，并输出乘积，乘法器614以信息位a5与第六基序列相乘，并输出乘积，乘法器616以信息位a6与第七基序列相乘，并输出乘积，以及乘法器618以信息位a7与第八基序列相乘。然后，第一求和器624将关于每个符号从乘法器604至618输出的乘积相加，从而输出32个经编码的符号。
乘法器620以信息位a6与表8的第一基序列相乘，并输出乘积，以及乘法器622以信息位a7与第二基序列相乘，并输出乘积。然后，第二求和器626将关于每个符号从乘法器620至622输出的乘积相加，从而输出八个经编码的符号。然后，多路复用器628将来自第一求和器624的符号与来自第二求和器626的符号连接，从而输出40个经编码的符号。
根据本发明的实施例的示范性[40，10]解码图7阐明根据本发明的实施例的[40，10]解码器的配置。作为图3中所示的信道解码器314和316的实例并相应于图4的编码器的图7的解码器从40个经编码的符号中解码10位控制信息。
参考图7，通过解多路复用器702，将所接收到的包括40个经编码的符号的信号r(t)700分成32个较高的符号和八个较低的符号。将32个较高的符号输入到15个加法器706，708，......，710，和第一沃尔什相关计算器714。所接收到的信号r(t)700为在具有如图4中所示的配置的信道编码器中由[32，10]码和[8，4]一阶理德穆勒码编码之后，已经过信道的信号。
掩码生成器704根据信道编码器中所使用的[32，10]码生成15个掩码序列M1，M2，M3，......，M15，并将它们输出至加法器706至710。15个掩码序列M1，M2，M3，......，M15为从通过表1中的第七至第十码字的线性组合而生成的16个码字之中的除全零序列之外的15个依次排列的序列。即，15个掩码序列M1，M2，M3，......，M15组成如下M1＝″00101000011000111111000001110111″，M2＝″00000001110011010110110111000111″，M3＝″00101001101011101001110110110000″，M4＝″00001010111110010001101100101011″，M5＝″00100010100110101110101101011100″，M6＝″00001011001101000111011011101100″，M7＝″00100011010101111000011010011011″，M8＝″00011100001101110010111101010001″，M9＝″00110100010101001101111100100110″，M10＝″00011101111110100100001010010110″，M11＝″00110101100110011011001011100001″，M12＝″00010110110011100011010001111010″，M13＝″00111110101011011100010000001101″，M14＝″00010111000000110101100110111101″，和M15＝″00111111011000001010100111001010″.
第一加法器706通过模2加法将来自解多路复用器702的32个较高符号与来自掩码生成器704的掩码序列M1相加，并将结果符号输出至第二沃尔什相关计算器716。第二加法器708通过模2加法将32个较高符号与来自掩码生成器704的掩码序列M2相加，并将结果符号输出至第三沃尔什相关计算器718。同样，其它加法器与上文所描述的方式类似地操作。最后，第15加法器710通过模2加法将32个较高符号与来自掩码生成器704的最后掩码序列M15相加，并将结果符号输出至第十六沃尔什相关计算器720。如从上文的描述注意到，解码器包括与掩码序列一样多的加法器706至710，且加法器706至710的每一个通过模2加法将32个较高的符号与相应的掩码序列相加而生成未经掩码的符号，然后将该未经掩码的符号输出至相应的沃尔什相关计算器716至720。
如果已通过基本掩码序列的组合将32个较高的符号编码，则可期望加法器706至710的输出的一个为已从其中移除了掩码序列的信号。这是由掩码序列之间的正交性引起的。例如，如果已通过使用掩码序列M2将信息位编码，则可期望作为M2与32个较高符号的相加的结果的第二加法器的输出作为已从其中移除了掩码序列的信号。能够将已从其中移除了掩码序列的信号称为以预定的沃尔什码扩频的信号。
第一沃尔什相关计算器714使来自解多路复用器702的32个较高的符号与64个双正交沃尔什码相关，从而将64个相关值输出至第一求和器730。第二沃尔什相关计算器716使来自第一加法器706的符号与64个双正交沃尔什码相关，从而将64个相关值输出至第二求和器732。第三沃尔什相关计算器718使来自第二加法器708的符号与64个双正交沃尔什码相关，从而将64个相关值输出至第三求和器734。第十六沃尔什相关计算器720使来自第十五加法器710的符号与64个双正交沃尔什码相关，从而将64个相关值输出至第十六求和器736。
以这种方式，沃尔什相关计算器714至720的每一个使32个输入符号与64个双正交沃尔什码相关，从而将64个相关值输出至相应的求和器730至736。64个双正交沃尔什码相应于能够通过具有为5的长度的五个基本沃尔什码和全一序列的组合而生成的所有沃尔什码。图8A和8B示出在沃尔什相关计算器714至720中优选在相关值的计算中所使用的沃尔什码。
在图8A和8B中，W2，W3，W5，W9，W17和W33为基本沃尔什码，且W33为全一序列。基本沃尔什码和全一序列的组合生成如图8A和8B中所示的64沃尔什码。为了实现与64个沃尔什码相关的迅速计算，沃尔什相关计算器714至720优选使用IFHT。
将由解多路复用器702所分割的八个较低符号输入到相关计算器722，724，726，......，728。[8，4]一阶理德穆勒码生成器712生成一阶理德穆勒码字R0，R1，......R15，并将它们输出至相关计算器722，724，726，......728。16个码字R0，R1，......R15为信道编码器中所使用的[8，4]一阶理德穆勒码的码字，其通过顺序地排列通过表2的四个码字的线性组合所形成的16个码字而生成。即，R0＝
，R1＝
，R2＝
，R3＝
，R4＝
，R5＝
，R6＝
，R7＝
，R8＝[11111111]，R9＝[10101010]，R10＝[11001100]，R11＝[10011001]，R12＝[11110000]，R13＝[10100101]，R14＝[11000011]，和R15＝[10010110]。
第一相关计算器722计算一阶理德穆勒码R0和来自解多路复用器702的八个较低的符号的相关值，并将所计算的相关值输出至第一求和器730。第二相关计算器724计算一阶理德穆勒码R1和八个较低的符号的相关值，并将所计算的相关值输出至第二求和器732。第三相关计算器726计算一阶理德穆勒码R2和八个较低的符号的相关值，并将所计算的相关值输出至第三求和器734。第十六相关计算器728计算一阶理德穆勒码R15和八个较低的符号的相关值，并将所计算的相关值输出至第十六求和器736。解码器包括与一阶理德穆勒码字一样多的相关计算器722至728，其中相关计算器722至728的每一个使八个所输入的较低的符号与相应的一阶理德穆勒码字相关，从而将相关值输出至相应的求和器730至736。为了实现与一阶理德穆勒码字R0，R1，......，R15相关的迅速计算，相关计算器722至728可能优选使用IFHT。
第一求和器730将来自第一相关计算器722的相关值加到来自第一沃尔什相关计算器714的64个相关值的每一个，从而将64个相加后的相关值输出至相关比较器738。第二求和器732将来自第二相关计算器724的相关值加到来自第二沃尔什相关计算器716的64个相关值的每一个，从而将64个相加后的相关值输出至相关比较器738。第十六求和器736将来自第十六相关计算器728的相关值加到来自第十六沃尔什相关计算器720的64个相关值的每一个，从而将64个相加后的相关值输出至相关比较器738。结果，将通过求和器730至736所生成的总计1024个相关值输入到相关比较器738。
相关比较器738比较从求和器730至736所输入的1024个相关值，并从1024个相关值之中确定最大的相关值。当已确定最大相关值时，基于相应于所确定的最大相关值的[8，4]一阶理德穆勒码标号、掩码序列标号和沃尔什码标号，相关比较器738确定并输出10个经解码的信息位740。
能够通过将沃尔什码的标号与掩码序列的标号组合而获得经解码的信息位。即，如果相应于最大相关值的掩码序列为M2，以及相应于最大相关值的沃尔什码为W4，则确定经解码的信息位为“(相应于W4的标号)//(相应于M2的标号)”，其中“//”意味着连接。
例如，在10个信息位a0至a9为“1100000100”的情况下，信道编码器将信息位编码为“M2◎W4//R2”，然后传输所编码的信息位。这里，◎为表示模2加法的符号。在信道解码器中，解多路复用器702将所接收到的编码为“M2◎W4//R2”的信号r(t)700分成“M2◎W4”有关部分和“R2”有关部分。然后，通过模2加法将包括32个较高符号的“M2◎W4”有关部分加到全部掩码序列，且相加后的值与64个双正交沃尔什码相关，由此生成总计1024个相关值。
更进一步，使包括八个较低符号的“R2”有关部分与[8，4]一阶理德穆勒码的所有码字相关，由此获得16个相关值。然后，根据预定的规则，将16个相关值和1024个相关值求和，由此获得1024个相加后的相关值。然后，确认已经由M2，W4和R2，即，由相应于1024个相加后的相关值之中的最大值的沃尔什码标号、掩码序列标号和[8，4]一阶理德穆勒码标号将所接收到的信号r(t)编码。在确认已经由M2，W4和R2将所接收到的信号r(t)编码时，信道解码器将“110000”(相应于W4的标号)和“0100”(相应于M2的标号)组合，从而输出“1100000100”作为经解码的信息位。
通过将[32，10]码解码的结果和将[8，4]一阶理德穆勒码解码的结果求和而确定信息位的原因是为了通过满足最小距离“16”而实现精确的解码结果。当信道状态良好时，通过仅将[32，10]码解码而获得信息位列是可能的。然而，当信道状态不好时获得精确的解码结果是基本不可能的，因为[32，10]码的最小距离是“12”。因此，将[32，10]码和[8，4]一阶理德穆勒码两者都解码，且根据关于两个代码的解码结果的组合而确定信息位列。
根据本发明的实施例的示范性[40，9]解码图9阐明根据本发明的实施例的[40，9]解码器的配置。作为图3中所示的信道解码器314和316的实例并相应于图5的编码器的图9的解码器从40个经编码的符号将9位控制信息解码。
参考图9，通过解多路复用器902，将所接收到的包括40个经编码的符号的信号r(t)900分成32个较高的符号和八个较低的符号。将32个较高的符号输入到7个加法器906，908，......，910，和第一沃尔什相关计算器914。所接收到的信号r(t)900为在具有如图5中所示的配置的信道编码器中由[32，9]码和[8，3]一阶理德穆勒码编码之后，已经过信道的信号。
掩码生成器904根据信道编码器中所使用的[32，9]码生成7个掩码序列M1，M2，M3，......，M7，并将它们输出至加法器906至910。7个掩码序列M1，M2，M3，......，M7为从通过表4中的第七至第九码字的线性组合而生成的8个码字之中的除全零序列之外的7个依次排列的序列。即，7个掩码序列M1，M2，M3，......，M7组成如下M1＝″00101000011000111111000001110111″，M2＝″00000001110011010110110111000111″，M3＝″00101001101011101001110110110000″，M4＝″00001010111110010001101100101011″，M5＝″00100010100110101110101101011100″，M6＝″00001011001101000111011011101100″，和M7＝″00100011010101111000011010011011″.
第一加法器906通过模2加法将来自解多路复用器902的32个较高符号与来自掩码生成器904的掩码序列M1相加，并将结果符号输出至第二沃尔什相关计算器916。第二加法器908通过模2加法将32个较高符号与来自掩码生成器904的掩码序列M2相加，并将结果符号输出至第三沃尔什相关计算器918。第七加法器910通过模2加法将32个较高符号与来自掩码生成器904的掩码序列M7相加，并将结果符号输出至第八沃尔什相关计算器920。如从上文的描述注意到，解码器包括与掩码序列一样多的加法器906至910，且加法器906至910的每一个通过模2加法将32个较高的符号与相应的掩码序列相加而生成未经掩码的符号，然后将该未经掩码的符号输出至相应的沃尔什相关计算器916至920。
如果已通过基本掩码序列的组合将32个较高的符号编码，则可期望加法器906至910的输出的一个为已从其中移除了掩码序列的信号。例如，如果已通过使用掩码序列M2将信息位编码，则可期望作为M2与32个较高符号的相加的结果的第二加法器908的输出为已从其中移除了掩码序列的信号。已从其中移除了掩码序列的信号为以图8A和8B中所示的沃尔什码的一个而编码的信号。
第一沃尔什相关计算器914使来自解多路复用器902的32个较高的符号与64个双正交沃尔什码相关，从而将64个相关值输出至第一求和器930。第二沃尔什相关计算器916使来自第一加法器906的符号与64个双正交沃尔什码相关，从而将64个相关值输出至第二求和器932。第三沃尔什相关计算器918使来自第二加法器908的符号与64个双正交沃尔什码相关，从而将64个相关值输出至第三求和器934。第八沃尔什相关计算器920使来自第七加法器910的符号与64个双正交沃尔什码相关，从而将64个相关值输出至第八求和器936。以这种方式，沃尔什相关计算器914至920的每一个使32个输入符号与64个双正交沃尔什码相关，从而将64个相关值输出至相应的求和器930至936。为了实现与64沃尔什码相关的迅速计算，沃尔什相关计算器914至920优选使用IFHT。
将由解多路复用器902所分割的八个较低符号输入到相关计算器922，924，926，......，928。[8，3]一阶理德穆勒码生成器912生成一阶理德穆勒码字R0，R1，......R7，并将它们输出至相关计算器922至928。8个码字R0，R1，......R7为信道编码器中所使用的[8，3]一阶理德穆勒码的码字，其通过顺序地排列通过表5的3个码字的线性组合所形成的8个码字而生成。即，R0＝
，R1＝
，R2＝
，R3＝
，R4＝
，R5＝
，R6＝
，和R7＝
。
第一相关计算器922计算一阶理德穆勒码R0和来自解多路复用器902的八个较低的符号的相关值，并将所计算的相关值输出至第一求和器930。第二相关计算器924计算一阶理德穆勒码R1和八个较低的符号的相关值，并将所计算的相关值输出至第二求和器932。第三相关计算器926计算一阶理德穆勒码R2和八个较低的符号的相关值，并将所计算的相关值输出至第三求和器934。第八相关计算器928计算一阶理德穆勒码R7和八个较低的符号的相关值，并将所计算的相关值输出至第八求和器936。解码器包括与[8，3]一阶理德穆勒码的码字一样多的相关计算器922至928，其中相关计算器922至928的每一个使八个所输入的较低的符号与相应的一阶理德穆勒码字相关，从而将相关值输出至相应的求和器930至936。为了实现与一阶理德穆勒码字R0，R1，......，R7相关的迅速计算，相关计算器922至928优选使用IFHT。
第一求和器930将来自第一相关计算器922的相关值加到来自第一沃尔什相关计算器914的64个相关值的每一个，从而将64个相加后的相关值输出至相关比较器938。第二求和器932将来自第二相关计算器924的相关值加到来自第二沃尔什相关计算器916的64个相关值的每一个，从而将64个相加后的相关值输出至相关比较器938。第八求和器936将来自第八相关计算器928的相关值加到来自第八沃尔什相关计算器920的64个相关值的每一个，从而将64个相加后的相关值输出至相关比较器938。结果，将通过求和器930至936所生成的总计512个相关值输入到相关比较器938。
相关比较器938比较从求和器930至936所输入的512个相关值，并从512个相关值之中确定最大的相关值。当已确定最大相关值时，基于相应于所确定的最大相关值的[8，3]一阶理德穆勒码标号、掩码序列标号和沃尔什码标号，相关比较器938确定并输出9个经解码的信息位940。
能够通过将沃尔什码的标号与掩码序列的标号组合而获得经解码的信息位。即，如果相应于最大相关值的掩码序列为M2，以及相应于最大相关值的沃尔什码为W4，则确定经解码的信息位为“(相应于W4的标号)//(相应于M2的标号)”。
例如，在9个信息位a0至a8为“110000010”的情况下，信道编码器将信息位编码为“M2◎W4//R2”，然后传输所编码的信息位。在信道解码器中，解多路复用器902将所接收到的编码为“M2◎W4//R2”的信号r(t)900分成“M2◎W4”有关部分和“R2”有关部分。然后，通过模2加法将包括32个较高符号的“M2◎W4”有关部分加到所有的掩码序列，且相加后的值与64个双正交沃尔什码相关，由此生成总计512个相关值。
更进一步，包括八个较低符号的“R2”有关部分与[8，3]一阶理德穆勒码的所有码字相关，由此获得八个相关值。然后，根据预定的规则，将八个相关值和512个相关值求和，由此获得512个相加后的相关值。然后，确认已经由M2，W4和R2，即，由相应于512个相加后的相关值之中的最大值的沃尔什码标号、掩码序列标号和[8，3]一阶理德穆勒码标号将所接收到的信号r(t)编码。在确认已经由M2，W4和R2将所接收到的信号r(t)编码时，信道解码器将“110000”(相应于W4的标号)和“010”(相应于M2的标号)组合，从而输出“110000010”作为经解码的信息位。
根据本发明的实施例的示范性[40，8]解码图10阐明根据本发明的实施例的[40，8]解码器的配置。作为图3中所示的信道解码器314和316的实例并相应于图6的编码器的图10的解码器从40个经编码的符号将8位控制信息解码。
参考图10，通过解多路复用器1002，将所接收到的包括40个经编码的符号的信号r(t)1000分成32个较高的符号和八个较低的符号。将32个较高的符号输入到3个加法器1006，1008和1010，和第一沃尔什相关计算器1014。所接收到的信号r(t)1000为在具有如图6中所示的配置的信道编码器中由[32，8]码和[8，2]一阶理德穆勒码编码之后，已经过信道的信号。
掩码生成器1004根据信道编码器中所使用的[32，8]码生成3个掩码序列M1，M2和M3，并将它们输出至加法器1006，1008和1010。3个掩码序列M1，M2和M3为从通过表7中的第七至第八码字的线性组合而生成的四个码字之中的除全零序列之外的3个依次排列的序列。即，3个掩码序列M1，M2和M3组成如下M1＝″00101000011000111111000001110111″，M2＝″00000001110011010110110111000111″，和M3＝″00101001101011101001110110110000″.
第一加法器1006通过模2加法将来自解多路复用器1002的32个较高符号与来自掩码生成器1004的掩码序列M1相加，并将结果符号输出至第二沃尔什相关计算器1016。第二加法器1008通过模2加法将32个较高符号与来自掩码生成器1004的掩码序列M2相加，并将结果符号输出至第三沃尔什相关计算器1018。第三加法器1010通过模2加法将32个较高符号与来自掩码生成器1004的掩码序列M3相加，并将结果符号输出至第四沃尔什相关计算器1020。如从上文的描述注意到，解码器包括与掩码序列一样多的加法器1006至1010，且加法器1006至1010的每一个通过模2加法将32个较高的符号与相应的掩码序列相加而生成未经掩码的符号，然后将该未经掩码的符号输出至相应的沃尔什相关计算器1016至1020。
如果已通过基本掩码序列的组合将32个较高的符号编码，则可期望加法器1006至1010的输出的一个为已从其中移除了掩码序列的信号。例如，如果已通过使用掩码序列M2将信息位编码，则可期望作为M2与32个较高符号的相加的结果的第二加法器1008的输出作为已从其中移除了掩码序列的信号。已从其中移除了掩码序列的信号为以图8A和8 B中所示的沃尔什码的一个而编码的信号。
第一沃尔什相关计算器1014使来自解多路复用器1002的32个较高的符号与64个双正交沃尔什码相关，从而将64个相关值输出至第一求和器1030。第二沃尔什相关计算器1016使来自第一加法器1006的符号与64个双正交沃尔什码相关，从而将64个相关值输出至第二求和器1032。第三沃尔什相关计算器1018使来自第二加法器1008的符号与64个双正交沃尔什码相关，从而将64个相关值输出至第三求和器1034。第四沃尔什相关计算器1020使来自第三加法器1010的符号与64个双正交沃尔什码相关，从而将64个相关值输出至第四求和器1036。以这种方式，沃尔什相关计算器1014至1020的每一个使32个输入符号与64个双正交沃尔什码相关，从而将64个相关值输出至相应的求和器1030至1036。为了实现与64沃尔什码相关的迅速计算，沃尔什相关计算器1014至1020优选使用IFHT。
将由解多路复用器1002所分割的八个较低符号输入到相关计算器1022，1024，1026，和1028。[8，2]一阶理德穆勒码生成器1012生成一阶理德穆勒码字R0，R1，R2和R 3，并将它们输出至相关计算器1022至1028。4个码字R0，R1，R2和R3为信道编码器中所使用的[8，2]一阶理德穆勒码的码字，其通过顺序地排列通过表8的两个码字的线性组合所形成的四个码字而生成。即，R0＝
，R1＝
，R2＝
，和R3＝
。
第一相关计算器1022计算一阶理德穆勒码R0和来自解多路复用器1002的八个较低的符号的相关值，并将所计算的相关值输出至第一求和器1030。第二相关计算器1024计算一阶理德穆勒码R1和八个较低的符号的相关值，并将所计算的相关值输出至第二求和器1032。第三相关计算器1026计算一阶理德穆勒码R2和八个较低的符号的相关值，并将所计算的相关值输出至第三求和器1034。第四相关计算器1028计算一阶理德穆勒码R3和八个较低的符号的相关值，并将所计算的相关值输出至第四求和器1036。解码器包括与[8，2]一阶理德穆勒码的码字一样多的相关计算器1022至1028，且相关计算器1022至1028的每一个使八个所输入的较低的符号与相应的一阶理德穆勒码字相关，从而将相关值输出至相应的求和器1030至1036。为了实现与一阶理德穆勒码字R0，R1，R2和R3相关的迅速计算，相关计算器1022至1028优选使用IFHT。
第一求和器1030将来自第一相关计算器1022的相关值加到来自第一沃尔什相关计算器1014的64个相关值的每一个，从而将64个相加后的相关值输出至相关比较器1038。第二求和器1032将来自第二相关计算器1024的相关值加到来自第二沃尔什相关计算器1016的64个相关值的每一个，从而将64个相加后的相关值输出至相关比较器1038。第三求和器1034将来自第三相关计算器1026的相关值加到来自第三沃尔什相关计算器1018的64个相关值的每一个，从而将64个相加后的相关值输出至相关比较器1038。第四求和器1036将来自第四相关计算器1028的相关值加到来自第四沃尔什相关计算器1020的64个相关值的每一个，从而将64个相加后的相关值输出至相关比较器1038。结果，将通过求和器1030至1036所生成的总计256个相关值输入到相关比较器1038。
相关比较器1038比较从求和器1030至1036所输入的256个相关值，并从256个相关值之中确定最大的相关值。当已确定最大相关值时，基于相应于所确定的最大相关值的[8，2]一阶理德穆勒码标号、掩码序列标号和沃尔什码标号，相关比较器1038确定并输出八个经解码的信息位1040。
能够通过将沃尔什码的标号与掩码序列的标号组合而获得经解码的信息位。即，如果相应于最大相关值的掩码序列为M2，以及相应于最大相关值的沃尔什码为W4，则确定经解码的信息位为“(相应于W4的标号)//(相应于M2的标号)”。
例如，在8个信息位a0至a7为“11000001”的情况下，信道编码器将E-DCH上行链路控制信息位编码为“M2◎W4//R2”，然后传输所编码的信息位。在信道解码器中，解多路复用器1002将所接收到的编码为“M2◎W4//R2”的信号r(t)1000分成“M2◎W4”有关部分和“R2”有关部分。然后，通过模2加法将包括32个较高符号的“M2◎W4”有关部分加到所有的掩码序列，且相加后的值与64个双正交沃尔什码相关，由此生成总计256个相关值。
更进一步，使包括八个较低符号的“R2”有关部分与[8，2]一阶理德穆勒码的所有码字相关，由此获得四个相关值。然后，根据预定的规则，将四个相关值和256个相关值求和，由此获得256个相加后的相关值。然后，确认已经由M2，W4和R2，即，由相应于256个相加后的相关值之中的最大值的沃尔什码标号、掩码序列标号和[8，2]一阶理德穆勒码标号将所接收到的信号r(t)编码。在确认已经由M2，W4和R2将所接收到的信号r(t)编码时，信道解码器将“110000”(相应于W4的标号)和“01”(相应于M2的标号)组合，从而输出“11000001”作为经解码的信息位。
从调度信息之中，考虑到信令开销，能够通过上层信令报告在UE的缓冲器中所积累的数据量，且能够通过考虑传输功率信息和UE的功率等级由节点B计算UE可传输的额外功率。因此，实际通过物理信道所传输的调度信息可能仅包括UE的传输功率信息。考虑到能够通过UE传输的传输功率的范围，UE的传输功率信息的大小要求大约7位。
为了将7位或更少位的信息(例如调度信息)编码，能够使用[32，7]码、[32，6]码和[32，5]码。[32，7]码基本上如表10中所示。能够通过从表10中所示的代码中删除一个掩码基序列所获得的表13而实现[32，6]码。能够通过从表10中所示的代码中删除两个掩码基序列和最低的沃尔什基序列所获得的表15而实现[32，5]码。能够从本发明的实施例的下列描述中导出[32，7]码、[32，6]码和[32，5]码。
同样，为了将7位或更少位的调度信息编码，能够使用[40，7]码、[40，6]码、[40，5]码、和[20，5]信道质量指示(CQI)码来代替[32，N]码。在本发明的实施例的下列描述中更加详细地讨论[40，7]码、[40，6]码、[40，5]码、和[20，5]CQI码。在为了生成关于较少信息位的代码而删除基序列中，如上文所描述的，首先删除掩码基序列，然后从最低的序列中删除较高数目的沃尔什基序列。
根据本发明的实施例的示范性[40，7]码以下，将描述用于设计具有最小距离为12的[40，7]码的方法。
表100 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1表10示出包括每个都具有长度为32的7个基序列的[32，7，12]码的基序列。[32，7，12]码中的数字“12”意味着基序列的最小长度，且[32，7，12]码也称为“[32，7]码”。从表10中的基序列之中，第一基序列为从如在Kim等的U.S.专利No.6,882,636中所公开的，并相应于韩国专利申请No.1999-27932的掩码序列中所导出的掩码基序列，上述两个专利申请的每一个的全部内容都组合于此以供参考。
通过将[8，2]码与[32，7，12]码连接提供对在调度信息的特别位置的位的较高的纠错能力，是可能的。
下文的表11示出[8，2]码的基序列。表11中的两个基序列为一个实例，其中给调度信息的第六较高位提供了附加的25％(即，2个重复位/附加的8位*100)的纠错能力，并给调度信息的第七较高位提供了附加的75％(即，6个重复位/附加的8位*100)的纠错能力。因此，可以依赖于希望为其附加地提供纠错能力的位的数目，以及依赖于将要附加地提供给每位的纠错能力，更改表11。特殊地，如果给三个较高的信息位附加地提供纠错能力是必需的，则使用[8，3]码。特殊地，使用通过将表10的第五、第六和第七基序列与[8，3]码的基序列连接所生成的[40，7]码。即，使用其中必需为其附加地提供纠错能力的位的数目为M的[8，M]码作为将要与调度信息连接的代码。
表111 1 0 0 0 0 0 00 0 1 1 1 1 1 1下文的表11A直到表11K示出用于依赖于位的位置以及依赖于希望为其附加地提供纠错能力的位的数目，而给一些位附加地提供纠错能力的其它基序列的实例。特殊地，表11A示出其中仅给第七较高位提供附加的100％(即，8个重复位/附加的8位*100)的纠错能力的基序列，以及表11B示出其中给第六较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，且给第七较高位提供附加的87.5％(即，7个重复位/附加的8位*100)的纠错能力的基序列。表11C示出其中给第六较高位提供附加的37.5％(即，3个重复位/附加的8位*100)的纠错能力，且给第七较高位提供附加的62.5％(即，5个重复位/附加的8位*100)的纠错能力的基序列。表11D示出其中给第六较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力，且给第七较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。表11E示出其中给第五较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第六较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，且给第七较高位提供附加的75％(即，6个重复位/附加的8位*100)的纠错能力的基序列。表11F示出其中给第五较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第六较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，且给第七较高位提供附加的62.5％(即，5个重复位/附加的8位*100)的纠错能力的基序列。表11G示出其中给第四较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第五较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第六较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，且给第七较高位提供附加的62.5％(即，5个重复位/附加的8位*100)的纠错能力的基序列。表11H示出其中给第五较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第六较高位提供附加的37.5％(即，3个重复位/附加的8位*100)的纠错能力，且给第七较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。表11I示出其中给第五较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，给第六较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，且给第七较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。表11J示出其中给第四较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第五较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第六较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，且给第七较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。表11K示出其中给第三较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第四较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第五较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第六较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，且给第七较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。
表11A0 0 0 0 0 0 0 01 1 1 1 1 1 1 1表11B
1 0 0 0 0 0 0 00 1 1 1 1 1 1 1表11C1 1 1 0 0 0 0 00 0 0 1 1 1 1 1表11D1 1 1 1 0 0 0 00 0 0 0 1 1 1 1表11E1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 1 1 1 1 1表11F1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 0 1 1 1 1 1表11G1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 1 1 1 1表11H1 0 0 0 0 0 0 00 1 1 1 0 0 0 00 0 0 0 1 1 1 1表11I
1 1 0 0 0 0 0 00 0 1 1 0 0 0 00 0 0 0 1 1 1 1表11J1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 1 0 0 0 00 0 0 0 1 1 1 1表11K1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 1 1 1下文的表12阐明具有最小距离为12且通过将表10的代码与表11的[8，2]码连接而生成的[40，7]码，其中给第六较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，并给第七较高位提供附加的75％(即，6个重复位/附加的8位*100)的纠错能力。更进一步，通过将表10的代码与表11A至11K的代码的每一个连接，依赖于希望为其附加地提供纠错能力的位的数目，并依赖于将要附加地提供给每位的纠错能力，生成具有附加的纠错能力的另一个[40，7]码是可能的。
表120 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 00 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 00 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 00 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1根据本发明的实施例的示范性[40，6]码以下，将描述用于设计具有最小距离为16的[40，6]码的方法。
首先，通过从表10中所示的[32，7]码中消除为第一基序列的“00101000011000111111000001110111”而生成[32，6]码。然后，能够通过将[32，6]码与表11的[8，2]码连接而生成[40，6]码。通过这种方法，给为最高有效和次最高有效位的调度信息的第六和第五较高位提供较高的纠错能力是可能的。表11中的基序列为实例，其中给调度信息的第五较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，并给调度信息的第六较高位提供附加的75％(即，6个重复位/附加的8位*100)的纠错能力。因此，依赖于希望为其附加地提供纠错能力的位的数目，并依赖于将要附加地提供给每位的纠错能力，表11可能具有附加的配置。
与上文的描述类似，表11A示出其中仅给第六较高位提供附加的100％(即，8个重复位/附加的8位*100)的纠错能力的基序列。表11B示出其中给第五较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，且给第六较高位提供附加的87.5％(即，7个重复位/附加的8位*100)的纠错能力的基序列。表11C示出其中给第五较高位提供附加的37.5％(即，3个重复位/附加的8位*100)的纠错能力，且给第六较高位提供附加的62.5％(即，5个重复位/附加的8位*100)的纠错能力的基序列。表11D示出其中给第五较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力，且给第六较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。表11E示出其中给第四较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第五较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，且给第六较高位提供附加的75％(即，6个重复位/附加的8位*100)的纠错能力的基序列。表11F示出其中给第四较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第五较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，且给第六较高位提供附加的62.5％(即，5个重复位/附加的8位*100)的纠错能力的基序列。表11G示出其中给第三较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第四较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第五较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，且给第六较高位提供附加的62.5％(即，5个重复位/附加的8位*100)的纠错能力的基序列。表11H示出其中给第四较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第五较高位提供附加的37.5％(即，3个重复位/附加的8位*100)的纠错能力，且给第六较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。表11I示出其中给第四较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，给第五较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，且给第六较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。表11J示出其中给第三较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第四较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第五较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，且给第六较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。表11K示出其中给第二较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第三较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第四较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第五较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，且给第六较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。
下文的表13示出通过从表10中所示的[32，7]码中消除为第一基序列的“00101000011000111111000001110111”而生成的[32，6]码。下文的表14阐明具有最小距离为16且通过将表11的代码与表13的代码连接所生成的[40，6]码，其中给第五较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，且给第六较高位提供附加的75％(即，6个重复位/附加的8位*100)的纠错能力。更进一步，通过将表13的代码与表11A至11K的代码的每一个连接，依赖于希望为其附加地提供纠错能力的位的数目，并依赖于将要附加地提供给每位的纠错能力，生成具有附加的纠错能力的另一个[40，6]码是可能的。
表130 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1表14
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 00 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 00 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1根据本发明的实施例的示范性[40，5]码以下，将描述用于设计具有最小距离为16的[40，5]码的方法。
首先，通过从表13中所示的[32，6]码中消除为第六基序列的“11111111111111111111111111111111”而生成[32，5]码。然后，能够通过将[32，5]码与表11的[8，2]码连接而生成[40，5]码。通过这种方法，给为最高有效和次最高有效位的，调度信息的第五和第四较高位提供较高的纠错能力是可能的。表11中的基序列为实例，其中给调度信息的第四较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，并给调度信息的第五较高位提供附加的75％(即，6个重复位/附加的8位*100)的纠错能力。因此，依赖于希望为其附加地提供纠错能力的位的数目，并依赖于将要附加地提供给每位的纠错能力，表11可能具有附加的配置。
与上文的描述类似，表11A示出其中仅给第五较高位提供附加的100％(即，8个重复位/附加的8位*100)的纠错能力的基序列。表11B示出其中给第四较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，且给第五较高位提供附加的87.5％(即，7个重复位/附加的8位*100)的纠错能力的基序列。表11C示出其中给第四较高位提供附加的37.5％(即，3个重复位/附加的8位*100)的纠错能力，且给第五较高位提供附加的62.5％(即，5个重复位/附加的8位*100)的纠错能力的基序列。表11D示出其中给第四较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力，且给第五较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。表11E示出其中给第三较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第四较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，且给第五较高位提供附加的75％(即，6个重复位/附加的8位*100)的纠错能力的基序列。表11F示出其中给第三较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第四较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，且给第五较高位提供附加的62.5％(即，5个重复位/附加的8位*100)的纠错能力的基序列。表11G示出其中给第二较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第三较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第四较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，且给第五较高位提供附加的62.5％(即，5个重复位/附加的8位*100)的纠错能力的基序列。表11H示出其中给第三较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第四较高位提供附加的37.5％(即，3个重复位/附加的8位*100)的纠错能力，且给第五较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。表11I示出其中给第三较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，给第四较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，且给第五较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。表11J示出其中给第二较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第三较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第四较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，且给第五较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。表11K示出其中给第一较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第二较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第三较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，给第四较高位提供附加的12.5％(即，1位/附加的8位*100)的纠错能力，且给第五较高位提供附加的50％(即，4个重复位/附加的8位*100)的纠错能力的基序列。
下文的表15示出通过从表13中所示的[32，7]码中消除为第一基序列的“11111111111111111111111111111111”而生成的[32，5]码。下文的表16阐明具有最小距离为16且通过将表11的代码与表15的代码连接所生成的[40，5]码，其中给第四较高位提供附加的25％(即，2个重复位/附加的8位*100)的纠错能力，且给第五较高位提供附加的75％(即，6个重复位/附加的8位*100)的纠错能力。更进一步，通过将表15的代码与表11A至11K的代码的每一个连接，依赖于希望为其附加地提供纠错能力的位的数目，并依赖于将要附加地提供给每位的纠错能力，生成具有附加的纠错能力的另一个[40，5]码是可能的。
表150 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1表160 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 00 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 00 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1由于线性纠错码的特征，包括其基序列已经历列变换(即，代码的列已经交换了它们的位置)的基序列的代码与包括还未经历列变换的基序列的代码一样操作。因此，包括通过表12中所示的[40，7]码、表14中所示的[40，6]码和表16中所示的[40，5]码的每一个中的基序列的列变换而获得的基序列的代码像在列变换之前的原始代码一样的代码那样操作。同样，包括通过由将表11直到11K的一个与表10中所示的[32，7]码、表13中所示的[32，6]码和表15中所示的[32，5]码的每一个中的基序列连接而生成的基序列的列变换所获得的基序列的代码像在列变换之前的原始代码一样的代码那样操作。
根据本发明的实施例的示范性[20，5]CQI码当调度信息具有5位的大小时，可以使用用于编码3GPP标准TS25.212中所定义的高速下行链路分组接入(HSDPA)的CQI的[20，5]CQI码。下文的表17示出3GPP标准中所定义的[20，5]码的基序列。
表17

通过如表17中所阐明的每个都具有为5的长度的五个基序列的线性组合，通过使用下文的方程(2)，应用[20，5]信道编码是可能的。
bi=Σn=04(an×Mi,n)mod2,i=0,1,...,19............(2)]]>在方程(2)中，an表示将要编码的第(n+1)信息位，其中a0为最低有效位(LSB)，以及a4为最高有效位(MSB)。同样，bi表示通过信道经编码的信息位所获得的第(i+1)输出位(即，bi表示经编码的位)。因此，能够从五位输入信息中生成20个经编码的位。
以下，将描述用于设计用于编码10位或更少位的上行链路控制信息的[30，10]码、[30，9]码和[30，8]码的方法。
根据本发明的实施例的示范性[30，10]码为了编码10位传送格式组合指示(TFCI)，3GPP标准TS25.212定义包括如下文的表18中所示的基序列的[30，10]码。因此，当E-DCH上行链路控制信息具有为10位的大小时，其不能使用[30，10]码。从如表18中所示的基序列之中，从上文所参考的U.S.专利No.6,882,636中所公开的，且相应于韩国专利申请No.1999-27932的掩码序列中导出第六至第十基序列。更进一步，从沃尔什码导出第二至第六基序列。
表18

通过如表18中所阐明的每个都具有长度为32的10个基序列的线性组合，通过使用下文的方程(3)，应用[32，10]信道编码是可能的。
bi=Σn=09(an×Mi,n)mod2,i=0,1,...31............(3)]]>在方程(3)中，an表示将要编码的第(n+1)信息位，其中a0为最低有效位(LSB)，以及a9为最高有效位(MSB)。同样，bi表示通过信道编码输入信息位所获得的第(i+1)输出位(即，bi表示经编码的位)。因此，能够从10位输入信息中生成32个经编码的位。
根据本发明的实施例的示范性[30，9]码当E-DCH上行链路控制信息具有大小为9位时，能够通过使用通过从[30，10]码中移除最后的基序列而获得的[30，9]码将其编码。下文的表19示出[30，9]码的基序列。
表19

通过如表19中所阐明的每个都具有长度为32的9个基序列的线性组合，通过使用下文的方程(4)，应用[32，9]信道编码是可能的。
bi=Σn=08(an×Mi,n)mod2,i=0,1,...,31............(4)]]>在方程(4)中，an表示将要编码的第(n+1)信息位，其中a0为最高有效位(LSB)，以及a8为最低有效位(MSB)。同样，bi表示通过信道编码输入信息位所获得的第(i+1)输出位(即，bi表示经编码的位)。因此，能够从9位输入信息中生成32个经编码的位。
根据本发明的实施例的示范性[30，8]码当E-DCH上行链路控制信息具有为8位的大小时，能够通过使用通过从[30，10]码中移除最后的两个基序列而获得的[30，8]码将其编码。下文的表20示出[30，8]码的基序列。
表20

通过如表20中所阐明的每个都具有长度为32的8个基序列的线性组合，通过使用下文的方程(5)，应用[32，8]信道编码是可能的。
bi=Σn=07(an×Mi,n)mod2,i=0,1,...,31............(5)]]>在方程(5)中，an表示将要编码的第(n+1)信息位，其中a0为最低有效位(LSB)，以及a7为最高有效位(MSB)。同样，bi表示通过信道编码输入信息位所获得的第(i+1)输出位(即，bi表示经编码的位)。因此，能够从8位输入信息中生成32个经编码的位。
如上文所描述的[40，7]码、[40，6]码、[40，5]码、和[20，5]CQI码为用于编码7位或更少位E-DCH调度信息的代码。通过使用表11A至11K的一个代替表11作为用于编码的代码，给特定的一位或多位提供较高的纠错能力，并给每位可调地提供附加的纠错能力是可能的。通过使用3GPP标准中所定义的CQI编码而获得[20，5]CQI码。
更进一步，如上文所描述的[32，10]码、[32，9]码和[32，8]码为用于编码10位或更少位的E-DCH调度信息的代码，并通过重新使用3GPP标准中所定义的TFCI编码而获得。
以下，将参考图11更加详细地描述E-DPCCH的帧结构，E-DPCCH为用于传输E-DCH上行链路控制信息和E-DCH调度信息的E-DCH物理控制信道。
如上文所描述的，E-DCH考虑2ms的传输时间间隔(TTI)。一个10ms的无线帧1102包括五个2ms的E-DPCCH子帧1104，其每一个都包括三个时隙。子帧1104承载经编码的E-DCH上行链路控制信息和经编码的E-DCH调度信息。E-DCH上行链路控制信息为包括E-TFI信息和HARQ相关的信息的大约10位的信息，当节点B的接收机解码E-DCH分组数据时，这是必需的，并且经编码的E-DCH调度信息为当节点B实行调度时必需的大约7位的信息。
根据本发明的实施例，通过子帧1104中的最初两个时隙1106传输E-DCH上行链路控制信息，并通过子帧1104的第三时隙1108传输E-DCH调度信息。使用上文所描述的帧结构，节点B的接收机通过解码子帧1104的最初两个时隙1106而获得用于解码E-DCH分组数据必需的信息，并且通过解码子帧1104的第三时隙1108而获得用于实行调度必需的信息。
根据E-DPCCH的扩频因子确定子帧1104中能够包括的物理信道位的数目。根据[32，10]码、[32，9]码和[32，8]码的一个，经编码的E-DCH上行链路控制信息具有为32位的长度，并且根据经编码的块1110，重复32位直到子帧1104的最初两个时隙中所能包括的位数。更进一步，根据[40，7]码、[40，6]码和[40，5]码的一个，经编码的E-DCH调度信息具有为40位的长度，并且根据经编码的块1112，重复40位直到子帧1104的第三时隙1108中能所包括的位数。根据[20，5]CQI码经编码的E-DCH调度信息具有为20位的长度，并且根据经编码的块1112，重复20位直到子帧1104的第三时隙1108中所能包括的位数。通过重复操作，能够获得时间分集，所以能够减少E-DPCCH的传输功率，而同时维持E-DPCCH的错误率在不变的水平。
下文的表12示出关于E-DPCCH的扩频因子，在每个时隙中能够包括的物理信道位的数目、在每帧中能够包括的物理信道位的数目、经编码的E-DCH上行链路控制信息位的数目及其重复的数目、和经编码的E-DCH调度信息位的数目及其重复的数目。
表21

参考表21，当E-DPCCH扩频因子为16时，一个时隙能够包括160个物理信道位(即，2560/16)，因为一个时隙包括2560个码片，且一帧能够包括总计480个物理信道位。因此，将通过编码E-DCH上行链路控制信息所生成的32位输出值重复10次，所以通过E-DPCCH子帧的第一和第二时隙传输总计320位。更进一步，将E-DCH调度信息编码成40位或20位。当已经将E-DCH调度信息编码成40位时，将该40位经编码的信息重复四次，所以通过E-DPCCH子帧的第三时隙传输总计160位。当已经将E-DCH调度信息编码成20位时，将该20位经编码的信息重复八次，所以通过E-DPCCH子帧的第三时隙传输总计160位。
图11中所示的E-DPCCH帧结果采用2msTTI作为基本单元。当E-DCHTTI具有为10ms的长度时，将2ms子帧结构重复五次，所以传输10ms的帧。
根据本发明的实施例的示范性[40，7]编码。
图12阐明根据本发明的实施例的[40，7]编码器的配置。作为图2中所示的信道编码器218和219的实例的图12的编码器通过使用[40，7]码，将7位E-DCH上行链路控制信息转换成为40个经编码的符号。[40，7]码的基序列为如表12中所示。
参考图12，当将7个E-DCH上行链路控制信息位a0～a6输入到编码器时，将信息位a0，a1，a2，a3，a4，a5和a6分别输入到相应的第一乘法器1204，1206，1208，1210，1212，1214和1216。更进一步，将信息位a5和a6分别输入到相应的第二乘法器1218和1220。当已经以上文所描述的方式输入了7个信息位时，[32，7]码生成器1200和[8，2]码生成器1202生成如表10和11中所示的基序列。
特殊地，[32，7]码生成器1200并行地生成“0000001”，表10的第一列。然后，将所生成的位顺序地输入到第一乘法器1204，1206，1208，1210，1212，1214和1216，其中以输入信息位a0，a1，a2，a3，a4，a5和a6与它们相乘，然后输入到第一求和器1222。第一求和器1222通过实行关于7个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出到多路复用器1226。重复这个过程直到“1111111”，表10的第32列，所以将32个经编码的符号输入到多路复用器1226。
同时，[8，2]码生成器1202生成“10”，表10的第一列。然后，顺序地将所生成的位输入到第二乘法器1218和1220，其中以输入信息位a5和a6与它们相乘，然后输入到第二求和器1224。第二求和器1224通过实行关于2个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出至多路复用器1226。重复这个过程直到“01”，表11的第八列，所以将八个经编码的符号输入到多路复用器1226。
此后，多路复用器1226将由第一求和器1222所生成的32个经编码的符号和由第二求和器1224所生成的八个经编码的符号多路复用，从而生成包括40个经编码的符号的码字1228。
根据本发明的实施例的示范性[40，6]编码图13阐明根据本发明的实施例的[40，6]编码器的配置。作为图2中所示的信道编码器218和219的实例的图13的编码器通过使用[40，6]码，将6个调度信息位转换成为40个经编码的符号。[40，6]码的基序列为如表14中所示。
参考图13，当将6个调度信息位a0～a5输入到编码器时，将信息位a0，a1，a2，a3，a4和a5分别输入到相应的第一乘法器1304，1306，1308，1310，1312和1314。更进一步，将信息位a4和a5分别输入到相应的第二乘法器1316和1318。当已经以上文所描述的方式输入了6个信息位时，[32，6]码生成器1300和[8，2]码生成器1302生成如表13和11中所示的基序列。
特殊地，[32，6]码生成器1300并行地生成“000001”，表13的第一列。然后，将所生成的位顺序地输入到第一乘法器1304，1306，1308，1310，1312和1314，其中以输入信息位a0，a1，a2，a3，a4和a5与它们相乘，然后输入到第一求和器1320。第一求和器1320通过实行关于6个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出到多路复用器1324。重复这个过程直到“111111”，表13的第32列，所以将32个经编码的符号输入到多路复用器1324。
同时，[8，2]码生成器1302生成“10”，表11的第一列。然后，顺序地将所生成的位输入到第二乘法器1316和1318，其中以输入信息位a4和a5与它们相乘，然后输入到第二求和器1322。第二求和器1322通过实行关于2个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出至多路复用器1324。重复这个过程直到“01”，表11的第八列，所以将八个经编码的符号输入到多路复用器1324。
此后，多路复用器1324将由第一求和器1320所生成的32个经编码的符号和由第二求和器1322所生成的八个经编码的符号多路复用，从而生成包括40个经编码的符号的码字1326。
根据本发明的实施例的示范性[40，5]编码图14阐明根据本发明的实施例的[40，5]编码器的配置。作为图2中所示的信道编码器219的实例的图14的编码器通过使用[40，5]码，将5个调度信息位转换成为40个经编码的符号。[40，5]码的基序列为如表16中所示。
参考图14，当将5个调度信息位a0～a4输入到编码器时，将信息位a0，a1，a2，a3和a4分别输入到相应的第一乘法器1404，1406，1408，1410和1412。更进一步，将信息位a3和a4分别输入到相应的第二乘法器1414和1416。当已经以上文所描述的方式输入了5个信息位时，[32，5]码生成器1400和[8，2]码生成器1402生成如表15和11中所示的基序列。
特殊地，[32，5]码生成器1400并行地生成“00000”，表15的第一列。然后，将所生成的位顺序地输入到第一乘法器1404，1406，1408，1410和1412，其中以输入信息位a0，a1，a2，a3和a4与它们相乘，然后输入到第一求和器1418。第一求和器1418通过实行关于5个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出到多路复用器1422。重复这个过程直到“11111”，表15的第32列，所以将32个经编码的符号输入到多路复用器1422。
同时，[8，2]码生成器1402生成“10”，表11的第一列。然后，顺序地将所生成的位输入到第二乘法器1414和1416，其中以输入信息位a3和a4与它们相乘，然后输入到第二求和器1420。第二求和器1420通过实行关于2个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出至多路复用器1422。重复这个过程直到“01”，表11的第八列，所以将八个经编码的符号输入到多路复用器1422。
此后，多路复用器1422将由第一求和器1418所生成的32个经编码的符号和由第二求和器1420所生成的八个经编码的符号多路复用，从而生成包括40个经编码的符号的码字1424。
关于[20，5]CQI码、[32，10]码、[32，9]码和[32，8]码的编码设备的配置优选地使用3GPPTS 25.212的CQI或TFCI编码方案，因而省略其更进一步的描述。
根据本发明的实施例的示范性[40，7]解码图15阐明根据本发明的实施例的[40，7]解码器的配置。作为图3中所示的信道解码器314和316的实例并相应于图12的编码器的图15的解码器从40个经编码的符号中解码7位调度信息。
参考图15，通过解多路复用器1502，将所接收到的包括40个经编码的符号的信号r(t)1500分成32个较高的符号和八个较低的符号。将32个较高的符号输入到加法器1506和第一沃尔什相关计算器1510。所接收到的信号r(t)1500为在具有如图12中所示的配置的信道编码器中由[32，7]码和[8，2]码编码之后，已经过信道的信号。
掩码生成器1504根据信道编码器中所使用的[32，7]码生成一个掩码序列M1，并将所生成的掩码序列M1输出至加法器1506。该掩码序列M1表示表10中的第一码字。即，掩码序列M1由“00101000011000111111000001110111”组成。
加法器1506通过模2加法将来自解多路复用器1502的32个较高符号与来自掩码生成器1504的掩码序列M1相加，并将32个未经掩码的符号输出至第二沃尔什相关计算器1512。如果已通过基本掩码序列将32个较高的符号编码，则可期望来自加法器1506的输出为已从其中移除了掩码序列的信号。已从其中移除了掩码序列的信号为以预定的沃尔什码扩频的信号。
第一沃尔什相关计算器1510使来自解多路复用器1502的32个较高的符号与64个双正交沃尔什码相关，从而将64个相关值输出至第一求和器1516。第二沃尔什相关计算器1512使来自加法器1506的32个符号与64个双正交沃尔什码相关，从而将64个相关值输出至第二求和器1518。以这种方式，沃尔什相关计算器1510和1512的每一个都分别使32个输入符号与64个双正交沃尔什码相关，从而将64个相关值输出至相应的求和器1516和1518。64个双正交沃尔什码相应于能够通过具有长度为32的五个基本沃尔什码和全一序列的组合而生成的所有沃尔什码。图8A和8B示出沃尔什相关计算器1510和1512优选地用于相关值的计算的沃尔什码。
从沃尔什相关计算器1510和1512所输出的64个相关值为在顺序地实行与如图8A和8B中所示的双正交沃尔什码W1～W64的相关之后所获得的值。为了实现与64个沃尔什码相关的迅速计算，沃尔什相关计算器1510和1512优选使用IFHT。
将由解多路复用器1502所分割的八个较低的符号输入到相关计算器1514。[8，2]码生成器1508生成[8，2]码的码字R0，R1，R3和R4，并将它们输出至相关计算器1514。四个码字R0，R1，R3和R4为信道编码器中所使用的[8，2]码的码字，其通过顺序地排列通过表11的两个码字的线性组合所形成的四个码字而生成。即，R0＝
，R1＝[11000000]，R2＝
，和R3＝[11111111]相关计算器1514计算来自解多路复用器1502的八个较低的符号和[8，2]码的四个码字R0，R1，R3和R4的相关值，并将所计算出来的四个相关值输出至复发器1520。复发器1520顺序地重复相应于码字R0至R3的相关值的每一个16次，从而将总计64个相关值输出至求和器1516和1518。
第一求和器1516顺序地将来自复发器1520的64个相关值加到来自第一沃尔什相关计算器1510的64个相关值，从而将64个相加后的相关值输出至相关比较器1522。第二求和器1518顺序地将来自复发器1520的64个相关值加到来自第二沃尔什相关计算器1512的64个相关值，从而将64个相加后的相关值输出至相关比较器1522。结果，将通过求和器1516和1518所生成的总计128个相关值输入到相关比较器1522。
相关比较器1522比较从求和器1516和1518所输入的128个相关值，并从128个相关值之中确定最大的相关值。当已确定最大相关值时，基于相应于所确定的最大相关值的[8，2]码标号、掩码序列标号和沃尔什码标号，相关比较器1522确定并输出7个经解码的信息位1524。
能够通过将沃尔什码的标号与掩码序列的标号组合而获得经解码的信息位。即，如果相应于最大相关值的掩码序列为M1，以及相应于最大相关值的沃尔什码为W4，则确定经解码的信息位为“(相应于M1的标号)//(相应于W4的标号)”，其中“//”意味着连接。
例如，在7个信息位a0至a6为“1110000”的情况下，信道编码器将信息位编码为“M1◎W4//R0”，然后传输所编码的信息位。这里，◎为表示模2加法的符号。在信道解码器中，解多路复用器1502将所接收到的编码为“M1◎W4//R0”的信号r(t)1500分成“M1◎W4”有关部分和“R0”有关部分。然后，包括32个较高符号的“M1◎W4”有关部分与64个双正交沃尔什码相关，由此获得总计64个相关值。同样，通过模2加法将包括32个较高符号的“M1◎W4”有关部分加到掩码序列M1，并且相加后的值与64个双正交沃尔什码相关，由此生成64个相关值。结果，生成总计128个相关值。
更进一步，包括八个较低符号的“R0”有关部分与[8，2]码的所有码字相关，由此获得四个相关值。然后，根据预定的规则，复发器1520重复四个相关值，并将128个相关值求和，由此获得128个相加后的相关值。然后，确认已经由M1，W4和R0，即，由相应于128个相加后的相关值之中的最大值的沃尔什码标号、掩码序列标号和[8，2]码标号将所接收到的信号r(t)编码。在确认已经由M1，W4和R0将所接收到的信号r(t)编码时，信道解码器将“1”(相应于M1的标号)和“110000”(相应于W2的标号)组合，从而输出“1110000”作为经解码的信息位。
通过将[32，7]码解码的结果和将[8，2]码解码的结果求和而确定信息位列的原因是为了给第七和第六较高位提供较高的纠错能力。
根据本发明的实施例的示范性[40，6]解码图16阐明根据本发明的实施例的[40，6]解码器的配置。作为图3中所示的信道解码器314和316的实例并相应于图13的编码器的图16的解码器从40个经编码的符号中解码6位调度信息。
参考图16，通过解多路复用器1602，将所接收到的包括40个经编码的符号的信号r(t)1600分成32个较高的符号和八个较低的符号。将32个较高的符号输入到沃尔什相关计算器1606。所接收到的信号r(t)1600为在具有如图13中所示的配置的信道编码器中由[32，6]码和[8，2]码编码之后，已经过信道的信号。
沃尔什相关计算器1606使来自解多路复用器1602的32个较高的符号与64个双正交沃尔什码相关，从而将64个相关值输出至求和器1610。图8A和8B示出沃尔什相关计算器1606优选地用于相关值的计算的沃尔什码。即，从沃尔什相关计算器1606所输出的64个相关值为通过顺序地实行使用如图8A和8B中所示的双正交沃尔什码W1～W64的相关所获得的值。为了实现与64个沃尔什码相关的迅速计算，沃尔什相关计算器1606优选使用IFHT。
将由解多路复用器1602所分割的八个较低的符号输入到相关计算器1608。[8，2]码生成器1604生成[8，2]码的码字R0，R1，R2和R3，并将它们输出至相关计算器1608。四个码字R0，R1，R2和R3为信道编码器中所使用的[8，2]码的码字，其通过顺序地排列通过表11的两个码字的线性组合所形成的四个码字而生成。即，R0＝
，R1＝[11000000]，R2＝
，和R3＝[11111111]。
相关计算器1608使来自解多路复用器1602的八个较低的符号与[8，2]码的四个码字R0，R1，R2和R3相关，并将所获得的四个相关值输出至复发器1612。复发器1612顺序地重复相应于码字R0至R3的相关值的每一个16次，从而将总计64个相关值输出至求和器1610。
求和器1610顺序地将来自复发器1612的64个相关值加到来自沃尔什相关计算器1606的64个相关值，从而将64个相加后的相关值输出至相关比较器1614。相关比较器1614比较从求和器1610所输入的64个相关值，并从64个相关值之中确定最大的相关值。当已确定最大相关值时，基于相应于所确定的最大相关值的[8，2]码标号、掩码序列标号和沃尔什码标号，相关比较器1614确定并输出6个经解码的信息位1616。
能够通过确定沃尔什码的标号而获得经解码的信息位。即，如果相应于最大相关值的沃尔什码为W4，则确定经解码的信息位为“相应于W4的标号”。
例如，在6个信息位a0至a5为“110000”的情况下，信道编码器将信息位编码为“W4//R0”，然后传输所编码的信息位。在信道解码器中，解多路复用器1602将所接收到的编码为“W4//R0”的信号r(t)1600分成“W4”有关部分和“R0”有关部分。然后，包括32个较高符号的“W4”有关部分与64个双正交沃尔什码相关，由此获得总计64个相关值。更进一步，包括八个较低符号的“R0”有关部分与[8，2]码的所有码字相关，由此获得四个相关值。然后，复发器1612重复四个相关值，以致输出64个相关值。其次，将64个相关值加到通过根据预定的规则，由沃尔什码的相关而获得的64个相关值，由此获得64个相加后的相关值。然后，确认已经由W4和R0，即，由相应于64个相加后的相关值之中的最大值的沃尔什码标号和[8，2]码标号将所接收到的信号r(t)编码。在确认已经由W4和R0将所接收到的信号r(t)编码时，信道解码器输出“110000”(相应于W2的标号)作为经解码的信息位。
根据本发明的实施例的示范性[40，5]解码图17阐明根据本发明的实施例的[40，5]解码器的配置。作为图3中所示的信道解码器314和316的实例并相应于图14的编码器的图17的解码器从40个经编码的符号中解码5位调度信息。
参考图17，通过解多路复用器1702，将所接收到的包括40个经编码的符号的信号r(t)1700分成32个较高的符号和八个较低的符号。将32个较高的符号输入到沃尔什相关计算器1706。所接收到的信号r(t)1700为在具有如图14中所示的配置的信道编码器中由[32，5]码和[8，2]码编码之后，已经过信道的信号。
沃尔什相关计算器1706使来自解多路复用器1702的32个较高的符号与32个双正交沃尔什码相关，从而将32个相关值输出至求和器1710。64个双正交沃尔什码相应于能够通过每个都具有长度为32的五个基本沃尔什码和全一序列的组合而生成的所有的沃尔什码。图18顺序地示出沃尔什相关计算器1706优选地用于相关值的计算的沃尔什码。如上文所提到的，从沃尔什相关计算器1706所输出的32个相关值为通过顺序地实行使用如图18中所示的双正交沃尔什码W1～W32的相关所获得的值。在图18中的沃尔什码之中，W2，W3，W5，W9和W17为基本沃尔什码。通过基本沃尔什码的线性组合，生成32个沃尔什码是可能的。为了实现与64个沃尔什码相关的迅速计算，沃尔什相关计算器1706优选使用IFHT。
将由解多路复用器1702所分割的八个较低的符号输入到相关计算器1708。[8，2]码生成器1704生成[8，2]码的码字R0，R1，R2和R3，并将它们输出至相关计算器1708。四个码字R0，R1，R2和R3为信道编码器中所使用的[8，2]码的码字，其通过顺序地排列通过表11的两个码字的线性组合所形成的四个码字而生成。即，R0＝
，R1＝[11000000]，R2＝
，和R3＝[11111111]。
相关计算器1708使来自解多路复用器1702的八个较低的符号与[8，2]码的四个码字R0，R1，R2和R3相关，并将所获得的四个相关值输出至复发器1712。复发器1712顺序地重复相应于码字R0至R3的相关值的每一个八次，从而将总计32个相关值输出至求和器1710。
求和器1710顺序地将来自复发器1712的32个相关值加到来自沃尔什相关计算器1706的32个相关值，从而将32个相加后的相关值输出至相关比较器1714。相关比较器1714比较从求和器1710所输入的32个相关值，并从32个相关值之中确定最大的相关值。当已确定最大相关值时，基于相应于所确定的最大相关值的[8，2]码标号、掩码序列标号和沃尔什码标号，相关比较器1714确定并输出五个经解码的信息位1716。
能够通过确定沃尔什码的标号而获得经解码的信息位。即，如果相应于最大相关值的沃尔什码为W4，则确定经解码的信息位为“相应于W4的标号”。
例如，在5个信息位a0至a4为“11000”的情况下，信道编码器将信息位编码为“W4//R0”，然后传输所编码的信息位。在信道解码器中，解多路复用器1702将所接收到的编码为“W4//R0”的信号r(t)1700分成“W4”有关部分和“R0”有关部分。然后，包括32个较高符号的“W4”有关部分与32个双正交沃尔什码相关，由此获得总计32个相关值。更进一步，包括八个较低符号的“R0”有关部分与[8，2]码的所有码字相关，由此获得四个相关值。然后，复发器1712重复四个相关值，以致输出32个相关值。其次，将32个相关值加到通过根据预定的规则，由沃尔什码的相关而获得的32个相关值，由此获得32个相加后的相关值。然后，确认已经由W4和R0，即，由相应于32个相加后的相关值之中的最大值的沃尔什码标号和[8，2]码标号将所接收到的信号r(t)编码。在确认已经由W4和R0将所接收到的信号r(t)编码时，信道解码器输出“11000”(相应于W2的标号)作为经解码的信息位。
关于[20，5]CQI码、[32，10]码、[32，9]码和[32，8]码的解码设备的配置优选使用3GPP TS 25.212的CQI或TFCI解码方案，因而省略其进一步描述。
以下，将描述用于编码调度信息的示范性代码，但并不局限于此。也能够将下文所描述的示范性代码应用于上述控制信息。
首先，将描述两种用于编码能够给调度信息的所有位提供相同的纠错能力的调度信息的相等保护码。
根据本发明的实施例的示范性[20，7]相等保护码以下，将描述用于设计具有最小距离为8的最优[20，7]码的方法。
下文的表22示出包括每个都具有长度为16的七个基序列的[16，7，6]码的基序列，其中该基序列的最小距离为6。即，[16，7，6]码包括每个都包括七个符号的16列。通过将[16，7，6]码与[4，2]一阶理德穆勒码连接，能够将最小距离增加到8。下文的表23示出[4，2]一阶理德穆勒码的基序列。下文的表24示出[20，7]码，已根据上述方式而设计的，具有最小距离为8的最优代码。
表220 1 1 0 0 0 1 1 1 1 1 1 0 1 0 10 1 1 1 1 1 1 0 0 0 1 0 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1表230 0 1 10 1 0 1表240 1 1 0 0 0 1 1 1 1 1 1 0 1 0 1 0 0 1 10 1 1 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 00 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 00 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 00 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0根据本发明的实施例的示范性[20，6]相等保护码以下，将描述用于设计具有最小距离为8的最优[20，6]码的方法。
首先，通过从表22中所示的[16，7]码中消除第一基序列“0110001111110101”而形成[16，6]码，并通过从表23中所示的[4，2]一阶理德穆勒码中消除第一基序列“0011”而形成[4，1]码。然后，通过将[16，6]码与[4，1]码连接，能够生成[20，6]码。下文的表25和26示出以上文所描述的方式形成的[16，6]码和[4，1]码的基序列。下文的表27示出[20，6]码，已根据上述方式而设计的，具有最小距离为8的最优代码。
表25
0 1 1 1 1 1 1 0 0 0 1 0 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1表260 1 0 1表270 1 1 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 00 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 00 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 00 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0在使用[20，7]码和[20，6]码的情形中，通过使用采用IFHT的相关器，接收机能够减少解码中的计算量。
接下来，将描述用于编码为能够给较高位提供较高的纠错能力的不等保护码的7位或6位调度信息的[20，7]码和[20，6]码。
根据本发明的实施例的示范性[20，7]不等保护码以下，将描述用于设计具有最小距离为6的[20，7]码的方法。
下文的表28示出包括每个都具有长度为16的7个基序列的[16，7，6]码的基序列，其中该基序列的最小距离为6。通过将如下文的表29A中所示的[4，2]码与[16，7，6]码连接而给调度信息的第七较高位(即，最高有效位)和第六较高位(即，次最高有效较高位)提供较高的纠错能力，是可能的。表29A示出[4，2]码的基序列。表30示出[20，7]码，能够根据上述方式而设计的，具有最小距离为6的[20，7]码。特殊地，表29A示出其中给第七较高位提供附加的75％(即，3个重复位/附加的4位*100)的纠错能力，并给第六较高位提供附加的25％(即，1位/附加的4位*100)的纠错能力的基序列。因此，依赖于希望为其附加地提供纠错能力的位的数目，并依赖于将要附加地提供给每位的纠错能力，可以更改表29A。
为了生成[20，7]码，使用其中必需为其附加地提供纠错能力的位的数目为M的[4，M]码作为将要与[16，7，6]码连接的代码。
例如，表29B示出其中给第七较高位提供附加的50％(即，2个重复位/附加的4位*100)的纠错能力，并给第六较高位提供附加的50％(即，2个重复位/附加的4位*100)的纠错能力的基序列。表29C示出其中仅给第七较高位提供附加的100％(即，4个重复位/附加的4位*100)的纠错能力的基序列，以及表29D示出其中给第七较高位提供附加的50％(即，2个重复位/附加的4位*100)的纠错能力，给第六较高位提供附加的25％(即，1位/附加的4位*100)的纠错能力，并给第五较高位提供附加的25％(即，1位/附加的4位*100)的纠错能力的基序列。
因此，通过将表28的代码与表29B直到29D的代码的每一个连接，依赖于希望为其附加地提供纠错能力的位的数目，并依赖于将要附加地提供给每位的纠错能力，生成具有附加的纠错能力的另一个[20，7]码是可能的。
表281 1 1 1 1 1 0 0 0 1 0 1 0 1 1 01 1 0 0 0 1 1 1 1 1 1 0 1 0 1 01 0 1 0 1 0 1 0 1 0 1 0 1 0 1 00 1 1 0 0 1 1 0 0 1 1 0 0 1 1 00 0 0 1 1 1 1 0 0 0 0 1 1 1 1 00 0 0 0 0 0 0 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1表29A0 0 0 11 1 1 0表29B0 0 1 11 1 0 0表29C1 1 1 1表29D
0 0 0 10 0 1 01 1 0 0表301 1 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 0 0 01 1 0 0 0 1 1 1 1 1 1 0 1 0 1 0 0 0 0 01 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 00 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 00 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 00 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0根据本发明的实施例的示范性[20，6]不等保护码以下，将描述用于设计具有最小距离为6的[20，6]码的方法。
首先，通过从表28中所示的[16，7]码中消除第一基序列“1111110001010110”而形成[16，6]码。然后，通过将该[16，6]码与表29A中所示的[4，2]码连接，能够生成[20，6]码。通过上文所描述的方法，给调度信息的第六较高位(即，最高有效位)和第五较高位(即，次最高有效位)提供较高的纠错能力是可能的。表31示出[16，6]码的基序列。与[16，6]码连接的表29A的[4，2]码包括其中给第六较高位提供附加的75％(即，3个重复位/附加的4位*100)的纠错能力，并给第五较高位提供附加的25％(即，1位/附加的4位*100)的纠错能力的基序列。下文的表32示出具有最小距离为6的[20，6]码，其能够通过将[16，6]码与[4，2]码连接而生成。
依赖于希望为其附加地提供纠错能力的位的数目，并依赖于将要附加地提供给每位的纠错能力，可以以不同的方式设计[20，6]码的实施例。为了生成[20，6]码，使用其中必需为其附加地提供纠错能力的位的数目为M的[4，M]码作为将要与[16，7，6]码连接的代码。
例如，表29B示出其中给第六较高位提供附加的50％(即，2个重复位/附加的4位*100)的纠错能力，并给第五较高位提供附加的50％(即，2个重复位/附加的4位*100)的纠错能力的基序列。表29C示出其中仅给第六较高位提供附加的100％(即，4个重复位/附加的4位*100)的纠错能力的基序列，以及表29D示出其中给第六较高位提供附加的50％(即，2个重复位/附加的4位*100)的纠错能力，给第五较高位提供附加的25％(即，1位/附加的4位*100)的纠错能力，并给第四较高位提供附加的25％(即，1位/附加的4位*100)的纠错能力的基序列。
因此，通过将表31的代码与表29B直到29D的代码的每一个连接，依赖于希望为其附加地提供纠错能力的位的数目，并依赖于将要附加地提供给每位的纠错能力，生成具有附加的纠错能力的另一个[20，6]码是可能的。
表311 1 0 0 0 1 1 1 1 1 1 0 1 0 1 01 0 1 0 1 0 1 0 1 0 1 0 1 0 1 00 1 1 0 0 1 1 0 0 1 1 0 0 1 1 00 0 0 1 1 1 1 0 0 0 0 1 1 1 1 00 0 0 0 0 0 0 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1表32110001111110101000001010101010101010000001100110011001100000000111100001111000000000000111111110000111111111111111111110由于线形纠错码的特征，包括其基序列已经历列变换(即，代码的列已经交换了它们的位置)的基序列的代码与包括还未经历列变换的基序列的代码一样操作。因此，包括通过表24中所示的[20，7]码、表27中所示的[20，6]码、表30中所示的[20，7]码和表32中所示的[20，6]码的每一个中的基序列的列变换而获得的基序列的代码像在列变换之前的原始代码一样的代码那样操作。同样，包括通过由将表29B直到29D的一个与表28中所示的[16，7]码和表31中所示的[16，6]码的每一个中的基序列连接而生成的[20，7]码的基序列的列变换所获得的基序列的代码像在列变换之前的原始代码一样的代码那样操作。
例如，表33和34示出在从表28中所示的[16，7]码和表31中所示的[16，6]码中将第六列变换到第一列而原始的第一至第十五列每个都向后移动一列之后所获得的列变换后的[16，7]码和[16，6]码。从表33很容易注意到，列变换后的[16，7]码中的第三至第七码字为具有长度为16的双正交沃尔什码的基本码字。同样地，从表34很容易注意到，列变换后的[16，6]码中的第二至第六码字为具有长度为16的双正交沃尔什码的基本码字。
表330 1 1 1 1 1 1 0 0 0 1 0 1 0 1 10 1 1 0 0 0 1 1 1 1 1 1 0 1 0 10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1表340 1 1 0 0 0 1 1 1 1 1 1 0 1 0 10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1因此，在使用列变换后的代码的情形中，通过使用采用IFHT的相关器，通过将20个经编码的符号之中的第十六个符号变换到第一个符号的位置，并将第一至十五个符号向后移动一个符号位置，接收机能够减少用于解码的计算量。下文参考图26至27更加详细地描述用于通过变换经编码的符号的解码的配置。
根据本发明的实施例的[20，7]相等码的示范性编码图19阐明根据本发明的实施例的[20，7]编码器的配置。通过使用[20，7]相等保护码，作为图2中所示的信道编码器218和219的实例的图19的编码器将7位控制信息转换成为20个经编码的符号。[20，7]相等保护码的基序列如表24中所示。
参考图19，当将七个控制信息位a0～a6输入到编码器时，将信息位a0，a1，a2，a3，a4，a5和a6分别输入到相应的第一乘法器1904，1906，1908，1910，1912，1914和1916。更进一步，将信息位a0和a1分别输入到相应的第二乘法器1918和1920。然后，[16，7]码生成器1900和[4，2]一阶理德穆勒码生成器1902生成如表22和23中所示的基序列。
特殊地，[16，7]码生成器1900并行地生成“0010000”，表22的第一列。然后，将所生成的位顺序地输入到第一乘法器1904至1916，其中以输入信息位a0，a1，a2，a3，a4，a5和a6与它们相乘，然后输入到第一求和器1922。第一求和器1922通过实行关于七个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出到多路复用器1926。重复这个过程直到“1111111”，表22的最后一列，所以将16个经编码的符号输入到多路复用器1926。
同时，[4，2]一阶理德穆勒码生成器1902生成“00”，表23的第一列。然后，顺序地将所生成的位输入到第二乘法器1918和1920，其中以输入信息位a0和a1与它们相乘，然后输入到第二求和器1924。第二求和器1924通过实行关于两个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出至多路复用器1926。关于表23的四列重复这个过程，所以将四个经编码的符号输入到多路复用器1926。
此后，多路复用器1926将由第一求和器1922所生成的16个经编码的符号和由第二求和器1924所生成的四个经编码的符号多路复用，从而生成包括20个经编码的符号的码字1928。
更特殊地，乘法器1904以信息位a0与表22的第一基序列相乘，并输出乘积，乘法器1906以信息位a1与第二基序列相乘，并输出乘积，乘法器1908以信息位a2与第三基序列相乘，并输出乘积，乘法器1910以信息位a3与第四基序列相乘，并输出乘积，乘法器1912以信息位a4与第五基序列相乘，并输出乘积，乘法器1914以信息位a5与第六基序列相乘，并输出乘积，以及乘法器1916以信息位a6与第七基序列相乘，并输出乘积。然后，第一求和器1922将关于每个符号将从乘法器1904至1916输出的乘积相加，从而输出16个经编码的符号。
乘法器1918以信息位a0与表23的第一基序列相乘，并输出乘积，以及乘法器1920以信息位a1与第二基序列相乘，并输出乘积。然后，第二求和器1924将关于每个符号从乘法器1918至1920输出的乘积相加，从而输出四个经编码的符号。最后，多路复用器1926将来自第一求和器1922的符号与来自第二求和器1924的符号连接，从而输出20个经编码的符号。
根据本发明的实施例的[20，6]相等码的示范性编码图20阐明根据本发明的实施例的[20，6]编码器的配置。通过使用[20，6]相等保护码，作为图2中所示的信道编码器218和219的实例的图20的编码器将6位控制信息转换成为20个经编码的符号。[20，6]相等保护码的基序列如表27中所示。
参考图20，当将六个控制信息位a0～a5输入到编码器时，将信息位a0，a1，a2，a3，a4和a5分别输入到相应的第一乘法器2004，2006，2008，2010，2012和2014。更进一步，将信息位a0输入到相应的第二乘法器2016。然后，[16，6]码生成器2000和[4，1]一阶理德穆勒码生成器2002生成如表25和26中所示的基序列。
特殊地，[16，6]码生成器2000并行地生成“010000”，表25的第一列。然后，将所生成的位顺序地输入到第一乘法器2004至2014，其中以输入信息位a0，a1，a2，a3，a4和a5与它们相乘，然后输入到第一求和器2018。求和器2018通过实行关于六个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出到多路复用器2020。重复这个过程直到“111111”，表25的最后一列，所以将16个经编码的符号输入到多路复用器2020。
同时，[4，1]码生成器2002生成“0”，表26的第一列。然后，顺序地将所生成的位输入到第二乘法器2016，其中以输入信息位a0与它相乘，然后作为经编码的符号输出至多路复用器2020。关于表26中的四列，将四个经编码的符号输入到多路复用器2020。
此后，多路复用器2020将由求和器2018所生成的16个经编码的符号和由第二乘法器2016所生成的四个经编码的符号多路复用，从而生成包括20个经编码的符号的码字2022。
更特殊地，乘法器2004以信息位a0与表25的第一基序列相乘，并输出乘积，乘法器2006以信息位a1与第二基序列相乘，并输出乘积，乘法器2008以信息位a2与第三基序列相乘，并输出乘积，乘法器2010以信息位a3与第四基序列相乘，并输出乘积，乘法器2012以信息位a4与第五基序列相乘，并输出乘积，以及乘法器2014以信息位a5与第六基序列相乘，并输出乘积。然后，求和器2018将关于每个符号将从乘法器2004至2014输出的乘积相加，从而输出16个经编码的符号。
第二乘法器2016以信息位a0与表26的第一基序列相乘，并输出四个经编码的符号。然后，多路复用器2020将来自求和器2018的符号与来自第二乘法器2016的符号连接，从而输出20个经编码的符号。
根据本发明的实施例的[20，7]不等保护码的示范性编码图21阐明根据本发明的实施例的[20，7]编码器的配置。通过使用[20，7]不等保护码，作为图2中所示的信道编码器218和219的实例的图21的编码器将7位控制信息转换成为20个经编码的符号。[20，7]不等保护码的基序列如表30中所示。
参考图21，当将七个控制信息位a0～a6输入到编码器时，将信息位a0，a1，a2，a3，a4，a5和a6分别输入到相应的第一乘法器2104，2106，2108，2110，2112，2114和2116。更进一步，将信息位a5和a6分别输入到相应的第二乘法器2118和2120。然后，[16，7]码生成器2100和[4，2]码生成器2102生成如表28和29A中所示的基序列。
特殊地，[16，7]码生成器2100并行地生成“1110001”，表28的第一列。然后，将所生成的位顺序地输入到第一乘法器2104至2116，其中以输入信息位a0，a1，a2，a3，a4，a5和a6与它们相乘，然后输入到第一求和器2122。第一求和器2122通过实行关于七个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出到多路复用器2126。关于表28的所有列重复实行这个过程，所以将16个经编码的符号输入到多路复用器2126。
同时，[4，2]一阶理德穆勒码生成器2102生成“01”，表29A的第一列。然后，顺序地将所生成的位输入到第二乘法器2118和2120，其中以输入信息位a5和a6与它们相乘，然后输入到第二求和器2124。第二求和器2124通过实行关于两个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出至多路复用器2126。关于表29A的四列重复这个过程，所以将四个经编码的符号输入到多路复用器2126。
此后，多路复用器2126将由第一求和器2122所生成的16个经编码的符号和由第二求和器2124所生成的四个经编码的符号多路复用，从而生成包括20个经编码的符号的码字2128。
根据本发明的实施例的[20，6]不等保护码的示范性编码图22阐明根据本发明的实施例的[20，6]编码器的配置。通过使用[20，6]不等保护码，作为图2中所示的信道编码器218和219的实例的图22的编码器将六个调度信息位转换成为40个经编码的符号。[20，6]不等保护码的基序列如表16中所示。
参考图22，当将六个控制信息位a0～a5输入到编码器时，将信息位a0，a1，a2，a3，a4和a5分别输入到相应的第一乘法器2204，2206，2208，2210，2212和2214。更进一步，将信息位a4和a5分别输入到相应的第二乘法器2216和2218。当已经以上文所描述的方式输入了六个信息位时，[16，6]码生成器2200和[4，2]码生成器2202生成如表31和29A中所示的基序列。
特殊地，[16，6]码生成器2200并行地生成“110001”，表31的第一列。然后，将所生成的位顺序地输入到第一乘法器2204，2206，2208，2210，2212和2214，其中以输入信息位a0，a1，a2，a3，a4和a5与它们相乘，然后输入到第一求和器2220。第一求和器2220通过实行关于六个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出到多路复用器2224。关于表31的所有列重复实行这个过程，所以将16个经编码的符号输入到多路复用器2224。
同时，[4，2]码生成器2202生成“01”，表29A的第一列。然后，顺序地将所生成的位输入到第二乘法器2216和2218，其中分别以输入信息位a4和a5与它们相乘，然后输入到第二求和器2222。第二求和器2222通过实行关于两个输入值的模2加法而生成经编码的符号，并将所生成的经编码的符号输出至多路复用器2224。关于表29A的所有列重复实行这个过程，所以将四个经编码的符号输入到多路复用器2224。
此后，多路复用器2224将由第一求和器2220所生成的16个经编码的符号和由第二求和器2222所生成的四个经编码的符号多路复用，从而生成包括20个经编码的符号的码字2226。
根据本发明的实施例的[20，7]相等保护码的示范性解码图23阐明根据本发明的实施例的解码器的配置。作为图3中所示的信道解码器314和316的实例并相应于图19的编码器的图23的解码器从20个经编码的符号中解码七位控制信息。
参考图23，通过解多路复用器2302，将所接收到的包括20个经编码的符号的信号r(t)2300分成16个较高的符号和八个较低的符号。将16个较高的符号输入到三个加法器2306，2308和2310，以及第一沃尔什相关计算器2314。所接收到的信号r(t)2300为在具有如图19中所示的配置的信道编码器中由[16，7]码和[4，2]一阶理德穆勒码编码之后，已经过信道的信号。
掩码生成器2304根据信道编码器中所使用的[16，7]码生成三个掩码序列M1，M2和M3，并将它们分别输出至加法器2306，2308和2310。三个掩码序列M1，M2和M3为从通过表22中的第一和第二码字的线性组合而生成的四个码字之中的除全零序列之外的三个依次排列的序列。即，三个掩码序列M1，M2和M3组成如下M1＝″0110001111110101″，M2＝″0111111000101011″，和M3＝″0001110111011110″.
第一加法器2306通过模2加法将来自解多路复用器2302的16个较高符号与来自掩码生成器2304的掩码序列M1相加，并将结果符号输出至第二沃尔什相关计算器2316。第二加法器2308通过模2加法将16个较高符号与来自掩码生成器2304的掩码序列M2相加，并将结果符号输出至第三沃尔什相关计算器2318。第三加法器2310通过模2加法将16个较高符号与来自掩码生成器2304的掩码序列M3相加，并将结果符号输出至第四沃尔什相关计算器2320。如从上文的描述注意到，解码器包括与掩码序列一样多的加法器2306至2310，且加法器2306至2310的每一个通过模2加法将16个较高的符号与相应的掩码序列相加而生成未经掩码的符号，然后将该未经掩码的符号输出至相应的沃尔什相关计算器2316至2320。
如果已通过基本掩码序列的组合将16个较高的符号编码，则可期望加法器2306至2310的输出的一个为已从其中移除了掩码序列的信号。例如，如果已通过使用掩码序列M2将信息位编码，则可期望作为M2与16个较高符号的相加的结果的第二加法器2308的输出为已从其中移除了掩码序列的信号。已从其中移除了掩码序列的信号为以预定的沃尔什码扩频的信号。
第一沃尔什相关计算器2314使来自解多路复用器2302的16个较高的符号与32个双正交沃尔什码相关，从而将32个相关值输出至第一求和器2330。第二沃尔什相关计算器2316使来自第一加法器2306的符号与32个双正交沃尔什码相关，从而将32个相关值输出至第二求和器2332。第三沃尔什相关计算器2318使来自第二加法器2308的符号与32个双正交沃尔什码相关，从而将32个相关值输出至第三求和器2334。第四沃尔什相关计算器2320使来自第三加法器2310的符号与32个双正交沃尔什码相关，从而将32个相关值输出至第四求和器2336。
以这种方式，沃尔什相关计算器2314至2320的每一个使16个输入符号与32个双正交沃尔什码相关，从而将32个相关值输出至相应的求和器2330至2336。32个双正交沃尔什码相应于能够通过具有长度为16的四个基本沃尔什码和全一序列的组合而生成的所有沃尔什码。图24示出在沃尔什相关计算器2314至2320中优选地用于相关值的计算的沃尔什码。
在图24中，W2，W3，W5和W9为基本沃尔什码，且W17为全一序列。基本沃尔什码和全一序列的组合生成如图24中所示的32个沃尔什码。同时，为了实现与32个沃尔什码的相关的迅速计算，沃尔什相关计算器2314至2320优选使用IFHT。
将由解多路复用器2302所分割的四个较低符号输入到相关计算器2322，2324，2326，和2328。[4，2]一阶理德穆勒码生成器2312生成一阶理德穆勒码字R0，R1，R2和R3，并将它们输出至相关计算器2322至2328。四个码字R0，R1，R2和R3为信道编码器中所使用的[4，2]一阶理德穆勒码的码字，其通过顺序地排列通过表23的两个码字的线性组合所形成的四个码字而生成。即，R0＝ ，R1＝ ，R2＝ ，和R3＝ 。
第一相关计算器2322计算一阶理德穆勒码R0和来自解多路复用器2302的四个较低的符号的相关值，并将所计算的相关值输出至第一求和器2330。第二相关计算器2324计算一阶理德穆勒码R1和四个较低的符号的相关值，并将所计算的相关值输出至第二求和器2332。第三相关计算器2326计算一阶理德穆勒码R2和四个较低的符号的相关值，并将所计算的相关值输出至第三求和器2334。第四相关计算器2328计算一阶理德穆勒码R3和四个较低的符号的相关值，并将所计算的相关值输出至第四求和器2336。解码器包括与[4，2]一阶理德穆勒码的码字一样多的相关计算器2322至2328，且相关计算器2322至2328的每一个使四个所输入的较低的符号与相应的一阶理德穆勒码字相关，从而将相关值输出至相应的求和器2330至2336。为了实现与一阶理德穆勒码字R0，R1，R2和R3相关的迅速计算，相关计算器2322至2328优选使用IFHT。
第一求和器2330将来自第一相关计算器2322的相关值加到来自第一沃尔什相关计算器2314的32个相关值的每一个，从而将32个相加后的相关值输出至相关比较器2338。第二求和器2332将来自第二相关计算器2324的相关值加到来自第二沃尔什相关计算器2316的32个相关值的每一个，从而将32个相加后的相关值输出至相关比较器2338。第三求和器2334将来自第三相关计算器2326的相关值加到来自第三沃尔什相关计算器2318的32个相关值的每一个，从而将32个相加后的相关值输出至相关比较器2338。第四求和器2336将来自第四相关计算器2328的相关值加到来自第四沃尔什相关计算器2320的32个相关值的每一个，从而将32个相加后的相关值输出至相关比较器2338。结果，将通过求和器2330至2336所生成的总计128个相关值输入到相关比较器2338。
相关比较器2338比较从求和器2330至2336所输入的128个相关值，并从128个相关值之中确定最大的相关值。当已确定最大相关值时，基于相应于所确定的最大相关值的[4，2]一阶理德穆勒码标号、掩码序列标号和沃尔什码标号，相关比较器2338确定并输出七个经解码的信息位2340。
能够通过将沃尔什码的标号与掩码序列的标号组合而获得经解码的信息位。即，如果相应于最大相关值的掩码序列为M2，以及相应于最大相关值的沃尔什码为W4，则确定经解码的信息位为“(相应于M2的标号)//(相应于W4的标号)”，其中“//”意味着连接。
例如，在七个信息位a0至a6为“0100011”的情况下，信道编码器将信息位编码为“M2◎W4//R2”，然后传输所编码的信息位。在经编码的信息位中，◎意味着模2加法。在信道解码器中，解多路复用器2302将所接收到的编码为“M2◎W4//R2”的信号r(t)2300分成“M2◎W4”有关部分和“R2”有关部分。然后，通过模2加法将包括16个较高符号的“M2◎W4”有关部分加到所有的掩码序列，且相加后的值与32个双正交沃尔什码相关，由此生成总计128个相关值。
更进一步，包括四个较低符号的“R2”有关部分与[4，2]一阶理德穆勒码的所有码字相关，由此获得四个相关值。然后，根据预定的规则，将四个相关值和128个相关值求和，由此获得128个相加后的相关值。然后，确认已经由M2，W4和R2，即，由相应于128个相加后的相关值之中的最大值的沃尔什码标号、掩码序列标号和[4，2]一阶理德穆勒码标号将所接收到的信号r(t)编码。在确认已经由M2，W4和R2将所接收到的信号r(t)编码时，信道解码器将“00011”(相应于W4的标号)和“01”(相应于M2的标号)组合，从而输出“0100011”作为经解码的信息位。
通过将[16，7]码解码的结果和将[4，2]一阶理德穆勒码解码的结果求和而确定信息位列的原因是为了通过满足最小距离“8”而实现精确的解码结果。当信道状态良好时，通过仅解码[16，7]码而获得信息位列是可能的。然而，当信道状态不好时获得精确的解码结果是充分不可能的，因为[16，7]码的最小距离是“ 6”。因此，将[16，7]码和[4，2]一阶理德穆勒码两者都解码，且根据关于两个代码的解码结果的组合而确定信息位列。
根据本发明的实施例的[20，6]相等保护码的示范性解码图25阐明根据本发明的实施例的解码器的配置。作为图3中所示的信道解码器316和314的实例并相应于图20的编码器的图25的解码器从20个经编码的符号中解码六个控制信息位。
参考图25，通过解多路复用器2502，将所接收到的包括20个经编码的符号的信号r(t)2500分成16个较高的符号和八个较低的符号。将16个较高的符号输入到加法器2506和第一沃尔什相关计算器2514。所接收到的信号r(t)2500为在具有如图20中所示的配置的信道编码器中由[16，6]码和[4，1]码编码之后已经过信道的信号。
掩码生成器2504根据信道编码器中所使用的[16，6]码生成一个掩码序列M1，并将它输出至加法器2506。掩码序列M1为表25中的第一码字。即，M1＝″0111111000101011″。
加法器2506通过模2加法将来自解多路复用器2502的16个较高符号与来自掩码生成器2504的掩码序列M1相加，并将所生成的未经掩码的符号输出至第二沃尔什相关计算器2516。如果已通过基本掩码序列的组合将16个较高的符号编码，则可期望加法器2506的输出为已从其中移除了掩码序列的信号。已从其中移除了掩码序列的信号为由图24中的沃尔什码的一个编码的信号。
第一沃尔什相关计算器2514使来自解多路复用器2502的16个较高的符号与32个双正交沃尔什码相关，从而将32个相关值输出至第一求和器2518。第二沃尔什相关计算器2516使来自加法器2506的符号与32个双正交沃尔什码相关，从而将32个相关值输出至第二求和器2520。为了实现与32个沃尔什码相关的迅速计算，沃尔什相关计算器2514和2516优选使用IFHT。
将由解多路复用器2502所分割的四个较低符号输入到相关计算器2510和2512。[4，1]码生成器2508生成码字R0和R1，并将它们输出至相关计算器2510和2512。两个码字R0和R1为信道编码器中所使用的[4，1]码的码字，其通过顺序地排列通过表26的码字的线性组合所形成的两个码字而生成。即，R0＝ ，以及R1＝ 。
第一相关计算器2510计算代码R0和来自解多路复用器2502的四个较低的符号的相关值，并将所计算的相关值输出至第一求和器2518。第二相关计算器2512计算代码R1和四个较低的符号的相关值，并将所计算的相关值输出至第二求和器2520。解码器包括与[4，1]码的码字一样多的相关计算器2510和2512，且相关计算器2510和2512的每一个分别使四个所输入的较低的符号与相应的[4，1]码的码字相关，从而将相关值输出至相应的求和器2518和2520。
第一求和器2518将来自第一相关计算器2510的相关值加到来自第一沃尔什相关计算器2514的32个相关值的每一个，从而将32个相加后的相关值输出至相关比较器2522。第二求和器2520将来自第二相关计算器2512的相关值加到来自第二沃尔什相关计算器2516的32个相关值的每一个，从而将32个相加后的相关值输出至相关比较器2522。结果，将通过求和器2518和2520所生成的总计64个相关值输入到相关比较器2522。
相关比较器2522比较从求和器2518和2520所输入的64个相关值，并从64个相关值之中确定最大的相关值。当已确定最大相关值时，基于相应于所确定的最大相关值的[4，1]码标号、掩码序列标号和沃尔什码标号，相关比较器2522确定并输出六个经解码的信息位2524。
能够通过将沃尔什码的标号与掩码序列的标号组合而获得经解码的信息位。即，如果相应于最大相关值的掩码序列为M1，以及相应于最大相关值的沃尔什码为W4，则确定经解码的信息位为“(相应于M1的标号)//(相应于W4的标号)”。
例如，在六个信息位a0至a5为“100011”的情况下，信道编码器将信息位编码为“M1◎W4//R1”，然后传输所编码的信息位。在信道解码器中，解多路复用器2502将所接收到的编码为“M1◎W4//R1”的信号r(t)2500分成“M1◎W4”有关部分和“R1”有关部分。然后，通过模2加法将包括16个较高符号的“M1◎W4”有关部分加到所有的掩码序列，且相加后的值与32个双正交沃尔什码相关，由此生成总计64个相关值。
更进一步，包括四个较低符号的“R2”有关部分与[4，1]码的所有码字相关，由此获得两个相关值。然后，根据预定的规则，将两个相关值和64个相关值求和，由此获得64个相加后的相关值。然后，确认已经由M1，W4和R1，即，由相应于64个相加后的相关值之中的最大值的沃尔什码标号、掩码序列标号和[4，1]码标号将所接收到的信号r(t)编码。在确认已经由M1，W4和R1将所接收到的信号r(t)编码时，信道解码器将“00011”(相应于W4的标号)和“1”(相应于M1的标号)组合，从而输出“100011”作为经解码的信息位。
根据本发明的实施例的[20，7]不等保护码的示范性解码图26阐明根据本发明的实施例的[20，7]解码器的配置。作为图3中所示的信道解码器316和314的实例并相应于图21的编码器的图26的解码器从20个经编码的符号中解码七个控制信息位。
参考图26，关于所接收到的包括20个经编码的符号的信号r(t)2600，列变换器2602将第十六个符号移至第一个符号的位置，将第一至第十五个符号的每一个向后移动一个符号位置，并将第十七至第二十个符号保持在它们原始的位置。通过解多路复用器2604，将20个列变换后的经编码的符号分成16个较高的符号和八个较低的符号。将16个较高的符号输入到三个加法器2608，2610和2612，以及第一沃尔什相关计算器2616。所接收到的信号r(t)2600为在具有如图21中所示的配置的信道编码器中由[16，7]码和[4，2]码编码之后，已经过信道的信号。
掩码生成器2606根据信道编码器中所使用的[16，7]码生成三个掩码序列M1，M2和M3，并将它们输出至加法器2608，2610和2612。三个掩码序列M1，M2和M3为从四个码字之中除全零序列以外的三个依次排列的序列，该四个码字通过以与列变换器2602所使用的列变换规则相同的方式变换表28中的第一和第二码字，然后将第一和第二码字线性地组合而生成。即，M1＝″0111111000101011″，M2＝″0110001111110101″，和M3＝″0001110111011110″.
第一加法器2608通过模2加法将来自解多路复用器2604的16个较高符号与来自掩码生成器2606的掩码序列M1相加，并将结果符号输出至第二沃尔什相关计算器2618。第二加法器2610通过模2加法将16个较高符号与来自掩码生成器2606的掩码序列M2相加，并将结果符号输出至第三沃尔什相关计算器2620。第三加法器2612通过模2加法16个较高符号与来自掩码生成器2606的掩码序列M3相加，并将结果符号输出至第四沃尔什相关计算器2622。
如果已通过基本掩码序列的组合将16个较高的符号编码，则可期望加法器2608至2612的无掩码输出的一个为已从其中移除了掩码序列的信号。已从其中移除了掩码序列的信号为以预定的沃尔什码扩频的信号。
第一沃尔什相关计算器2616使来自解多路复用器2604的16个较高的符号与32个双正交沃尔什码相关，从而将32个相关值输出至第一求和器2628。第二沃尔什相关计算器2618使来自第一加法器2608的符号与32个双正交沃尔什码相关，从而将32个相关值输出至第二求和器2630。第三沃尔什相关计算器2620使来自第二加法器2610的符号与32个双正交沃尔什码相关，从而将32个相关值输出至第三求和器2632。第四沃尔什相关计算器2622使来自第三加法器2612的符号与32个双正交沃尔什码相关，从而将32个相关值输出至第四求和器2634。
以这种方式，沃尔什相关计算器2616至2622的每一个使16个输入符号与32个双正交沃尔什码相关，从而将32个相关值输出至相应的求和器2628至2634。32个双正交沃尔什码相应于能够通过具有长度为16的四个基本沃尔什码和全一序列的组合而生成的所有沃尔什码。图24示出在沃尔什相关计算器2616至2622中优选地用于相关值的计算的沃尔什码。为了实现与32个沃尔什码相关的迅速计算，沃尔什相关计算器2616至2622优选使用IFHT。
将由解多路复用器2604所分割的四个较低符号输入到相关计算器2624。[4，2]码生成器2614生成码字R0，R1，R2和R3，并将它们输出至相关计算器2624。四个码字R0，R1，R2和R3为信道编码器中所使用的[4，2]码的码字，其通过顺序地排列通过表29A的两个码字的线性组合所形成的四个码字而生成。即，R0＝ ，R1＝ ，R2＝ ，和R3＝ 。
相关计算器2624使来自解多路复用器2604的四个较低的符号与[4，2]码的码字R0，R1，R2和R3的每一个相关，并将所计算的相关值输出至复发器2626。复发器2626顺序地重复相应于码字R0，R1，R2和R3的相关值的每一个八次，从而将总计32个相关值输出至求和器2628至2634。
第一求和器2628将来自复发器2626的32个相关值加到来自第一沃尔什相关计算器2616的32个相关值的每一个，从而将32个相加后的相关值输出至相关比较器2636。第二求和器2630将来自复发器2626的32个相关值加到来自第二沃尔什相关计算器2618的32个相关值的每一个，从而将32个相加后的相关值输出至相关比较器2636。第三求和器2632将来自复发器2626的32个相关值加到来自第三沃尔什相关计算器2620的32个相关值的每一个，从而将32个相加后的相关值输出至相关比较器2636。第四求和器2634将来自复发器2626的32个相关值加到来自第四沃尔什相关计算器2622的32个相关值的每一个，从而将32个相加后的相关值输出至相关比较器2636。结果，将通过求和器2628至2634所生成的总计128个相关值输入到相关比较器2636。
相关比较器2636比较从求和器2628至2634所输入的128个相关值，并从128个相关值之中确定最大的相关值。当已确定最大相关值时，基于相应于所确定的最大相关值的[4，2]码标号、掩码序列标号和沃尔什码标号，相关比较器2636确定并输出七个经解码的信息位2638。
能够通过将沃尔什码的标号与掩码序列的标号组合而获得经解码的信息位。即，如果相应于最大相关值的掩码序列为M1，以及相应于最大相关值的沃尔什码为W4，则确定经解码的信息位为“(相应于M1的标号)//(相应于W4的标号)”。
例如，在七个信息位a0至a6为“1011000”的情况下，信道编码器将信息位编码为“П(M1◎W4)//R0”，然后传输所编码的信息位。在经编码的信息位中，“П”意味着列变换器2602的相反操作，其中，将第一个符号移至第十六个符号位置，并将第二至第十六个符号向前移至第一至第十五个符号的位置。在信道解码器中，解多路复用器2604将所接收到的编码为“П(M1◎W4)//R0”的信号r(t)2600分成“M1◎W4”有关部分和“R0”有关部分。然后，通过模2加法将包括16个较高符号的“M1◎W4”有关部分加到所有的掩码序列，且相加后的值与32个双正交沃尔什码相关，由此生成总计128个相关值。
更进一步，包括四个较低符号的“R0”有关部分与[4，2]码的所有码字相关，由此获得四个相关值。然后，根据预定的规则，在复发器2626中重复四个相关值然后将其加到128个相关值，由此获得128个相加后的相关值。然后，确认已经由M1，W4和R0，即，由相应于128个相加后的相关值之中的最大值的沃尔什码标号、掩码序列标号和[4，2]码标号将所接收到的信号r(t)编码。在确认已经由M1，W4和R0将所接收到的信号r(t)编码时，信道解码器将“10”(相应于M1的标号)和“11000”(相应于W4的标号)组合，从而输出“1011000”作为经解码的信息位。
通过将[16，7]码解码的结果和将[4，2]码解码的结果求和而确定信息位列的原因是为了给控制信息的第七和第六较高位提供较高的纠错能力。
根据本发明的实施例的[20，6]不等保护码的示范性解码图27阐明根据本发明的实施例的[20，6]解码器的配置。作为图3中所示的信道解码器316和314的实例并相应于图22的编码器的图27的解码器从20个经编码的符号中恢复六个控制信息位。
参考图27，关于所接收到的包括20个经编码的符号的信号r(t)2700，列变换器2702将第十六个符号移至第一个符号的位置，将第一至第十五个符号的每一个向后移动一个符号，并将第十七至第二十个符号保持在它们原始的位置。通过解多路复用器2704，将20个列变换后的经编码的符号分成16个较高的符号和四个较低的符号。将16个较高的符号输入到加法器2708和第一沃尔什相关计算器2712。所接收到的信号r(t)2700为在具有如图22中所示的配置的信道编码器中由[16，6]码和[4，2]码编码之后已经过信道的信号。
掩码生成器2706根据信道编码器中所使用的[16，6]码生成一个掩码序列M1，并将它输出至加法器2708。掩码序列M1为表31中的第一码字，其已经以与列变换器2702所使用列变换规则相同的方式经过列变换。即，M1＝″0110001111110101″。
加法器2708通过模2加法将来自解多路复用器2704的16个较高符号与来自掩码生成器2706的掩码序列M1相加，并将所生成的16个符号输出至第二沃尔什相关计算器2714。如果已通过基本掩码序列的组合将16个较高的符号编码，则可期望加法器2706的无掩码输出为已从其中移除了掩码序列的信号。已从其中移除了掩码序列的信号为由图24中的32个沃尔什码的一个编码的信号。
第一沃尔什相关计算器2712使来自解多路复用器2704的16个较高的符号与32个双正交沃尔什码相关，从而将32个相关值输出至第一求和器2720。第二沃尔什相关计算器2714使来自加法器2708的符号与32个双正交沃尔什码相关，从而将32个相关值输出至第二求和器2722。以这种方式，沃尔什相关计算器2712和2714的每一个使16个输入符号与32个双正交沃尔什码相关，从而将32个相关值输出至相应的求和器2720和2722。为了实现与32个沃尔什码相关的迅速计算，沃尔什相关计算器2712和2714优选使用IFHT。
将由解多路复用器2704所分割的四个较低符号输入到相关计算器2716。[4，2]码生成器2710生成码字R0，R1，R2和R3，并将它们输出至相关计算器2716。四个码字R0，R1，R2和R3为信道编码器中所使用的[4，2]码的码字，其通过顺序地排列通过表29A的两个码字的线性组合所形成的四个码字而生成。即，R0＝ ，R1＝ ，R2＝ 和R3＝ 。
相关计算器2716使来自解多路复用器2704的四个较低的符号与[4，2]码的码字R0，R1，R2和R3的每一个相关，并将所计算的相关值输出至复发器2718。复发器2718顺序地重复相应于码字R0，R1，R2和R3的相关值的每一个八次，从而将总计32个相关值输出至求和器2720和2722。
第一求和器2720将来自复发器2718的32个相关值加到来自第一沃尔什相关计算器2712的32个相关值，从而将32个相加后的相关值输出至相关比较器2724。第二求和器2722将来自复发器2718的32个相关值加到来自第二沃尔什相关计算器2714的32个相关值，从而将32个相加后的相关值输出至相关比较器2724。结果，将通过求和器2720和2722所生成的总计64个相关值输入到相关比较器2724。
相关比较器2724比较从求和器2720和2722所输入的64个相关值，并从64个相关值之中确定最大的相关值。当已确定最大相关值时，基于相应于所确定的最大相关值的[4，2]码标号、掩码序列标号和沃尔什码标号，相关比较器2724确定并输出六个经解码的信息位2726。
能够通过将沃尔什码的标号与掩码序列的标号组合而获得经解码的信息位。即，如果相应于最大相关值的掩码序列为M1，以及相应于最大相关值的沃尔什码为W4，则确定经解码的信息位为“(相应于M1的标号)//(相应于W4的标号)”。
例如，在六个信息位a0至a5为“111000”的情况下，信道编码器将信息位编码为“П(M1◎W4)//R0”，然后传输所编码的信息位。在经编码的信息位中，“П”意味着列变换器2702的相反操作，其中，将第一个符号移至第十六个符号位置，并将第二至第十六个符号向前移至第一至第十五个符号的位置。在信道解码器中，解多路复用器2704将所接收到的编码为“∏(M1◎W4)//R0”的信号r(t)2700分成“M1◎W4”有关部分和“R0”有关部分。然后，通过模2加法将包括16个较高符号的“M1◎W4”有关部分加到所有的掩码序列，且相加后的值与32个双正交沃尔什码相关，由此生成总计64个相关值。
更进一步，包括四个较低符号的“R0”有关部分与[4，2]码的所有码字相关，由此获得四个相关值。然后，根据预定的规则，在复发器2718中重复四个相关值然后将其加到64个相关值，由此获得64个相加后的相关值。然后，确认已经由M1，W4和R0，即，由相应于64个相加后的相关值之中的最大值的沃尔什码标号、掩码序列标号和[4，2]码标号将所接收到的信号r(t)编码。在确认已经由M1，W4和R0将所接收到的信号r(t)编码时，信道解码器将“1”(相应于M1的标号)和“11000”(相应于W4的标号)组合，从而输出“111000”作为经解码的信息位。
如上文所描述的，本发明的实施例提出了关于E-DCH上行链路控制信息和调度信息的详细的信道编码方法。特别地，本发明的实施例提出了一种方法和设备，其能够生成具有良好的最小距离的特征的纠错码，且其能够为特别的较高的位提供纠错能力。本发明的实施例所提出的纠错码能够使用软判决解码器，能够减少关于通过使用IFHT解码器的解码的计算量，并具有良好的最小距离特征。因此，当通过使用纠错码纠正像调度信息那样的重要数据的错误时，能够减少比特误码率或块误码率，且能够增加可靠性。
尽管已经参考其某些示范性实施例示出及描述了本发明，但本领域技术人员将理解到，可以其中作各种各样的形式和内容上的改变，而不背离如由附属权利要求所定义的本发明的精神和范围。
权利要求
1.一种用于在支持分组数据业务的移动通信系统中编码关于分组数据业务的N位信息的方法，其中N为大于6的正整数，所述方法包括步骤通过使用[32，N]二阶理德穆勒码，编码所述N位信息；通过使用[8，N-6]一阶理德穆勒码，编码来自所述N位信息之中的(N-6)位信息；以及将由所述[32，N]二阶理德穆勒码所编码的符号与由所述[8，N-6]一阶理德穆勒码所编码的符号连接，从而输出包括40个经编码的符号的[40，N]码字，其中所述[32，N]二阶理德穆勒码包括来自其中每个都具有长度为32的10个基序列之中的数目为N的较高的[32，N]基序列，所述10个基序列表示为0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 10 0 0 0 1 0 1 0 1 1 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 10 0 0 1 1 1 0 0 0 0 1 1 0 1 1 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1。
2.如权利要求1所述的方法，其中所述[8，N-6]一阶理德穆勒码包括来自其中每个都具有长度为8的四个基序列之中的数目为(N-6)的较高的[8，N-6]基序列，所述四个基序列表示为0 1 0 1 0 1 0 10 0 1 1 0 0 1 10 0 0 0 1 1 1 11 1 1 1 1 1 1 1。
3.如权利要求2所述的方法，其中所述通过使用[8，N-6]一阶理德穆勒码编码的步骤包括步骤顺序地生成所述数目为(N-6)的[8，N-6]基序列的每一位；以(N-6)位信息与所述数目为(N-6)的[8，N-6]基序列的所述每一位相乘；以及将所述相乘的乘积求和，从而生成八个经编码的符号。
4.如权利要求1所述的方法，其中所述通过使用[32，N]二阶理德穆勒码编码的步骤包括步骤顺序地生成所述数目为N的[32，N]基序列；以所述[32，N]基序列的每一位与所述信息相乘；以及将所述相乘的乘积求和，从而生成32个经编码的符号。
5.一种用于在支持分组数据业务的移动通信系统中编码关于分组数据业务的N位信息的设备，其中N为大于6的正整数，所述设备包括[32，N]二阶理德穆勒编码器，用于通过使用[32，N]二阶理德穆勒码，编码所述N位信息；[8，N-6]一阶理德穆勒编码器，用于通过使用[8，N-6]一阶理德穆勒码，编码来自所述N位信息之中的(N-6)位信息；和多路复用器，用于将由所述[32，N]二阶理德穆勒码所编码的符号与由所述[8，N-6]一阶理德穆勒码所编码的符号连接，从而输出包括40个经编码的符号的[40，N]码字，其中所述[32，N]二阶理德穆勒码包括来自其中每个都具有长度为32的10个基序列之中的数目为N的较高的[32，N]基序列，所述10个基序列表示为0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 10 0 0 0 1 0 1 0 1 1 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 10 0 0 1 1 1 0 0 0 0 1 1 0 1 1 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1。
6.如权利要求5所述的设备，其中所述[8，N-6]一阶理德穆勒码包括来自其中每个都具有长度为8的四个基序列之中的数目为(N-6)的较高的[8，N-6]基序列，所述四个基序列表示为0 1 0 1 0 1 0 10 0 1 1 0 0 1 10 0 0 0 1 1 1 11 1 1 1 1 1 1 1。
7.如权利要求6所述的设备，其中所述[8，N-6]一阶理德穆勒编码器包括代码生成器，用于顺序地生成所述数目为(N-6)的[8，N-6]基序列；乘法器，用于以(N-6)位信息与所述数目为(N-6)的[8，N-6]基序列的所述每一位相乘；和求和器，用于将所述相乘的乘积求和，从而生成八个经编码的符号。
8.如权利要求5所述的设备，其中所述[32，N]二阶理德穆勒编码器包括代码生成器，用于顺序地生成所述数目为N的[32，N]基序列；乘法器，用于以所述[32，N]基序列的每一位与所述信息相乘；和求和器，用于将所述相乘的乘积求和，从而生成32个经编码的符号。
9.一种用于在支持分组数据业务的移动通信系统中编码关于分组数据业务的N位信息的方法，其中N为正整数，所述方法包括步骤通过使用[32，N]二阶理德穆勒码，编码所述N位信息；通过使用[8，M]不等保护码，编码来自所述N位信息之中的要求增强的纠错能力的M位信息，其中M为小于N的正整数；以及将由所述[32，N]二阶理德穆勒码所编码的符号与由所述[8，M]不等保护码所编码的符号连接，从而输出包括40个经编码的符号的[40，N]码字，其中所述[32，N]二阶理德穆勒码包括来自其中每个都具有长度为32的七个基序列之中的数目为N的[ 2，N]基序列，所述七个基序列表示为0 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1。
10.如权利要求9所述的方法，其中，当M为2时，所述[8，M]不等保护码包括每个都具有长度为8的[8，2]基序列，所述[8，2]基序列表示为1 1 0 0 0 0 0 00 0 1 1 1 1 1 1。
11.如权利要求9所述的方法，其中，当M为2时，所述[8，M]不等保护码包括每个都具有长度为8的[8，2]基序列，所述[8，2]基序列表示为0 0 0 0 0 0 0 01 1 1 1 1 1 1 1。
12.如权利要求9所述的方法，其中，当M为2时，所述[8，M]不等保护码包括每个都具有长度为8的[8，2]基序列，所述[8，2]基序列表示为1 0 0 0 0 0 0 00 1 1 1 1 1 1 1。
13.如权利要求9所述的方法，其中，当M为2时，所述[8，M]不等保护码包括每个都具有长度为8的[8，2]基序列，所述[8，2]基序列表示为1 1 1 0 0 0 0 00 0 0 1 1 1 1 1。
14.如权利要求9所述的方法，其中，当M为2时，所述[8，M]不等保护码包括每个都具有长度为8的[8，2]基序列，所述[8，2]基序列表示为1 1 1 1 0 0 0 00 0 0 0 1 1 1 1。
15.如权利要求9所述的方法，其中，当M为3时，所述[8，M]不等保护码包括每个都具有长度为8的[8，3]基序列，所述[8，3]基序列表示为1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 1 1 1 1 1。
16.如权利要求9所述的方法，其中，当M为3时，所述[8，M]不等保护码包括每个都具有长度为8的[8，3]基序列，所述[8，3]基序列表示为1 0 0 0 0 0 0 00 1 1 0 0 0 0 00 0 0 1 1 1 1 1。
17.如权利要求9所述的方法，其中，当M为4时，所述[8，M]不等保护码包括每个都具有长度为8的[8，4]基序列，所述[8，4]基序列表示为1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 1 1 1 1。
18.如权利要求9所述的方法，其中，当M为3时，所述[8，M]不等保护码包括每个都具有长度为8的[8，3]基序列，所述[8，3]基序列表示为1 0 0 0 0 0 0 00 1 1 1 0 0 0 00 0 0 0 1 1 1 1。
19.如权利要求9所述的方法，其中，当M为3时，所述[8，M]不等保护码包括每个都具有长度为8的[8，3]基序列，所述[8，3]基序列表示为1 1 0 0 0 0 0 00 0 1 1 0 0 0 00 0 0 0 1 1 1 1。
20.如权利要求9所述的方法，其中，当M为4时，所述[8，M]不等保护码包括每个都具有长度为8的[8，4]基序列，所述[8，4]基序列表示为1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 1 0 0 0 00 0 0 0 1 1 1 1。
21.如权利要求9所述的方法，其中，当M为5时，所述[8，M]不等保护码包括每个都具有长度为8的[8，5]基序列，所述[8，5]基序列表示为1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 1 1 1。
22.如权利要求9所述的方法，其中所述通过使用[32，N]二阶理德穆勒码编码的步骤包括步骤顺序地生成所述数目为N的[32，N]基序列；以所述[32，N]基序列的每一位与所述N位信息相乘；以及将所述相乘的乘积求和，从而生成32个经编码的符号。
23.如权利要求10至21的任何一项中所述的方法，其中所述通过使用[8，M]不等保护码编码的步骤包括步骤顺序地生成所述数目为M的[8，M]基序列的每一位；以所述[8，M]基序列的每一位与所述M位信息相乘；以及将所述相乘的乘积求和，从而生成八个经编码的符号。
24.一种用于在支持分组数据业务的移动通信系统中编码关于分组数据业务的N位信息的设备，其中N为正整数，所述设备包括[32，N]二阶理德穆勒编码器，用于通过使用[32，N]二阶理德穆勒码，编码所述N位信息；[8，M]不等保护编码器，用于通过使用[8，M]不等保护码，编码来自所述N位信息之中的要求增强的纠错能力的M位信息；和多路复用器，用于将由所述[32，N]二阶理德穆勒码所编码的符号与由所述[8，M]不等保护码所编码的符号连接，从而输出包括40个经编码的符号的[40，N]码字，其中所述[32，N]二阶理德穆勒码包括来自其中每个都具有长度为32的七个基序列之中的数目为N的[32，N]基序列，所述七个基序列表示为0 0 1 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1。
25.如权利要求24所述的设备，其中，当M为2时，所述[8，M]不等保护码包括每个都具有长度为8的[8，2]基序列，所述[8，2]基序列表示为1 1 0 0 0 0 0 00 0 1 1 1 1 1 1。
26.如权利要求24所述的设备，其中，当M为2时，所述[8，M]不等保护码包括每个都具有长度为8的[8，2]基序列，所述[8，2]基序列表示为0 0 0 0 0 0 0 01 1 1 1 1 1 1 1。
27.如权利要求24所述的设备，其中，当M为2时，所述[8，M]不等保护码包括每个都具有长度为8的[8，2]基序列，所述[8，2]基序列表示为1 0 0 0 0 0 0 00 1 1 1 1 1 1 1。
28.如权利要求24所述的设备，其中，当M为2时，所述[8，M]不等保护码包括每个都具有长度为8的[8，2]基序列，所述[8，2]基序列表示为1 1 1 0 0 0 0 00 0 0 1 1 1 1 1。
29.如权利要求24所述的设备，其中，当M为2时，所述[8，M]不等保护码包括每个都具有长度为8的[8，2]基序列，所述[8，2]基序列表示为1 1 1 1 0 0 0 00 0 0 0 1 1 1 1。
30.如权利要求24所述的设备，其中，当M为3时，所述[8，M]不等保护码包括每个都具有长度为8的[8，3]基序列，所述[8，3]基序列表示为1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 1 1 1 1 1。
31.如权利要求24所述的设备，其中，当M为3时，所述[8，M]不等保护码包括每个都具有长度为8的[8，3]基序列，所述[8，3]基序列表示为1 0 0 0 0 0 0 00 1 1 0 0 0 0 00 0 0 1 1 1 1 1。
32.如权利要求24所述的设备，其中，当M为4时，所述[8，M]不等保护码包括每个都具有长度为8的[8，4]基序列，所述[8，4]基序列表示为1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 1 1 1 1。
33.如权利要求24所述的设备，其中，当M为3时，所述[8，M]不等保护码包括每个都具有长度为8的[8，3]基序列，所述[8，3]基序列表示为1 0 0 0 0 0 0 00 1 1 1 0 0 0 00 0 0 0 1 1 1 1。
34.如权利要求24所述的设备，其中，当M为3时，所述[8，M]不等保护码包括每个都具有长度为8的[8，3]基序列，所述[8，3]基序列表示为1 1 0 0 0 0 0 00 0 1 1 0 0 0 00 0 0 0 1 1 1 1。
35.如权利要求24所述的设备，其中，当M为4时，所述[8，M]不等保护码包括每个都具有长度为8的[8，4]基序列，所述[8，4]基序列表示为1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 1 0 0 0 00 0 0 0 1 1 1 1。
36.如权利要求24所述的设备，其中，当M为5时，所述[8，M]不等保护码包括每个都具有长度为8的[8，5]基序列，所述[8，5]基序列表示为1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 1 1 1。
37.如权利要求24所述的设备，其中所述[32，N]二阶理德穆勒编码器包括代码生成器，用于顺序地生成所述数目为N的[32，N]基序列；乘法器，用于以所述[32，N]基序列的每一位与所述N位信息相乘；和求和器，用于将所述相乘的乘积求和，从而生成32个经编码的符号。
38.如权利要求25至36的任何一项中所述的设备，其中所述[8，M]不等保护编码器包括代码生成器，用于顺序地生成所述数目为M的[8，M]基序列的每一位；乘法器，用于以所述[8，M]基序列的所述每一位与所述M位信息相乘；和求和器，用于将所述相乘的乘积求和，从而生成八个经编码的符号。
39.一种用于在支持分组数据业务的移动通信系统中编码关于分组数据业务的N位信息的方法，其中N为大于5的正整数，所述方法包括步骤通过使用[16，N]二阶理德穆勒码，编码所述N位信息；通过使用[4，N-5]码，编码来自所述N位信息之中的(N-5)位信息；以及将由所述[16，N]二阶理德穆勒码所编码的符号与由所述[4，N-5]码所编码的符号连接，从而输出包括20个经编码的符号的[20，N]码字，其中所述[16，N]二阶理德穆勒码包括来自其中每个都具有长度为16的七个基序列之中的数目为N的[16，N]基序列，所述七个基序列表示为0 1 1 0 0 0 1 1 1 1 1 1 0 1 0 10 1 1 1 1 1 1 0 0 0 1 0 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1。
40.如权利要求39所述的方法，其中所述[4，N-5]码包括每个都具有长度为4的[4，2]基序列，所述[4，2]基序列表示为0 0 1 10 1 0 1。
41.如权利要求40所述的方法，其中通过使用所述[4，N-5]码编码的步骤包括步骤顺序地生成所述数目为(N-5)的[4，N-5]基序列的每一位；以(N-5)位信息与所述[4，N-5]基序列的所述每一位相乘；以及将所述相乘的乘积求和，从而输出四个经编码的符号。
42.如权利要求39所述的方法，其中通过使用所述[16，N]二阶理德穆勒码编码的步骤包括步骤顺序地生成所述数目为N的[16，N]基序列；以所述[16，N]基序列的每一位与所述信息相乘；以及将所述相乘的乘积求和，从而输出16个经编码的符号。
43.一种用于在支持分组数据业务的移动通信系统中编码关于分组数据业务的N位信息的设备，其中N为大于5的正整数，所述设备包括[16，N]二阶理德穆勒编码器，用于通过使用[16，N]二阶理德穆勒码，编码所述N位信息；[4，N-5]编码器，用于通过使用[4，N-5]码，编码来自所述N位信息之中的(N-5)位信息；和多路复用器，用于将由所述[16，N]二阶理德穆勒码所编码的符号与由所述[4，N-5]码所编码的符号连接，从而输出包括20个经编码的符号的[20，N]码字，其中所述[16，N]二阶理德穆勒码包括来自其中每个都具有长度为16的七个基序列之中的数目为N的[16，N]基序列，所述七个基序列表示为0 1 1 0 0 0 1 1 1 1 1 1 0 1 0 10 1 1 1 1 1 1 0 0 0 1 0 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 0 0 0 1 1 1 1 0 0 0 0 1 1 1 10 0 1 1 0 0 1 1 0 0 1 1 0 0 1 10 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1。
44.如权利要求43所述的设备，其中所述[4，N-5]码包括每个都具有长度为4的[4，2]基序列，所述[4，2]基序列表示为0 0 1 10 1 0 1。
45.如权利要求44所述的设备，其中所述[4，N-5]编码器包括代码生成器，用于顺序地生成所述数目为(N-5)的[4，N-5]基序列的每一位；乘法器，用于以所述(N-5)位信息与所述[4，N-5]基序列的所述每一位相乘；和求和器，用于将所述相乘的乘积求和，从而生成四个经编码的符号。
46.如权利要求43所述的设备，其中所述[16，N]二阶理德穆勒编码器包括代码生成器，用于顺序地生成所述数目为N的[16，N]基序列；乘法器，用于以所述[16，N]基序列的每一位与所述N位信息相乘；和求和器，用于将所述相乘的乘积求和，从而生成16个经编码的符号。
47.一种用于在支持分组数据业务的移动通信系统中编码关于分组数据业务的N位信息的方法，其中N为正整数，所述方法包括步骤通过使用[16，N]二阶理德穆勒码，编码所述N位信息；通过使用[4，M]不等保护码，编码来自所述N位信息之中的要求增强的纠错能力的M位信息，其中M为小于N的正整数；以及将由所述[16，N]二阶理德穆勒码所编码的符号与由所述[4，M]不等保护码所编码的符号连接，从而输出包括20个经编码的符号的[20，N]码字，其中所述[16，N]二阶理德穆勒码包括来自其中每个都具有长度为16的七个基序列之中的数目为N的[16，N]基序列，所述七个基序列表示为1 1 1 1 1 1 0 0 0 1 0 1 0 1 1 01 1 0 0 0 1 1 1 1 1 1 0 1 0 1 01 0 1 0 1 0 1 0 1 0 1 0 1 0 1 00 1 1 0 0 1 1 0 0 1 1 0 0 1 1 00 0 0 1 1 1 1 0 0 0 0 1 1 1 1 00 0 0 0 0 0 0 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1。
48.如权利要求47所述的方法，其中，当M为2时，所述[4，M]不等保护码包括每个都具有长度为4的[4，2]基序列，所述[4，2]基序列表示为0 0 0 11 1 1 0。
49.如权利要求47所述的方法，其中，当M为2时，所述[4，M]不等保护码包括每个都具有长度为4的[4，2]基序列，所述[4，2]基序列表示为0 0 1 11 1 0 0。
50.如权利要求47所述的方法，其中，当M为1时，所述[4，M]不等保护码包括每个都具有长度为4的[4，1]基序列，所述[4，1]基序列表示为1 1 1 1。
51.如权利要求47所述的方法，其中，当M为3时，所述[4，M]不等保护码包括每个都具有长度为4的[4，3]基序列，所述[4，3]基序列表示为0 0 0 10 0 1 01 1 0 0。
52.如权利要求47所述的方法，其中通过使用所述[16，N]二阶理德穆勒码编码的步骤包括步骤顺序地生成所述数目为N的[16，N]基序列；以所述[16，N]基序列的每一位与所述N位信息相乘；以及将所述相乘的乘积求和，从而生成16个经编码的符号。
53.如权利要求48至51的任何一项中所述的方法，其中通过使用所述[4，M]不等保护码编码的步骤包括步骤顺序地生成所述[4，M]基序列的每一位；以所述[4，M]基序列的所述每一位与所述M位信息相乘；以及将所述相乘的乘积求和，从而生成四个经编码的符号。
54.一种用于在支持分组数据业务的移动通信系统中编码关于分组数据业务的N位信息的设备，其中N为正整数，所述设备包括[16，N]二阶理德穆勒编码器，用于通过使用[16，N]二阶理德穆勒码，编码所述N位信息；[4，M]编码器，用于通过使用[4，M]不等保护码，编码来自所述N位信息之中的要求增强的纠错能力的M位信息，其中M为小于N的正整数；以及多路复用器，用于将由所述[16，N]二阶理德穆勒码所编码的符号与由所述[4，M]不等保护码所编码的符号连接，从而输出包括20个经编码的符号的[20，N]码字，其中所述[16，N]二阶理德穆勒码包括来自其中每个都具有长度为16的七个基序列之中的数目为N的[16，N]基序列，所述七个基序列表示为1 1 1 1 1 1 0 0 0 1 0 1 0 1 1 01 1 0 0 0 1 1 1 1 1 1 0 1 0 1 01 0 1 0 1 0 1 0 1 0 1 0 1 0 1 00 1 1 0 0 1 1 0 0 1 1 0 0 1 1 00 0 0 1 1 1 1 0 0 0 0 1 1 1 1 00 0 0 0 0 0 0 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1。
55.如权利要求54所述的设备，其中，当M为2时，所述[4，M]码包括每个都具有长度为4的[4，2]基序列，所述[4，2]基序列表示为0 0 0 11 1 1 0。
56.如权利要求54所述的设备，其中，当M为2时，所述[4，M]码包括每个都具有长度为4的[4，2]基序列，所述[4，2]基序列表示为0 0 1 11 1 0 0。
57.如权利要求54所述的设备，其中，当M为1时，所述[4，M]不等保护码包括每个都具有长度为4的[4，1]基序列，所述[4，1]基序列表示为1 1 1 1。
58.如权利要求54所述的设备，其中，当M为3时，所述[4，M]不等保护码包括每个都具有长度为4的[4，3]基序列，所述[4，3]基序列表示为0 0 0 10 0 1 01 1 0 0。
59.如权利要求54所述的设备，其中所述[1 6，N]二阶理德穆勒编码器包括代码生成器，用于顺序地生成所述数目为N的[16，N]基序列；乘法器，用于以所述[16，N]基序列的每一位与所述N位信息相乘；和求和器，用于将所述相乘的乘积求和，从而生成16个经编码的符号。
60.如权利要求55至58的一个中所述的设备，其中所述[4，M]不等保护码包括代码生成器，用于顺序地生成所述数目为M的[4，M]基序列的每一位；乘法器，用于以所述[4，M]基序列的所述每一位与所述M位信息相乘；和求和器，用于将所述相乘的乘积求和，从而生成四个经编码的符号。
61.一种用于在支持分组数据业务的移动通信系统中解码关于分组数据业务的经编码的符号的方法，所述方法包括步骤将所接收到的包括多个经编码的符号的信号分离成为较高的符号序列和较低的符号序列；通过使所述较高的符号序列和至少一个未经掩码的符号序列与数目为W的双正交沃尔什码相关，计算第一相关值，其中通过将基于在生成所述较高的符号序列中所使用的二阶理德穆勒码所生成的至少一个掩码序列加到所述较高的符号序列，生成所述至少一个未经掩码的符号序列；通过使所述较低的符号序列与基于在生成所述较低的符号序列中所使用的理德穆勒码所生成的码字相关，计算第二相关值；通过将所述相应的第二相关值加到来自所述第一相关值之中的数目为W的第一相关值的每一个，对于所述数目为W的双正交沃尔什码的每一个计算相加后的相关值；以及通过将掩码序列标号与相应于来自所述相加后的相关值之中的最大相关值的双正交沃尔什码标号连接，生成经解码的信息位。
62.如权利要求61所述的方法，其中计算所述第二相关值的步骤包括步骤通过使所述较低的符号序列与基于在生成所述较低的符号序列中所使用的理德穆勒码所生成的码字相关，计算相关值；并且通过重复所述相关值预定的次数，生成所述第二相关值。
63.如权利要求62所述的方法，其中所述接收的信号为包括为给处于具体的位的信息提供附加的纠错能力而生成的多个经编码的符号。
64.如权利要求61所述的方法，进一步包括步骤在分割所述接收的信息之前，对所述接收的信号的所述经编码的符号进行列变换。
65.一种用于在支持分组数据业务的移动通信系统中解码关于分组数据业务的经编码的符号的设备，所述设备包括解多路复用器，用于将所接收到的包括多个经编码的符号的信号分离成为较高的符号序列和较低的符号序列；第一装置，用于通过使所述较高的符号序列和至少一个未经掩码的符号序列与数目为W的双正交沃尔什码相关，计算第一相关值，其中通过将基于在生成所述较高的符号序列中所使用的二阶理德穆勒码所生成的至少一个掩码序列加到所述较高的符号序列，生成所述至少一个未经掩码的符号序列；第二装置，用于通过使所述较低的符号序列与基于在生成所述较低的符号序列中所使用的理德穆勒码所生成的码字相关，计算第二相关值；求和器，用于通过将所述相应的第二相关值加到来自所述第一相关值之中的数目为W的第一相关值的每一个，对于所述数目为W的双正交沃尔什码的每一个计算相加后的相关值；和相关比较器，用于通过将掩码序列标号与相应于来自所述相加后的相关值之中的最大相关值的双正交沃尔什码标号连接，生成经解码的信息位。
66.如权利要求65所述的设备，其中所述第一装置包括掩码生成器，用于基于在生成所述较高的符号序列中所使用的二阶理德穆勒码，生成至少一个掩码序列；加法器，用于通过将所述至少一个掩码序列加到所述较高的符号序列，生成未经掩码的符号序列；和沃尔什相关计算器，用于通过使所述较高的符号序列和所述未经掩码的符号序列与数目为W的双正交沃尔什码相关，计算所述第一相关值。
67.如权利要求65所述的设备，其中所述第二装置包括代码生成器，用于生成基于在生成所述较低的符号序列中所使用的理德穆勒码而生成的码字；和相关计算器，用于通过使所述较低的符号序列与所述码字相关，计算所述第二相关值。
68.如权利要求65所述的设备，所述第二装置包括代码生成器，用于基于在生成所述较低的符号序列中所使用的理德穆勒码，生成码字；多个相关计算器，用于通过使所述较低的符号序列与所述码字相关，计算相关值；和复发器，用于通过重复所述相关值预定的次数，生成所述第二相关值。
69.如权利要求68所述的设备，其中所述接收的信号包括为给处于具体的位的信息提供附加的纠错能力而生成的多个经编码的符号。
70.如权利要求65所述的设备，进一步包括列变换器，用于在分割所述接收的信号之前，对所述接收的信号的所述经编码的符号进行列变换，并将所述列变换后的符号输入至所述解多路复用器。
全文摘要
提供了一种方法和设备，以提高关于所传输的信息的纠错能力，从而减少比特误码率和块误码率，并提高可靠性。该方法和设备能够生成具有良好的最小距离特征的纠错代码，且其能够实现软判决解码，并通过使用IFHT解码器减少用于解码的计算量。同样，该方法和设备能够在提高特别的位的纠错能力的同时实行解码。
文档编号H04B7/26GK101019348SQ200580031025
公开日2007年8月15日 申请日期2005年9月15日 优先权日2004年9月15日
发明者金泳范, 崔承勋, 朴圣恩, 李周镐, 金宰烈, 赵俊暎, 朴东植 申请人:三星电子株式会社