专利名称：数据传送系统与数据处理装置的制作方法
技术领域：
本发明涉及其中改进了数据传送速率的数据传送系统与数据处理装置。
背景技术：
随着第三代便携式电话的普及以及网络速度的提高，诸如图像数据、运动画面数据、以及程序数据等数据要求以高速处理。相应地，提高了便携式电话中LSI的工作时钟速率，或者提高了数据信号线的数目，由此增加数据处理速度与数据传送速率。根据JP-A-2004-7797中公开的技术，可以获得高速传送以及低功耗。
专利文献1JP-A-2004-7797但是，当增加工作时钟速率时，LSI的功耗增加。在由电池驱动的装置(例如移动电话)中，功耗的增加导致工作时间的减少，因此不是所希望的。另外，数据信号线的数目增加还非所希望地导致了LSI面积的增加。
发明内容
本发明的目的在于提供一种数据传送系统与数据处理装置，其中改进了数据传送的速率，而没有增加时钟速率与数据信号线的数目。
本发明提供了一种数据传送系统，包括数据发送部，其发送通过对第一时钟信号进行分频而生成的第二时钟信号，以及对于第二时钟信号的每个周期，发送包括两个比特的数据信号；以及数据接收部，其接收第二时钟信号以及数据信号，并且对于第二时钟信号的每个周期，独立地检测在数据信号中包含的两个比特。
在数据传送系统中，第二时钟信号的时钟频率为第一时钟信号的时钟频率的一半，以及在从数据发送部发送来的数据信号中，一个比特被赋予第二时钟信号的一个周期中的高时段与低时段中的每一个。
在数据传送系统中，数据接收部包括第一系统，对于第二时钟信号的每个周期，其检测数据信号中包括的赋予高时段的一个比特；以及第二系统，对于第二时钟信号的每个周期，其检测数据信号中包括的赋予低时段的一个比特。
在数据传送系统中，第一系统包括锁存部，其在第二时钟信号的高时段中锁存数据信号；第一采样部，其按照第二时钟信号的时序对由锁存部锁存的数据信号进行采样；以及第一数据检测部，对于第二时钟信号的每个周期，其检测第一采样部获得的数据；以及第二系统包括第二采样部，其按照第二时钟信号的时序对数据信号进行采样；以及第二数据检测部，对于第二时钟信号的每个周期，其检测第二采样部获得的数据。
在数据传送系统中，数据信号为串行格式。
在数据传送系统中，数据信号为并行格式，并且对于第二时钟信号的每个周期，数据信号包括数据信号的数据宽度数目的两组数据，以及对于第二时钟信号的每个周期，数据接收部独立地检测在数据信号中包含的两组数据。
本发明提供了一种数据处理装置，其中该装置发送通过对第一时钟信号进行分频而生成的第二时钟信号，以及对于所述第二时钟信号的每个周期，发送包括两个比特的数据信号。
在数据处理装置中，第二时钟信号的时钟频率为第一时钟信号的时钟频率的一半，以及在从数据发送部发送来的数据信号中，一个比特被赋予第二时钟信号的一个周期中的高时段与低时段中的每一个。
在数据处理装置中，数据信号为串行格式。
在数据处理装置中，数据信号为并行格式，并且对于第二时钟信号的每个周期，数据信号包括数据信号的数据宽度数目的两组数据，以及对于第二时钟信号的每个周期，该装置独立地检测在数据信号中包含的两组数据。
本发明提供了一种数据处理装置，其中该装置接收时钟信号，以及对于时钟信号的每个周期，该装置接收包括两个比特的数据信号，并且对于时钟信号的每个周期，该装置独立地检测在数据信号中包含的两个比特。
在数据处理装置中，该装置包括第一系统，对于时钟信号的每个周期，其检测数据信号中包括的赋予高时段的一个比特；以及第二系统，对于时钟信号的每个周期，其检测数据信号中包括的赋予低时段的一个比特。
在数据处理装置中，第一系统包括锁存部，其在时钟信号的高时段中锁存数据信号；第一采样部，其按照时钟信号的时序对由锁存部锁存的数据信号进行采样；以及第一数据检测部，对于时钟信号的每个周期，其检测第一采样部获得的数据；以及第二系统包括第二采样部，其按照时钟信号的时序对数据信号进行采样；以及第二数据检测部，对于时钟信号的每个周期，其检测第二采样部获得的数据。
在数据处理装置中，数据信号为串行格式。
在数据处理装置中，数据信号为并行格式，并且对于时钟信号的每个周期，数据信号包括数据信号的数据宽度数目的两组数据，以及对于时钟信号的每个周期，该装置独立地检测在数据信号中包含的两组数据。
本发明提供了一种数据处理装置，包括时钟分频部，其对第一时钟信号进行分频，以生成时钟频率为第一时钟信号的时钟频率一半的第二时钟信号；高速处理部，其基于第一时钟信号，对于第二时钟信号的每个周期，输出包括两个比特的数据信号；以及低速处理部，其接收第二时钟信号与数据信号，并且对于第二时钟信号的每个周期，独立地检测在数据信号中包括的两个比特。
在数据处理装置中，在从高速处理部输出的数据信号中，一个比特被赋予第二时钟信号的一个周期中的高时段与低时段中的每一个。
在数据处理装置中，低速处理部包括第一系统，对于第二时钟信号的每个周期，其检测数据信号中包括的赋予高时段的一个比特；以及第二系统，对于第二时钟信号的每个周期，其检测数据信号中包括的赋予低时段的一个比特。
在数据处理装置中，第一系统包括锁存部，其在第二时钟信号的高时段中锁存数据信号；第一采样部，其按照第二时钟信号的时序对由锁存部锁存的数据信号进行采样；以及第一数据检测部，对于第二时钟信号的每个周期，其检测第一采样部获得的数据；以及第二系统包括第二采样部，其按照第二时钟信号的时序对数据信号进行采样；以及第二数据检测部，对于第二时钟信号的每个周期，其检测第二采样部获得的数据。
在数据处理装置中，数据信号为串行格式。
在数据处理装置中，数据信号为并行格式，并且对于第二时钟信号的每个周期，数据信号包括数据信号的数据宽度数目的两组数据，以及对于第二时钟信号的每个周期，低速处理部独立地检测在数据信号中包含的两组数据。
根据本发明的数据传送系统与数据处理装置，可以提高数据传送速率而不增加时钟速率与数据信号线的数目。
图1为显示第一实施例的数据传送系统的配置的方框图；图2为第一实施例的数据传送系统中的时序图；图3为显示第一实施例的数据传送系统的另一例子的配置的方框图；图4为显示第二实施例的数据传送系统的配置的方框图；图5为第二实施例的数据传送系统中的时序图。
具体实施例方式
以下参照附图描述本发明的实施例。
(第一实施例)图1为显示第一实施例的数据传送系统的配置的方框图。第一实施例的数据传送系统100为用于传送串行数据的系统。如图1所示，该系统包括数据发送部10与数据接收部20。数据发送部10向数据接收部20发送串行数据信号。数据接收部20接收该串行数据信号。
数据发送部10包括输入端子11、12、时钟控制部13、数据控制部14、反转触发器(此后称为“F/F”)15、16、以及输出端子17、18。
数据信号输入到输入端子11。通过输入端子11输入的数据信号被输入到数据控制部14中。时钟信号输入到输入端子12。通过输入端子12输入的时钟信号被输入到F/F15、16。
时钟控制部13设置从F/F16输出的时钟信号的时钟频率。时钟控制部13具有与分频器相同的功能。在时钟控制部13的控制下，例如，当在时钟控制部13中设置的分频率为“2”时，F/F16输出时钟频率为通过输入端子12输入的时钟信号的时钟频率一半的时钟信号。具体地，从F/F16输出的时钟信号的一个周期包括两个时段，即对应于通过输入端子12输入的时钟信号一个周期的高时段，以及对应于通过输入端子12输入的时钟信号一个周期的低时段。通过输出端子18输出从F/F16输出的时钟信号。
数据控制部14将从输入端子11输入的数据信号的一个比特的时间长度调整为从F/F16输出的时钟信号的半个周期的长度。例如，当在时钟控制部13中设置的分频率为“2”时，从数据控制部14输出的数据信号的一个比特的时间长度为从F/F16输出的时钟信号的半个周期，即通过输入端子12输入的时钟信号一个周期的时间长度。
从数据控制部14输出的数据信号被输入到F/F15。按照通过输入端子12输入的时钟信号的时序，F/F15对输入的数据信号进行采样。F/F15输出通过采样获得的串行数据信号。从输出端子17输出从F/F15输出的串行数据信号。
数据接收部20具有输入端子21、22、锁存部23、F/F24、25、以及二进制数据检测部26，并且包括两个系统。一个系统由以下配置锁存部23、F/F24、以及二进制数据检测部26。另一个系统由以下配置F/F25、以及二进制数据检测部26。
对于输入端子21，输入通过数据发送部10的输出端子17输出的串行数据信号。对于输入端子22，输入从数据发送部10的输出端子18输出的时钟信号。通过输入端子21输入的串行数据信号、以及通过输入端子22输入的时钟信号被输入到锁存部23与F/F24。通过输入端子22输入的时钟信号被输入到F/F25。
对应于通过输入端子22输入的时钟信号的高时段，锁存部23锁存通过输入端子21输入的串行数据信号。从锁存部23输出的串行数据信号被输入到F/F25。按照通过输入端子22输入的时钟信号的时序，F/F25对从锁存部23输出的串行数据信号进行采样。从F/F25输出的数据为对应于时钟信号的高时段的串行数据。该串行数据被输入到二进制数据检测部26中。
按照通过输入端子22输入的时钟信号的时序，F/F24对通过输入端子21输入的串行数据信号进行采样。F/F24输出通过采样获得的数据。从F/F24输出的数据为对应于时钟信号的低时段的串行数据。该串行数据被输入到二进制数据检测部26中。
对于通过输入端子22输入的时钟信号的每个周期，二进制数据检测部26独立地检测两种串行数据，即对应于时钟信号的高时段、从F/F25输出的串行数据，以及对应于时钟信号的低时段、从F/F24输出的串行数据。即，对于时钟信号的每个周期，二进制数据检测部26检测两个比特，即高时段中的一个比特以及低时段中的一个比特。
图2为该实施例的数据传送系统中的时序图。该时序图显示以下情况数据发送部10的时钟控制部13中设置的分频率被设置为“2”。
在图2中，“A”指示通过数据发送部10的输入端子11输入的数据信号。“B”指示通过数据发送部10的输入端子12输入的时钟信号。“C”指示从数据发送部10的数据控制部14输出、并且输入到数据发送部10的F/F15的数据信号。“D”指示从数据发送部10的输出端子17输出、并且输入到数据接收部20的输入端子21的串行数据信号。“E”指示从数据发送部10的输出端子18输出、并且输入到数据接收部20的输入端子22的时钟信号。“F”指示从数据接收部20的锁存部23输出、并且输入到F/F25的串行数据信号。“G”指示对应于时钟信号E的高时段、从F/F25输出、并且输入到二进制数据检测部26的串行数据信号。“H”指示对应于时钟信号E的低时段、从F/F24输出、并且输入到二进制数据检测部26的串行数据信号。
如图2中的时序图所示，串行数据信号G的值为时钟信号E的高时段中串行数据信号D的值。串行数据信号H的值为时钟信号E的低时段中串行数据信号D的值。
如上所述，根据该实施例的数据传送系统，可以提高数据传送速率，而不增加时钟信号B的时钟速率以及数据信号线的数目。
在该实施例中，数据发送部10与数据接收部20处理串行数据信号，但是可替换地，它们可以处理并行数据信号，如图3所示。在该替换方案中，数据发送部10的数据控制部14将包含在并行数据信号中的每个数据信号的一个比特的时间长度调整为等于从F/F16输出的时钟信号的半个周期的长度。数据发送部10的F/F15、以及数据接收部20的锁存部23、F/F24、25包括数目等于并行数据信号的数据宽度的数目的FF或锁存器。
(第二实施例)图4为显示第二实施例的数据传送系统的配置的方框图。第二实施例的数据传送系统200为置于LSI中的数据处理装置。该系统包括高速处理部30、时钟分频部40、以及低速处理部50。在高速处理部30中处理的数据信号被传送到低速处理部50。在图4所示的实施例中，该数据信号被描述为并行格式的数据信号。可替换地，该数据信号可以为串行格式。
根据从外部提供的时钟信号，高速处理部30输出从外部输入的并行数据信号。高速处理部30包括FF31，FF31的数目等于并行数据信号的数据宽度的数目。
时钟分频部40包括FF41与反相器42，并且生成通过对从外部提供的时钟信号进行二分频而获得的时钟信号。即，时钟分频部40输出时钟频率为从外部提供的时钟信号的时钟频率一半的时钟信号。即，从时钟分频部40输出的时钟信号的一个周期包括两个时段，即，对应于从外部提供的时钟信号的一个周期的高时段，以及对应于从外部提供的时钟信号的一个周期的低时段。
从高速处理部30输出的并行数据信号、以及从时钟分频部40输出的时钟信号被输入到低速处理部50。低速处理部50具有锁存部51、F/F52、53、以及二进制数据检测部54，并且包括两个系统。一个系统由以下配置锁存部51、F/F53、以及二进制数据检测部54。另一个系统由以下配置F/F52以及二进制数据检测部54。输入到低速处理部50的并行数据信号被输入到锁存部51与F/F52。输入到低速处理部50的时钟信号被输入到锁存部51、F/F52、53。
对应于在时钟分频部40中生成的时钟信号的高时段，锁存部51锁存并行数据信号的数据信号。从锁存部51输出的并行数据信号被输入到F/F53中。按照在时钟分频部40中生成的时钟信号的时序，F/F53对从锁存部51输出的并行数据信号进行采样。F/F53输出通过采样获得的数据。从F/F53输出的数据为对应于时钟信号的高时段的并行数据。该并行数据输入到二进制数据检测部54。
按照在时钟分频部40中生成的时钟信号的时序，F/F52对并行数据信号进行采样。F/F52输出通过采样获得的数据。从F/F52输出的数据为对应于时钟信号的低时段的并行数据。该并行数据输入到二进制数据检测部54。
对于在时钟分频部40中生成的时钟信号的每个周期，二进制数据检测部54独立地检测两种并行数据，即从F/F53输出、对应于时钟信号的高时段的并行数据，以及从F/F52输出、对应于时钟信号的低时段的并行数据。即，对于时钟信号的每个周期，二进制数据检测部54检测两种数据，即高时段中的并行数据以及低时段中的并行数据。
图5为该实施例的数据传送系统中的时序图。在图5中，“Q”指示从外部输入到高速处理部30中的数据信号。“R”指示从外部输入到高速处理部30中的时钟信号。“S”指示从高速处理部30输出、并且输入到低速处理部50的并行数据信号。“T”指示从时钟分频部40输出、并且输入到低速处理部50的时钟信号。“U”指示从低速处理部50的锁存部51输出、并且输入到F/F53的并行数据信号。“V”指示对应于时钟信号T的高时段、从F/F53输出、并且输入到二进制数据检测部54的并行数据信号。“W”指示对应于时钟信号T的低时段、从F/F52输出、并且输入到二进制数据检测部54的并行数据信号。
如图5的时序图所示，并行数据信号V的数据为时钟信号T的高时段中的并行数据信号S的数据。并行数据信号W的数据为时钟信号T的低时段中的并行数据信号S的数据。
如上所述，根据该实施例的数据传送系统，可以提高数据传送速率，而不增加低速处理部50的时钟速率以及数据信号线的数目。
根据本发明的数据传送系统与数据处理装置不涉及增加时钟速率与数据信号线的数目，并且作为需要高数据传送速率的系统、装置等等是有用的。
权利要求
1.一种数据传送系统，包括数据发送部，其发送通过对第一时钟信号进行分频而生成的第二时钟信号，以及对于所述第二时钟信号的每个周期，发送包括两个比特的数据信号；以及数据接收部，其接收所述第二时钟信号以及所述数据信号，并且对于所述第二时钟信号的每个周期，独立地检测在所述数据信号中包含的两个比特。
2.如权利要求1所述的数据传送系统，其中所述第二时钟信号的时钟频率为所述第一时钟信号的时钟频率的一半，以及在从所述数据发送部发送来的所述数据信号中，一个比特被赋予所述第二时钟信号的一个周期中的高时段与低时段中的每一个。
3.如权利要求2所述的数据传送系统，其中所述数据接收部包括第一系统，对于所述第二时钟信号的每个周期，其检测所述数据信号中包括的赋予高时段的一个比特；以及第二系统，对于所述第二时钟信号的每个周期，其检测所述数据信号中包括的赋予低时段的一个比特。
4.如权利要求3所述的数据传送系统，其中所述第一系统包括锁存部，其在所述第二时钟信号的高时段中锁存所述数据信号；第一采样部，其按照所述第二时钟信号的时序对由所述锁存部锁存的所述数据信号进行采样；以及第一数据检测部，对于所述第二时钟信号的每个周期，其检测所述第一采样部获得的数据；以及所述第二系统包括第二采样部，其按照所述第二时钟信号的时序对所述数据信号进行采样；以及第二数据检测部，对于所述第二时钟信号的每个周期，其检测所述第二采样部获得的数据。
5.如权利要求1所述的数据传送系统，其中所述数据信号为串行格式。
6.如权利要求1所述的数据传送系统，其中所述数据信号为并行格式，并且对于所述第二时钟信号的每个周期，所述数据信号包括所述数据信号的数据宽度数目的两组数据，以及对于所述第二时钟信号的每个周期，所述数据接收部独立地检测在所述数据信号中包含的所述两组数据。
7.一种数据处理装置，其中该装置发送通过对第一时钟信号进行分频而生成的第二时钟信号，以及对于所述第二时钟信号的每个周期，发送包括两个比特的数据信号。
8.如权利要求7所述的数据处理装置，其中所述第二时钟信号的时钟频率为所述第一时钟信号的时钟频率的一半，以及在从所述数据发送部发送来的所述数据信号中，一个比特被赋予所述第二时钟信号的一个周期中的高时段与低时段中的每一个。
9.如权利要求7所述的数据处理装置，其中所述数据信号为串行格式。
10.如权利要求7所述的数据处理装置，其中所述数据信号为并行格式，并且对于所述第二时钟信号的每个周期，所述数据信号包括所述数据信号的数据宽度数目的两组数据，以及对于所述第二时钟信号的每个周期，所述装置独立地检测在所述数据信号中包含的所述两组数据。
11.一种数据处理装置，其中该装置接收时钟信号，以及对于所述时钟信号的每个周期，该装置接收包括两个比特的数据信号，并且对于所述时钟信号的每个周期，该装置独立地检测在所述数据信号中包含的两个比特。
12.如权利要求11所述的数据处理装置，其中所述装置包括第一系统，对于所述时钟信号的每个周期，其检测所述数据信号中包括的赋予高时段的一个比特；以及第二系统，对于所述时钟信号的每个周期，其检测所述数据信号中包括的赋予低时段的一个比特。
13.如权利要求12所述的数据处理装置，其中所述第一系统包括锁存部，其在所述时钟信号的高时段中锁存所述数据信号；第一采样部，其按照所述时钟信号的时序对由所述锁存部锁存的所述数据信号进行采样；以及第一数据检测部，对于所述时钟信号的每个周期，其检测所述第一采样部获得的数据；以及所述第二系统包括第二采样部，其按照所述时钟信号的时序对所述数据信号进行采样；以及第二数据检测部，对于所述时钟信号的每个周期，其检测所述第二采样部获得的数据。
14.如权利要求11所述的数据处理装置，其中所述数据信号为串行格式。
15.如权利要求11所述的数据处理装置，其中所述数据信号为并行格式，并且对于所述时钟信号的每个周期，所述数据信号包括所述数据信号的数据宽度数目的两组数据，以及对于所述时钟信号的每个周期，所述装置独立地检测在所述数据信号中包含的所述两组数据。
16.一种数据处理装置，包括时钟分频部，其对第一时钟信号进行分频，以生成时钟频率为所述第一时钟信号的时钟频率一半的第二时钟信号；高速处理部，其基于所述第一时钟信号，对于所述第二时钟信号的每个周期，输出包括两个比特的数据信号；以及低速处理部，其接收所述第二时钟信号与所述数据信号，并且对于所述第二时钟信号的每个周期，独立地检测在所述数据信号中包括的两个比特。
17.如权利要求16所述的数据处理装置，其中在从所述高速处理部输出的所述数据信号中，一个比特被赋予所述第二时钟信号的一个周期中的高时段与低时段中的每一个。
18.如权利要求17所述的数据处理装置，其中所述低速处理部包括第一系统，对于所述第二时钟信号的每个周期，其检测所述数据信号中包括的赋予高时段的一个比特；以及第二系统，对于所述第二时钟信号的每个周期，其检测所述数据信号中包括的赋予低时段的一个比特。
19.如权利要求18所述的数据处理装置，其中所述第一系统包括锁存部，其在所述第二时钟信号的高时段中锁存所述数据信号；第一采样部，其按照所述第二时钟信号的时序对由所述锁存部锁存的所述数据信号进行采样；以及第一数据检测部，对于所述第二时钟信号的每个周期，其检测所述第一采样部获得的数据；以及所述第二系统包括第二采样部，其按照所述第二时钟信号的时序对所述数据信号进行采样；以及第二数据检测部，对于所述第二时钟信号的每个周期，其检测所述第二采样部获得的数据。
20.如权利要求16所述的数据处理装置，其中所述数据信号为串行格式。
21.如权利要求16所述的数据处理装置，其中所述数据信号为并行格式，并且对于所述第二时钟信号的每个周期，所述数据信号包括所述数据信号的数据宽度数目的两组数据，以及对于所述第二时钟信号的每个周期，所述低速处理部独立地检测在所述数据信号中包含的所述两组数据。
全文摘要
提高了数据传送速率，而不会提高时钟速率以及数据信号线的数目，数据传送系统包括数据发送部，其发送通过对第一时钟信号进行分频而生成的第二时钟信号，以及对于所述第二时钟信号的每个周期，发送包括两个比特的数据信号；以及数据接收部，其接收第二时钟信号以及数据信号，并且对于第二时钟信号的每个周期，独立地检测在所述数据信号中包含的两个比特。
文档编号H04L25/40GK101087280SQ20071010504
公开日2007年12月12日 申请日期2007年5月22日 优先权日2006年5月22日
发明者尾藤慎治 申请人:松下电器产业株式会社