专利名称：基于链路端口模式的链路电源的控制的制作方法
基:3^端1=1駄的鹏电源鹏制背景技术链路端口通常被定义为将第一处理代理(agent)连接到第二处理 代理的电接口 。链路端口允许第一处理代理向第二处理代理发送数据 以及从第二处理代理接收数据。典型地，链路端口包括发射器电路和 接收器电路，其可以共享或不共享一个或多个公共电元件。链路端口的发射器电路和接收器电路会消耗相当的直流电流。例 如，常规的链路端口的发射器电路会消耗16至24毫安以保持400至 600毫伏的电压摆动。无论链路端口是激活的、不激活的还是禁用的， 都会消耗相当的电流。许多消耗的电流可归因于它们的组成电路元件 的漏电流。
图1为根据一些实施例的系统的方框图。图2为根据一些实施例的过程的图。图3为根据一些实施例的链路端口发射器的示意图。图4为根据一些实施例的链路端口接收器的示意图。图5为根据一些实施例的系统的方框图。图6为根据一些实施例的过程的图。图7为根据一些实施例的检测器的示意图。图8为根据一些实施例的过程的图。图9为根据一些实施例的用来改变链路电源的电路的示意图。 图IO为根据一些实施例的用来改变链路电源的电路的示意图。 图11为根据一些实施例的系统的方框图。
具体实施方式
图1为根据一些实施例的系统的方框图。系统1用来控制供应到链路端口的能量。这种控制可以改善这种链路端口的功耗特性。系统1包括链路端口 10、链路模式检测器20以及链路电源控制电路30。 链路端口 10可以包括由任何保护用于与伙伴(partner)链路端口 进行通信的电元件的接口。所述电元件可以包括接收器和发射器。链 路端口 10提供串行和/或并行通信，并且可以包括集成电路元件，包括但不限于微处理器、芯片组、存储器子系统以及i/o控制器。链路模式检测器20可以包括任何确定链路端口 IO的逻辑模式的 系统。根据一些实施例，可能的逻辑模式包括激活、禁用以及休眠。 如果链路模式检测器确定链路端口 IO没有端接有链路端口伙伴，则 链路模式检测器20可以确定链路端口 IO是禁用的。链路电源控制电路30可以基于链路模式检测器20检测到的逻辑 模式改变提供到链路端口 10的链路电源。例如，如果逻辑模式为"禁 止"，则链路电源控制电路30可以将链路电源降低到一个不能保持链 路端口 10的两个或两个以上的元件的逻辑状态的值。降低的链路电 源可以等于零或者一个很小的数量。在一些实施例中，链路电源降低 到约100毫伏。在其他实例中，如果逻辑模式为"休眠"，则链路电源控制电路 30可以将链路电源降低到一个小于图示的链路电源电压但是至少保 持链路端口 10的两个或两个以上的元件的逻辑状态的值。根据一些 实施例的链路电源和这样降低的链路电源分别表现为1.1伏和约900传送到链路端口的电力网的链路电源的降低会降低链路端口内 的漏电流。根据一些实施例，基于检测到的逻辑模式，链路电源控制 龟路30还可以或选择性地将链路电源保持在1.1伏。图2为根据一些实施例的一般过程的图。过程200由硬件和软件 元件的任意组合来运行，其中 一些硬件和软件可以位于彼此远离的地 方。过程200的一些或全部都可以手动运行。根据一些实施例，过程 200是由图1的链路模式检测器20和链路电源控制电路30执行的。一开始，在210，检测链路端口的逻辑模式。逻辑模式可以指示 链路端口的运行状态。在这个意义上，链路端口可以包括发射器和/或接收器。如上面所述，逻辑模式可包括"激活"、"禁用"或"休眠"，但是不限于此。逻辑模式可以通过例如下面参照图7讨论的软件、固 件和/或硬件电路来检测。接下来，在220，基于检测的逻辑模式来改变链路电源。在220， 链路电源可以升高或降低。根据220的一些实施例，对布置在电源节 点和链路端口之间的开关进行控制以传送从该节点到该端口的全部 电源、 一些电源或不传送电源。因此过程200的一些实施例可以通过 降低链路端口内的漏电流来提高链路端口功耗的效率。图3为根据一些实施例的系统300的示意图。系统300可以包括 系统1的实现。系统300包括由用于发射差动数据信号D+和D-的数 字发射器元件312和模拟发射器元件314构成的发射器、链路检测电 路320以及链路电源控制电路330。数字发射器元件312可以包括图 1的链路端口10的实现。如图所示，链路电源电路330包括耦合到电源节点Vee和数字发 射器元件312的p沟道金属氧化物半导体晶体管。其他电路和/或其 他晶体管类型可以用于链路电源电路330的实现中。图示的链路能量 使能信号确定提供到元件312的电源Vee的电平。例如，低的链路能 量使能信号可以打开开关330并提供Vce到与元件312共享的电力网 上。相反地，高的信号可以实质上关闭开关330并提供Vss到电力网 上。图4为根据一些实施例的系统400的示意图。系统400还可以包 括系统1的实现。系统400包括用于接收差动数据信号D+和D-的接 收器410和链路电源控制电路430。接收器410可以包括图1的链路 端口 IO的实现。链路电源电路430包括耦合到电源节点Vec和由数字元件组成的 接收器410的p沟道金属氧化物半导体晶体管。同样，其他电路和/ 或其他晶体管类型可以用于链路电源电路430的实现中，并且链路能 量使能信号确定提供到接收器410的电源V。e的水平。根据一些实施例，系统300和系统400包括单个收发器系统。例 如，系统300和系统400可以组合以实现系统1，其中元件312、 314和410对应于链路端口 10、链路检测电路320对应于链路模式检测 器10、电路330和430对应于链路电源电路30。而且，电路330和 430可以由在系统300和系统400之间共享的单个晶体管来实现。图5为示出了链路端口的各种逻辑模式的硬件平台500的方框 图。硬件平台500反映了包括处理器套接字505、 515、 525和535的 多处理器体系结构。处理器套接字505、515和525分别被处理器510、 520和530占用，套接字535未被占据。处理器510、520和530的每一 个都包括四个同规格接口(Common Specification Interface)链路端口和两个全缓冲双直插存储器模块 (Fully-Buffered Dual In-line Memory Module)链路端口 。图5示出了与 所示的每个链路端口相关联的逻辑模式和链路状态。图5还示出了所 示的链路端口可以耦合的其他集成电路或系统。图6包括根据一些实施例的过程600的流程图。过程600可以由 这里所讨论的元件和/或其他任何合适的元件的组合来执行。过程600 可以用于基于检测到的逻辑模式来控制链路电源。在605向包括一个或多个链路端口的系统通电。可选择地，在 605将包括一个或多个链路端口的设备热添加(hot-add)到通电的系统 上，或从通电的系统热移除(hot-remove)。在任一种情况下，流程分 支到610和620。在610，发射器链路检测电路被激活，在620，接 收器链路检测电路被激活。激活的发射器链路检测电路和接收器链路 检测电路可以包括相同链路端口的元件。图7示出了根据一些实施例的链路检测电路700。链路检测电路 包括在一些实施例中可以在610被激活的发射器链路检测电路。在一 些实施例中，链路检测电路700可以被用作接收器链路检测电路。电 路700为当前本领域己知的那些电路。继续向下，在过程600的左侧，在630，发射器链路检测电路确 定是否存在链路端口伙伴。如果存在，则在640保持完全链路电源。 参考图3，在640，电路330可以关闭以提供基本上全部的Vee到元 件312。如果在630不存在链路伙伴，则在650通知发射器链路控制。发射器链路控制可以包括从链路检测电路接收输入并基于该输入控制发射器电源的状态机。相应地，在660，发射器链路控制可以关闭发 射器电源。660的一些实施例包括控制图3的链路能量使能信号以基本上打 开电路330。这一动作可以使一些电流从电源节点V^流到元件312。 然而，该电流不足以保持元件312的逻辑状态。在一些实施例中， Vcc为l.lV，并且"关闭的"链路电源为大约IOO毫伏。过程600的右侧可以与左侧并行地执行。在620，接收器链路检 测电路确定是否存在链路端口伙伴，如果存在，则在640保持完全链 路电源。参见图4，在640，电路430可以关闭以提供基本上全部的 Vcc到接收器410。如果在670不存在链路伙伴，则在680通知接收器链路控制。然 后在6卯，如同针对660所描述的，接收器链路控制可以关闭接收器 电源。可以为响应于通电、热添加和/或热移除为平台的每个链路端 口执行过程600。图8包括根据一些实施例的、基于检测的逻辑模式控制链路端口 的链路电源的过程800的流程图。过程800可以通过任何这里讨论过 的元件和/或任何其他合适的元件的组合来执行。在810，包括一个或多个链路端口的系统被通电，或者将包括一 个或多个链路端口的设备热添加到通电的系统或从通电的系统热移 除。接下来在820，确定是否检测到链路端口伙伴。根据一些实施例， 该检测可以由电路700进行。如果检测到链路端口伙伴，则链路端口 被确定为禁用的，并且在830链路电源被关闭。在一些实施例中，在830，将布置在电源节点和链路端口之间的 开关打开。如上面所述，该动作允许一些电流从电源节点Vee流到链 路端口。然而，如果链路电源不足以保持链路端口元件的逻辑状态， 则链路电源可以被认为是"关闭的"。流程从830返回810以等待下 一次通电、热添加或热移除事件。如果检测到链路端口伙伴，则流程从820进行到840。在840， 确定链路端口是否处于休眠模式。840的一些实施例包括确定链路端口和检测到的链路端口伙伴之间的链路是否是激活的。840也可以或 可选择地包括从操作系统或固件代理接收该链路的状况。如果确定链路端口处于休眠模式，则在850改变链路电源。将链 路电源改变到小于VM但是足以保持链路端口元件的逻辑状态的值。根据一些实施例，Vw的值为1.1伏，改变的值(即V。emin)为约900毫 伏。如果确定链路端口仍处于休眠模式，则流程在860循环。 一旦确 定链路端口从休眠模式中唤醒，则流程就从860进行到870。在870 向链路端口传送完全链路电源(例如，Vee)。流程从870返回到810。图9示出了根据一些实施例的系统900。根据一些实施例，系统 900可以实现过程800。例如，在链路端口 910的逻辑模式为"禁用"、 "激活"或"休眠"的情况下，链路电源控制电路930可以控制提供 给链路端口 910的电力网的电源。电路930布置在电源节点Vee和链路端口 910之间。电路930包 括开关932、电阻梯(resistor ladder)934和放大器935。电阻梯934包 括多个用来选择链路电源的可编程抽头。例如，电阻梯934可以被编 程以向开关932输出一个可以使开关932打开、关闭或部分关闭的信 号。从而该信号可以控制提供给链路端口 910的链路电源是基本上等于Vee(如果链路端口为"激活")的、是小于Vee但足以保持链路端口 元件的逻辑状态(如果链路端口处于"休眠"模式)的，还是不足以保 持链路端口元件的逻辑状态(如果链路端口为"禁用")的。图10为根据一些实施例的系统1000的示意图。系统1000包括 链路端口 1010和链路电源控制电路1030。链路电源控制电路用来减 少通过p沟道金属氧化物半导体晶体管1032的漏电流，其中该晶体 管1032布置在电源节点Vce和链路端口 1010之间。电路1030可以基于链路端口 IOIO的逻辑模式操作以改变提供给 链路端口 IOIO的链路电源。更具体而言，电路1030可以基于检测到 的逻辑模式控制晶体管1032将Vcc的不同比例传递到链路端口 1010。 电路1030还可以选择性地向晶体管1032施加前向衬底偏置(forward bodybias，即进入衬底的电流)、反向衬底偏置(reverse body bias，即流出衬底的电流)，或不施加衬底偏置，以减少通过晶体管1032的漏 电流。电路1032由使能反向衬底偏置信号和使能能量开关信号来控 制。这些信号可以包括由系统1000所驻留的处理器的状态机所产生 的数字信号。如果链路端口 1010为"激活"的，则使能能量开关信 号为高，并且使能反向衬底偏置信号为低。因此，晶体管1032关闭，链路电源为Vee。此外，控制分压器1034以输出Vee，其由多路复用器1036选择并输出以便不向晶体管1032施加衬底偏置。在链路端口 1010处于"休眠"模式的情况下，使能能量开关信 号保持高，并且使能反向衬底偏置信号保持低。然而，可以控制分压 器1034以输出0.9 Vec，这导致了晶体管1032的前向衬底偏置。如果 链路端口 IOIO的逻辑模式为"禁用"，则使能能量开关信号可以被设 定为低，并且使能反向衬底偏置信号可以被设定为高。这些信号使得 电路1030将晶体管1032过驱动到高电压(例如，Vrr-1/O电路端电 压)，并且将由电荷泵1038产生的反向衬底偏置施加到晶体管1032。 上述前向衬底偏置和反向衬底偏置的好处可以通过增加晶体管1032 的沟道长度来增加。根据一些实施例的链路电源电路可以包括安装在封装件、处理器 卡或主板上的不连续的金属氧化物半导体开关构成。这种开关可以如 上文所述通过专用的可控崩塌芯片连接(Control Collapse Chip Connect)凸点(bump)和/或封装件管脚耦合到电源(Vee)。可选择地，链 路电源电路可以包括从这些凸点和/或管脚接收Vcc以及选择性地将从Vw到O伏的值施加到适当的管脚的电路。图11示出了根据一些实施例的系统1100的方框图。系统1100 包括含有图1的系统1的集成电路1110。集成电路1110可以是微处 理器或其他类型的集成电路。根据一些实施例，集成电路1110可以 与管芯外(off-die)高缓1112进行通信。集成电路1110可以通过主总线和芯片组1130与其他元件进行通 信。在这个意义上，芯片组1130还包括系统1的实现来作为具有集 成电路1110的系统1的链路伙伴。芯片组1130还与存储器1140进行通信，存储器1140可以包括任何类型的用于存储数据的存储器， 如单数据速率随机存取存储器、双倍数据速率随机存取存储器，或可 编程只读存储器。其他功能单元，如图形控制器1150和网络接口控 制器(NIC)1160，可以经由适当的总线或端口与集成电路1110进行通 信。这里描述的几个实施例仅仅用于说明目的。 一些实施例可以包括 这里所述的元件的任何当前或以后为人所知的形式。因此，本领域技 术人员从本说明书中将会看出其他可以实施的具有各种修改和变形 的实施例。
权利要求
1、一种方法，包括检测链路端口的逻辑模式；以及基于检测到的逻辑模式改变提供给所述链路端口的链路电源。
2、 根据权利要求1所述的方法，其中所述检测到的逻辑模式为 禁用模式，并且其中改变所述链路电源包括将所述链路电源降低到不 能保持多个链路端口元件的逻辑状态的值。
3、 根据权利要求2所述的方法，其中改变所述链路电源包括控 制布置在电源节点和所述链路端口之间的开关，所述方法进一步包 括向所述开关施加反向衬底偏置。
4、 根据权利要求1所述的方法，其中所述检测到的逻辑模式为 休眠模式，并且其中改变所述链路电源包括将所述链路电源从Vee降 低到保持多个链路端口元件的逻辑状态的值。
5、 根据权利要求1所述的方法，其中改变所述链路电源包括 对布置在电源节点和所述链路端口之间的开关进行控制。
6、 根据权利要求1所述的方法，其中检测所述逻辑模式包括 确定所述链路端口是否被伙伴链路端口所端接，以及 其中改变所述链路电源包括如果所述链路端口没有被端接，则将所述链路电源降低到不能保 持多个链路端口元件的逻辑状态的值；以及如果所述链路端口被端接，则将所述链路电源基本保持在Va。
7、 一种装置，包括链路端口；用于检测所述链路端口的逻辑模式的检测器；以及 基于检测到的逻辑模式改变提供到所述链路端口的链路电源的 电路。
8、 根据权利要求7所述的装置，其中所述检测到的逻辑模式为 禁用，并且其中所述电路用于将所述链路电源降低到不能保持多个链 路端口元件的逻辑状态的值。
9、 根据权利要求8所述的装置，其中所述电路包括 布置在电源节点和所述链路端口之间的开关；以及 用于向所述开关施加反向衬底偏置的第二电路。
10、 根据权利要求7所述的装置，其中所述检测到的逻辑模式为 休眠，并且其中所述电路用于将所述链路电源从VM降低到保持多个 链路端口元件的逻辑状态的值。
11、 根据权利要求7所述的装置，其中所述电路包括 布置在电源节点和所述链路端口之间的开关。
12、 根据权利要求7所述的装置，其中所述检测器用于确定所述 链路端口是否被伙伴链路端口所端接，以及其中所述电路用于如果所述链路端口没有被端接，则将所述链路电源降低至怀能保 持多个链路端口元件的逻辑状态的值；以及如果所述链路端口被端接，则将所述链路电源基本保持在Ve(;。
13、 根据权利要求7所述的装置，其中所述电路包括包括多个用于选择链路电源的可编程抽头的电阻梯。
14、 一种系统，包括 微处理器，其包括链路端口；用于检测所述链路端口的逻辑模式的检测器；和 基于检测到的逻辑模式改变提供到所述链路端口的链路电 源的电路；以及耦合到所述微处理器的双倍数据速率存储器。
15、 根据权利要求14所述的系统，其中所述检测到的逻辑模式 为禁用，并且其中所述电路用于将所述链路电源降低到不能保持多个 链路端口元件的逻辑状态的值。
16、 根据权利要求15所述的系统，其中所述电路包括 布置在电源节点和所述链路端口之间的开关；以及 用于向所述开关施加反向衬底偏置的第二电路。
17、 根据权利要求14所述的系统，其中所述检测到的逻辑模式 为休眠，并且其中所述电路用于将所述链路电源从VM降低到保持多 个链路端口元件的逻辑状态的值。
18、 根据权利要求14所述的系统，其中所述电路包括 布置在电源节点和所述链路端口之间的开关。
19、 根据权利要求14所述的系统，其中所述检测器用于确定所 述链路端口是否被伙伴链路端口所端接，以及其中所述电路用于如果所述链路端口没有被端接，则将所述链路电源降低至怀能保持多个链路端口元件的逻辑状态的值；以及如果所述链路端口被端接，则将所述链路电源基本保持在Vec。
20、根据权利要求14所述的系统，其中所述电路包括:包括多个用于选择链路电源的可编程抽头的电阻梯。
全文摘要
一种系统，可以包括链路端口的逻辑模式的检测，以及基于检测到的逻辑模式改变提供给链路端口的链路电源。逻辑模式的检测可以包括确定链路端口是否被伙伴链路端口端接。如果链路端口没有被端接，则链路电源可以被降低到一个不能保持多个链路端口元件的逻辑状态的值，如果链路端口被端接，则链路电源可以基本保持在V<sub>cc</sub>。
文档编号H04L29/06GK101222489SQ200710146420
公开日2008年7月16日 申请日期2007年6月28日 优先权日2006年6月28日
发明者A·库珀曼, H·穆尔约诺, S·鲁苏 申请人:英特尔公司