专利名称：基于三元内容寻址存储器通用现场总线接收方法及接收机的制作方法
技术领域：
本发明涉及现场总线通讯控制技术，具体地说是一种基于三元内容寻址 存储器的通用现场总线接收机。
背景技术：
通讯控制器芯片是现场总线系统的核心器件之一，主要用于对总线上 的信号进行解码和编码。目前现场总线国际标准中定义了多种现场总线通 讯协议，其中许多协议使用了曼彻斯特编码，但各种协议中对物理层协议 数据单元的格式及前导码、起始定界符、结束定界符的定义不同，现有商 业化现场总线接收电路都是基于普通逻辑电路实现的， 一般只能用于一种 协议数据的接收。由于各种现场总线协议的应用领域不同，用于单一通讯 协议的芯片市场空间相对较小，设计成本占芯片总成本比例偏高。从硬件 上看，各种现场总线系统的主要区别在于通讯控制器，而其核心是曼彻斯 特编码数据接收电路，如果该电路对各种协议通用，则能设计出通用现场 总线通讯控制器和片上系统。
发明内容
为了拓展产品的市场空间、降低重复开发费用，本发明的目的是提供 一种面向所有使用曼彻斯特编码的现场协议的基于三元内容寻址存储器
(TCAM)的通用现场总线接收方法及接收机。采用本发明可通过向其中的 随机寻址存储器(RAM)阵列写入不同的数据，实现各种现场总线协议数 据的接收过程。
为了实现上述目的，本发明的技术方案是用三元内容寻址存储器阵
列与双口随机寻址存储器阵列通过优先级管理电路构成一种可编程状态
机，取代普通设计中的由逻辑门电路实现的固定功能状态机。三元内容寻 址存储器阵列用于判断输入信号是否为协议规定的特殊符号，双口 RAM阵
列用于存储对应的状态信号和控制信号。其中
基于曼彻斯特编码通用现场总线接收方法将双三元内容寻址存储器
阵列通过优先管理与双口RAM阵列相结合，构成一种可编程状态机制，通 过TCAM阵列对曼彻斯特编码进行检测判别，利用三元内容寻址存储器本 身具有位屏蔽功能、使用三元内容寻址存储器阵列进行对接收数据与期待
的协议信息的匹配运算，判断输入的指定协议数据是否为协议规定的特殊 符号的功能，实现对基于曼彻斯特编码的通用现场总线通讯协议的接收。
其中基于曼彻斯特编码的通用现场总线接收状态机的工作过程中采
5用独立的工作方式；
所述可编程状态机制的实现具体是将双口 RAM阵列存储的状态信息 和控制信息经状态寄存方式输入至双三元内容寻址存储器阵列，利用三元 内容寻址存储器本身具有位屏蔽功能对输入的指定协议数据是否符合协议 规定的特殊符号进行查找，实现匹配运算；并经优先级管理将合法的匹配 数据中有效的匹配数据作为"字"线输入到双口 RAM阵列中，将双口 RAM 阵列的"位"线的输出数据即为下一次运算需要使用的三元内容寻址存储 器阵列的区域状态信息和下一次需要接收的数据位数等作为状态寄存数据 和输出状态信息；所述输出状态信息的内容作为控制信号来驱动由标准逻 辑单元实现的典型电路的数据通道部分；所述数据通道部分再将数据通过 输入寄存操作至双三元内容寻址存储器阵列，完成新一次运算，自行实现 下一次状态机制的转换。
所述曼彻斯特编码进行检测判别方法是将输入寄存数据进行2-4位译 码，利用双三元内容寻址存储器组成的阵列方式，对输入线进行符合曼彻 斯特码的编码要求的配置，根据三元内容寻址存储器所具有的査表功能， 实现在相邻两位输入寄存数据不相同时，双三元内容寻址存储器阵列输入 与输出导通，完成对曼彻斯特编码进行检测判别。
基于曼彻斯特编码通用现场总线接收机，包括
位同步电路，根据指定的通讯协议配置信息对串行输入数据进行位同 步，建立有效数据采样点信息；
采样点生成电路，接收位同步电路有效数据采样点信息，并根据指定
通讯协议配置信息产生两输出信号， 一路将采样后数据作为移位寄存数据；
另一路提供接收数据脉冲个数给计数控制，每产生一位移位寄存数据的同 时产生一个脉冲信号；
极性矫正电路，根据指定的通讯协议配置信息，判断串行输入数据极 性，进行极性矫正，传输极性信息至移位寄存；
移位寄存器，根据极性信息，将采样后的串行输入数据，转换为并行 数据；
输入寄存器，在时序的控制下对移位寄存器内的并行数据进行缓存；
计数控制电路，接收采样点生成电路的脉冲信号，根据指定的通讯协 议配置信息中的接收位数数据实现对移入移位寄存器的位数独立的定时计 数；当接收到协议配置信息的指定位数数据即满足定时的数据后，发出时 序控制的启动信号，产生指定的通讯协议的控制信息；
时序控制电路，按照计数控制电路的指定的通讯协议的控制信息，产 生与指定的通讯协议相应的配置信息，并传递至输入寄存器和状态寄存器， 同时产生与指定的通讯协议相应的时序控制信息；
可编程状态机，为三元内容寻址存储器阵列通过优先管理与双口 RAM阵列相结合结构，其中三元内容寻址存储器阵列在时序控制下将接收的输 入寄存器的并行数据与期待的协议信息进行匹配运算，即判断来自输入寄 存器的并行数据是否为协议规定的特殊符号，将匹配得出的合法数据经优
先级管理作为双口 RAM阵列的"字"线输入给双口 RAM阵列；在时序控 制下，优先级处理电路的输入连接三元内容寻址存储器阵列的输出，用于 在三元内容寻址存储器阵列有多个有效输出时，确定出唯一有效的输出， 优先级处理电路的输出直接连接双口 RAM阵列的"字"线；双口 RAM阵 列存储外部设备主处理器输入的可编程的、对应于三元内容寻址存储器阵 列的状态信号和用于数据通道电路(如位同步电路，采样点生成电路， 极性矫正电路，计数控制电路)的控制信号，在时序控制下将优先级管理 电路输入的来自三元内容寻址存储器阵列的合法数据作为"字"线输入， 实现"位"线输出下一次匹配运算需要使用的、三元内容寻址存储器阵列 的、协议信息所在的区域状态信息和下一次需要的接收位数数据等作为状 态寄存数据和输出状态信息；
状态寄存器，时序控制下将双口 RAM阵列中状态信息反馈到三元内容 寻址存储器阵列中，决定当前期待接收到的信息；
输出寄存器，接收双口RAM阵列的输出状态信息，即指定的通讯协议 配置信息，作为控制信号， 一路作为接收位数数据输出至计数控制电路， 一路驱动位同步电路，确定接收串行协议数据的步数， 一路至极性矫正电 路，用于极性判断，另一路至采样点生成电路，构成所需要的可编程状态 机内容决定了需要接收的数据的位数的功能。
所述接收数据与期待的协议信息的匹配运算采用"或非"型或者"与 非"型双三元内容寻址存储器阵列。
所述双三元内容寻址存储器结构为8个MOS管先两两串联分成四组， 再将所述四组MOS晶体管并联起来构成比较电路；4个SRAM单元的存储 数据端分别控制四组串联的MOS管中的一个MOS管栅极，输入信号分别 控制所述四组串联的MOS管中的另一个MOS管的栅极；四组串联的MOS 管中的一个MOS管的空闲端作为输出空闲端，另一个MOS管的空闲端的 空闲端作为输入空闲端；4个SRAM单元的内容确定期待的输入数据。
所述双三元内容寻址存储器阵列结构为双三元内容寻址存储器和2-4 位译码器译码组合而成，其中两个相邻的输入信号经过2-4位译码器译码产 生4条输出线作为一列单元的搜索线；每一行的双三元内容寻址存储器通 过匹配线串联。
本发明具有如下优点
1.本发明作为基于曼彻斯特编码的通讯控制器的核心对各种协议通 用，采用本发明能设计出通用现场总线通讯控制器和片上系统。三元内容 寻址存储器(TCAM)和双口 RAM都是可编程电路，其内容可通过外部主处理器写入，故本发明所述接收机可根据协议要求确定并写入不同内容即 可适用于不同的现场总线协议。
2. 具有多功能，具体作用如下-识别总线上传来的前导码并实现位同步 判断信号极性并进行自动极性校正 识别总线上的起始定界符并实现数据同步 对曼彻斯特编码数据进行解码
检测非法数据，将合法数据保存到双口 RAM阵列中的接收缓冲区中 判断数据单元类型和地址信息，屏蔽不需要接收的数据 识别总线上的结束定界符给出协议数据单元接收结束信号
3. 由于适用于多种通讯协议，市场空间大，设计成本低。
4. 基于曼彻斯特编码的通讯控制器的核心电路设计的通讯控制器或片 上系统，具有广泛的应用前景和商业价值。
图l为本发明的整体结构框图。 图2为第一 SRAM单元结构图。
图3 (a)为"或非"l型三元内容寻址存储器(TCAM)单元结构图。
图3 (b)为"或非"2型三元内容寻址存储器(TCAM)单元结构图。
图4为"或非"型三元内容寻址存储器(TCAM)阵列结构图。
图5 (a)为"与非"l型三元内容寻址存储器(TCAM)单元结构图。
图5 (b)为"与非"2型三元内容寻址存储器(TCAM)单元结构图。
图6为"与非"型三元内容寻址存储器(TCAM)阵列结构图。
图7 (a)为双三元内容寻址存储器(TCAM)结构图。
图7 (b)为双三元内容寻址存储器(TCAM)符号描述图。
图8为本发明所采用的三元内容寻址存储器(TCAM)阵列示意图。
图9为本发明所采用的优先级管理电路图。
图IO为本发明所采用的双口RAM阵列电路图。
具体实施例方式
本发明基于曼彻斯特编码的通用现场总线接收方法
以一种基于三元内容寻址存储器TCAM的可编程状态机代替普通接收 机中的状态机部分，即将TCAM阵列与双口 RAM阵列相结合，实现构成 一种可编程状态机制，并通过TCAM阵列对曼彻斯特编码进行检测判别， 利用TCAM本身具有位屏蔽功能、使用双三元内容寻址存储器TCAM阵列 来进行对接收数据与期待的协议信息的匹配运算，判断输入的指定协议数 据是否为协议规定的特殊符号的功能，实现基于曼彻斯特编码的通用现场 总线通讯协议接收的功能；其整个工作过程采用独立的(不需要外部主处 理器干预的)工作方式。
8TCAM阵列与双口 RAM阵列构成的可编程状态机制的结合方式将 TCAM阵列与双端口 RAM通过优先管理实现。
可编程状态机制的实现将双口 RAM阵列存储的状态信息和控制信息 经状态寄存方式输入至TCAM阵列，利用TCAM本身具有位屏蔽功能(支 持任意逻辑的査找功能)对输入的指定协议数据是否符合协议规定的特殊 符号进行査找，从而实现匹配运算；并经优先级管理将合法的匹配数据中 有效的匹配数据作为"字"线输入到双口 RAM阵列中，将双口 RAM阵列 的"位"线输出数据即为的下一次运算需要使用的三元内容寻址存储器阵 列的区域状态信息和下一次需要接收的数据位数等作为状态寄存数据和输 出状态信息；所述输出状态信息的内容作为控制信号来驱动由标准逻辑单 元实现的典型电路的数据通道部分(例如位同步，采样点生成，计数控制， 以为寄存，输入寄存等)；所述数据通道部分再将数据通过输入寄存操作至 TCAM阵列，完成新一次运算，自行实现下一次状态机制的转换。
通过上述方式，主处理器向双口RAM阵列输入数据初始化信息后，这 种结合方式的工作过程就不再需要主处理器的干预，每接收到协议中具有 明确定义的若干位数据，就可以根据其内容，进行正确的状态转换并输出 分析结果；由于TCAM阵列与双口 RAM阵列均是可编程的，因此实现了 可编程状态机制。
曼彻斯特编码进行检测判别方法将输入寄存数据进行2-4位译码，利 用双TCAM组成的阵列方式，对输入线进行符合曼彻斯特码的编码要求的 配置，利用TCAM单元所具有的查表功能，实现在相邻两位输入寄存数据 不相同时(即满足曼彻斯特编码要求时)，TCAM阵列的输入与输出导通， 从而实现了对曼彻斯特编码进行检测判别的功能。
本发明基于曼彻斯特编码的通用现场总线接收机结构包括-
位同步电路，根据指定的通讯协议配置信息对串行输入数据进行位同 步，建立有效数据采样点信息；
采样点生成电路，接收位同步电路有效数据采样点信息，并根据指定
通讯协议配置信息产生两输出信号， 一路将采样后数据作为移位寄存数据；
另一路提供接收数据脉冲个数给计数控制，每产生一位移位寄存数据的同 时产生一个脉冲信号；
极性矫正电路，根据指定的通讯协议配置信息，判断串行输入数据极 性，进行极性矫正，传输极性信息之移位寄存；
移位寄存器，根据极性信息，将采样后的串行输入数据，转换为并行
^^^^
输入寄存器，在时序的控制下对移位寄存器内的并行数据进行缓存； 计数控制电路，接收采样点生成电路的脉冲信号(每移入移位寄存器 一位数据，从采样点生成电路会产生一个脉冲信号)，根据指定的通讯协议配置信息的接收位数数据实现对移入移位寄存器的位数独立的定时计数； 当接收到协议配置信息的指定位数数据即满足定时的数据后，发出时序控 制的启动信号，产生指定的通讯协议的控制信息；
时序控制电路，按照计数控制电路的指定的通讯协议的控制信息，产 生与指定的通讯协议相应的配置信息，并传递至输入寄存器和状态寄存器， 同时产生与指定的通讯协议相应的时序控制信息；
可编程状态机，由三元内容寻址存储器TCAM阵列，双口RAM阵列 与优先级管理电路构成，其中三元内容寻址存储器阵列在时序控制下将接 收的输入寄存器的并行数据与期待的协议信息进行匹配运算(包括识别总 线上的起始定界符等协议信息，检测非法数据(检测是否是曼彻斯特码))， 即判断来自输入寄存器的并行数据是否为协议规定的特殊符号，将匹配得 出的合法数据经优先级管理作为双口 RAM阵列的"字"线输入给双口 RAM 阵列；在时序控制下，优先级管理电路的输入连接三元内容寻址存储器阵 列的输出，用于在三元内容寻址存储器阵列有多个有效输出时，确定出唯 一有效的输出，优先级管理电路的输出直接连接双口 RAM阵列的"字"线； 双口 RAM阵列存储外部设备主处理器输入的可编程的、对应于三元内容寻 址存储器阵列的状态信号和用于数据通道电路(如位同步电路，采样点 生成电路，极性矫正电路，计数控制电路)的控制信号，在时序控制下将 优先级管理电路输入的来自三元内容寻址存储器阵列的合法数据作为"字" 线输入，实现"位"线输出下一次匹配运算需要使用的、三元内容寻址存 储器阵列的、协议信息所在的区域状态信息和下一次需要的接收位数数据 等作为状态寄存数据和输出状态信息；
状态寄存器，时序控制下将双口 RAM阵列中状态信息反馈到三元内容 寻址存储器阵列中，决定当前期待接收到的信息；
输出寄存器，接收双口RAM阵列的输出状态信息，即指定的通讯协议 配置信息(为了通用，所述指定的通讯协议是指一个实施例所采用的某种 具体通讯协议)，作为控制信号， 一路作为接收位数数据输出至计数控制电 路， 一路驱动位同步电路，确定接收串行协议数据的步数， 一路至极性矫 正电路，用于极性判断，另一路至采样点生成电路，构成所需要的可编程 状态机内容决定了需要接收的数据的位数的功能。
本发明的具体实施方式
就是以一种基于三元内容寻址存储器TCAM的 可编程状态机代替普通接收机中的状态机部分，电路框图见图1。使用"或 非"型或者"与非"型三元内容寻址存储器TCAM阵列实现接收数据与期 待的协议信息的匹配运算。
现有技术三元内容寻址存储器阵列的实现方式
1."或非"型三元内容寻址存储器(TCAM)阵列采用两个如图2 所示的第一 SRAM单元，按图3 (a)所示的连接方式构成"或非1型"三
10元内容寻址存储器(TCAM)单元，或者按图3 (b)所示的连接方式构成 "或非2型"三元内容寻址存储器(TCAM)单元，按图4所示的连接方式 构成"或非"型三元内容寻址存储器(TCAM)阵列。其中
1. 1 "或非1型三元内容寻址存储器(TCAM)"单元参见图3 (a)， 使用了 4个MOS晶体管(本实施例可为第五 八MOS晶体管N5 N8)构 成串并联比较电路，其中两个MOS管(本实施例可为第五 六MOS晶体管 N5 N6)的栅极分别连接两个SRAM单元(本实施例可为第二 三SRAM 单元)，另外两个MOS管(第七 八MOS晶体管N7 N8)的栅极分别连接 第一 二搜索线SL1 SL2;栅极与SRAM单元连接的一个MOS管和栅极与 "搜索"线连接的一个MOS管串联(S卩第五MOS晶体管N5与第七MOS 晶体管N7串联，第六MOS晶体管N6与第A MOS晶体管N8串联)，两 个串联支路并联，其中一端接"地"，另一端作为"匹配"线ML。
1. 2"或非2型"三元内容寻址存储器(TCAM)单元^见图3 (b)， 一个SRAM单元(本实施例可为第四SRAM单元)的B1和5端各连接一 个MOS管(本实施例可为第九MOS晶体管N9和第十MOS晶体管NIO) 的栅极，所述两个MOS管中的一个MOS管(本实施例可为第九MOS晶 体管N9)的源极或漏极连接"搜索线"SL1，另一个MOS管(本实施例可 为第十MOS晶体管NIO)的源极或漏极连接"搜索线"SL2，这两个MOS 管的其余两端与第十一 MOS管Nil的栅极连接，第十二 MOS管N12的栅 极连接另一个SRAM单元(本实施例可为第五SRAM单元)的B2端，与 第十一MOS管Nll并联， 一端作为匹配线ML，另一端接"地"。
1. 3 "或非"型三元内容寻址存储器(TCAM)阵列参见图4， mxn 个"或非"型三元内容寻址存储器(TCAM)单元(可以是所述"或非"1 型三元内容寻址存储器(TCAM)单元或"或非"2型三元内容寻址存储器
(TCAM)单元之一或其组合)构成阵列，行"或非型"三元内容寻址存储 器(TCAM)单元的"匹配线"ML端连接在一起构成一个"字"的匹配线， 列三元内容寻址存储器(TCAM)单元的"搜索线"连接在一起。
2. "与非"型三元内容寻址存储器(TCAM)阵列使用两个如图2 所示的SRAM单元(本实施例可为第六 七SRAM单元)，按图5 (a)所 示的连接方式构成"与非1型"三元内容寻址存储器(TCAM)单元，或者 按图5 (b)所示的连接方式构成"与非2型"三元内容寻址存储器(TCAM) 单元，按图6所示的连接方式构成"与非"型三元内容寻址存储器(TCAM) 阵列。其中
2. 1 "与非1型三元内容寻址存储器(TCAM)"单元参见图5 (a)， 使用了 4个MOS晶体管(本实施例可为第十三 十六MOS晶体管N13 N16) 构成串并联比较电路，其中两个MOS管(本实施例可为第十三MOS晶体 管N13和第十六MOS晶体管N16)的栅极分别连接两个SRAM单元(第
ii六~七SRAM单元)，另外两个MOS管(本实施例可为第十四MOS晶体管 N14和第十五MOS晶体管N15)的栅极分别连接第一 二搜索线SL1 SL2， 栅极与SRAM单元连接的一个MOS管与栅极与搜索线连接的一个MOS管 串联(即第十三MOS晶体管N13与第十四MOS晶体管N14串联，第十 五MOS晶体管N15与第十六MOS晶体管N16串联)，两个串联支路再并 联，其中一端作为"匹配"线输入端ML—I，另一端作为"匹配"线输出端 ML—O。
2. 2 "与非2型"三元内容寻址存储器(TCAM)单元参见图5 (b), 一个SRAM单元(本实施例可为第八SRAM单元)的B1和^I端各连接一 个MOS管(本实施例可为第十七MOS晶体管N17和第十八MOS晶体管 N18)的栅极，所述两个中的一个MOS管(本实施例可为第十七MOS晶 体管N17)的源极或漏极连接"搜索线"SL1，另一个MOS管(本实施例 可为第十八MOS晶体管N18)的源极或漏极连接"搜索线"SL2，所述两 个MOS管的其余两端与第十九MOS管N19的栅极连接，第二十MOS管 N20的栅极连接另一个SRAM单元(本实施例可为第九SRAM单元)的 B2端，与第十九MOS管N19并联， 一端作为"匹配"线输入端ML—I，另 一端作为匹配线输出端ML—O。
2. 3 "与非"型三元内容寻址存储器(TCAM)阵列参见图6， mxn
个"与非"型三元内容寻址存储器(TCAM)单元构成阵列(可以是所述"与
非"1型三元内容寻址存储器(TCAM)单元或"与非"2型三元内容寻址
存储器(TCAM)单元之一或其组合)，行中的"与非型"三元内容寻址存
储器(TCAM)单元的"匹配线"输出端ML—O连接下一个"与非"型三
元内容寻址存储器(TCAM)单元的"匹配"线il入端ML_I，构成一个"字"，
列三元内容寻址存储器(TCAM)单元的"搜索线"连^在一起。
本发明采用由"双三元内容寻址存储器(TCAM)"构成的三元内容寻 址存储器阵列用于检测输入信号与协议信息的匹配。
"双三元内容寻址存储器(TCAM)":参见图7 (a)和图7 (b)，使 用8个MOS管先两两串联(第二十一 第二十八MOS晶体管N21 N28)， 再将这四组MOS晶体管并联起来构成比较电路。4个标准的SRAM单元(第 十 第十三SRAM单元)的存储数据端分别各自控制4对串联的MOS管中 的一个MOS管(第二i"^一 MOS晶体管N21，第二十三MOS晶体管N23， 第二十五MOS晶体管N25，第二十七MOS晶体管N27)栅极，输入信号 L0 L3分别控制这4对串联的MOS管中的另一个MOS管(第二十二 MOS 晶体管N22，第二十四MOS晶体管N24，第二十六MOS晶体管N26，第 二十八MOS晶体管N28)的栅极。第二十一MOS晶体管N21，第二十三 MOS晶体管N23，第二十五MOS晶体管N25，第二十七MOS晶体管N27 的空闲端接MO作为输出空闲端，第二十二 MOS晶体管N22，第二十四MOS晶体管N24,第二十六MOS晶体管N26，第二十八MOS晶体管N28 的空闲端接MI作为输入空闲端；4个标准的SRAM单元(第十 第十三 SRAM单元)的内容确定了期待的输入数据。
"双三元内容寻址存储器(TCAM)"阵列参见图8，两个相邻的输 入信号di+A首先经过2-4位译码器译码，产生4条输出线作为一列单元的 搜索线。每一行的双三元内容寻址存储器(TCAM)单元通过匹配线串联， 输出端MLSA0 MLSA15的数据作为输出信号输出。当所有单元的输入信 号满足由事先写入SRAM单元的数据决定的逻辑关系要求时，整行单元才 能导通(即整行单元进入有效工作状态)。图8中最下面的一行总是导通 的，该"行"用于控制将所有的匹配线都初始化的时间。
三元内容寻址存储器(TCAM)阵列工作过程如下-
参见图7 (a),图8，输入信号L0^L3是相邻两位输入数据d^di经 2-4位译码后的输出。例如当diwdr "00"时，L0=1;当di+1di= "01"时， Ll=l; di+1di="10"时，L2=l; di+1di="ll"时，L3=l。 4个SRAM单元(第 十 第十三SRAM单元)的内容确定了期待的输入数据，例如，当图7 (a) 中的第十SRAM单元的输出B0=1 ，第H^— 十三SRAM单元的输出Bl—B3 全为O时，只有diwd尸"00"时(即L0-1)，两个空闲端MI到MO导通，
实现输入信号与存储的协议信息的匹配。同现有技术中三元内容寻址存储 器(TCAM)单元相比，本发明电路的优点在于能检测输入信号是否符合曼 彻斯特码的编码要求(当将B1和B2同时写为1，而B0和B3为0时，只 有di+1di两位数据不同时，MI到MO导通)。
所述三元内容寻址存」诸器(TCAM)单元和阵列的变换形式可以包括 将SRAM单元的B端与^端互换，所述MOS晶体管全部可以为N型或P 型，或部分采用N型或P型。
优先级管理电路参见图9，总体结构为现有技术，图中输入端(如IO，
II...... 114， 115)接收三元内容寻址存储器阵列的输出端
(MLSA0 MLSA15)输出信号， 一路至一组内环反馈电路输入端，另一 路经反相器接MOS晶体管的栅极，与所述内环反馈电路构成回路；与每组 内环反馈电路相连的MOS晶体管之间为串联结构；所述内环反馈电路的输 出直接连接双口 RAM阵列的"字"线，将来自三元内容寻址存储器阵列的 合法数据经优先级管理作为双口 RAM阵列的"字"线输出给双口 RAM阵 列；当输入端10为1时，第四十六MOS晶体管T02截止，使输入端II不 起作用，因此输入端IO具有高优先级。
其中所述内环反馈电路结构相同，现以一组电路结构为例，包括 三个MOS晶体管， 一个反相器，两个相同类型的MOS晶体管并联，其并 联后的公共端接另一类型的MOS晶体管(NMOS)的源/漏端，并经反相器 作为输出并接至并联的MOS晶体管中的一个MOS晶体管的栅极，并联的另一个MOS晶体管的栅极接另一类型的MOS晶体管的栅级，作为输入端； 所述另一类型的MOS晶体管的的漏/源端，作为与每组内环反馈电路相连 的MOS晶体管的连接节点；本实施例具体包括三个MOS晶体管， 一个 反相器，两个相同类型的MOS晶体管(如PMOS)并联，其并联后的公共 端接第二十MOS晶体管TOl (NMOS)的源/漏端，并经反相器作为输出接 至并联的MOS晶体管中的一个MOS晶体管的栅极，并联的另一个MOS 晶体管的栅极接第二十MOS晶体管TOl的栅级，作为输入端；所述第二十 MOS晶体管T01的漏/源端作为第四十六MOS晶体管T02的连接节点；图 中输入信号EN2是图8中三元内容寻址存储器(TCAM)阵列的输出信号EN 经反相后获得的，该信号有效时，表明输入端I0 115已经稳定导通。
双口RAM阵列(为现有技术)参见图IO，有一组写端口 (标号未在 图中示出)，两组读端口中一组读端口 W02, W12， ......W152作为输入"字"
线直接与优先级管理电路的输出端W0， Wl， ......W14， W15相连，另一
组读端口 (标号未在图中示出)和写端口一起与外部主处理器相连接，双 口RAM阵列"位"线输出与状态寄存器和输出寄存器相连。
电路工作过程如下，复位后，状态寄存器的内容反馈到三元内容寻址 存储器(TCAM)阵列中，决定当前期待接收到的信息。输出寄存器的内容 决定需要接收的数据的位数。当接收到指定位数的数据后，计数控制电路 发出启动信号，将接收到的数据从移位寄存器中加载到输入寄存器，并启 动三元内容寻址存储器(TCAM)阵列进行查找匹配运算。经匹配运算后的 合法数据经优先级管理获得双口 RAM阵列的"字"线，从双口 RAM阵列中 读出的数据(包括从外部设备主处理器输入的、可编程的、对应于三元 内容寻址存储器阵列的状态信号，及用于数据通道电路的控制信号)作为 下一个状态的编码和对数据通道电路的控制信号，因此实现了状态机的功 能，根据协议要求在三元内容寻址存储器(TCAM)阵列中写入各个阶段希 望接收到的信息，即可实现现场总线协议接收机的功能。由于状态转换条 件和各种控制信号都是由双口 RAM阵列中的数据决定的，而双口 RAM阵 列和TCAM阵列都是可编程的，所以这种接收机的状态机部分是可编程的。 而所有使用曼彻斯特编码的现场总线接收电路的其它部分可由相同结构的 电路实现，所以这种接收电路是通用的。
权利要求
1.一种基于曼彻斯特编码通用现场总线接收方法，其特征在于将双三元内容寻址存储器阵列通过优先管理与双口RAM阵列相结合，构成一种可编程状态机制，通过TCAM阵列对曼彻斯特编码进行检测判别，利用三元内容寻址存储器本身具有位屏蔽功能、使用三元内容寻址存储器阵列进行对接收数据与期待的协议信息的匹配运算，判断输入的指定协议数据是否为协议规定的特殊符号的功能，实现对基于曼彻斯特编码的通用现场总线通讯协议的接收。
2. 按权利要求1所述基于曼彻斯特编码通用现场总线接收方法，其特 征在于基于曼彻斯特编码的通用现场总线接收状态机的工作过程中采用 独立的工作方式。
3. 按权利要求1所述基于曼彻斯特编码通用现场总线接收方法，其特 征在于所述可编程状态机制的实现具体是将双口RAM阵列存储的状态信息和控制信息经状态寄存方式输入至双三元内容寻址存储器阵列，利用 三元内容寻址存储器本身具有位屏蔽功能对输入的指定协议数据是否符合协议规定的特殊符号进行查找，实现匹配运算；并经优先级管理将合法的 匹配数据中有效的匹配数据作为"字"线输入到双口 RAM阵列中，将双口 RAM阵列的"位"线的输出数据即为下一次运算需要使用的三元内容寻址 存储器阵列的区域状态信息和下一次需要接收的数据位数等作为状态寄存 数据和输出状态信息；所述输出状态信息的内容作为控制信号来驱动由标 准逻辑单元实现的典型电路的数据通道部分；所述数据通道部分再将数据 通过输入寄存操作至双三元内容寻址存储器阵列，完成新一次运算，自行 实现下一次状态机制的转换。
4. 按权利要求1所述基于曼彻斯特编码通用现场总线接收方法，其特 征在于所述曼彻斯特编码进行检测判别方法是将输入寄存数据进行2-4 位译码，利用双三元内容寻址存储器组成的阵列方式，对输入线进行符合 曼彻斯特码的编码要求的配置，根据三元内容寻址存储器所具有的査表功 能，实现在相邻两位输入寄存数据不相同时，双三元内容寻址存储器阵列 输入与输出导通，完成对曼彻斯特编码进行检测判别。
5. —种基于曼彻斯特编码通用现场总线接收机，其特征在于包括位同步电路，根据指定的通讯协议配置信息对串行输入数据进行位同步，建立有效数据采样点信息；采样点生成电路，接收位同步电路有效数据采样点信息，并根据指定 通讯协议配置信息产生两输出信号， 一路将采样后数据作为移位寄存数据; 另一路提供接收数据脉冲个数给计数控制，每产生一位移位寄存数据的同时产生一个脉冲信号；极性矫正电路，根据指定的通讯协议配置信息，判断串行输入数据极性，进行极性矫正，传输极性信息至移位寄存；移位寄存器，根据极性信息，将采样后的串行输入数据，转换为并行数据；输入寄存器，在时序的控制下对移位寄存器内的并行数据进行缓存；计数控制电路，接收采样点生成电路的脉冲信号，根据指定的通讯协 议配置信息中的接收位数数据实现对移入移位寄存器的位数独立的定时计 数；当接收到协议配置信息的指定位数数据即满足定时的数据后，发出时 序控制的启动信号，产生指定的通讯协议的控制信息；时序控制电路，按照计数控制电路的指定的通讯协议的控制信息，产 生与指定的通讯协议相应的配置信息，并传递至输入寄存器和状态寄存器， 同时产生与指定的通讯协议相应的时序控制信息；可编程状态机，为三元内容寻址存储器阵列通过优先管理与双口 RAM 阵列相结合结构，其中三元内容寻址存储器阵列在时序控制下将接收的输 入寄存器的并行数据与期待的协议信息进行匹配运算，即判断来自输入寄 存器的并行数据是否为协议规定的特殊符号，将匹配得出的合法数据经优 先级管理作为双口 RAM阵列的"字"线输入给双口 RAM阵列；在时序控 制下，优先级处理电路的输入连接三元内容寻址存储器阵列的输出，用于 在三元内容寻址存储器阵列有多个有效输出时，确定出唯一有效的输出， 优先级处理电路的输出直接连接双口 RAM阵列的"字"线；双口 RAM阵 列存储外部设备主处理器输入的可编程的、对应于三元内容寻址存储器阵 列的状态信号和用于数据通道电路(如位同步电路，采样点生成电路， 极性矫正电路，计数控制电路)的控制信号，在时序控制下将优先级管理 电路输入的来自三元内容寻址存储器阵列的合法数据作为"字"线输入， 实现"位"线输出下一次匹配运算需要使用的、三元内容寻址存储器阵列 的、协议信息所在的区域状态信息和下一次需要的接收位数数据等作为状 态寄存数据和输出状态信息；状态寄存器，时序控制下将双口 RAM阵列中状态信息反馈到三元内容 寻址存储器阵列中，决定当前期待接收到的信息；输出寄存器，接收双口RAM阵列的输出状态信息，即指定的通讯协议 配置信息，作为控制信号， 一路作为接收位数数据输出至计数控制电路， 一路驱动位同步电路，确定接收串行协议数据的步数， 一路至极性矫正电 路，用于极性判断，另一路至采样点生成电路，构成所需要的可编程状态 机内容决定了需要接收的数据的位数的功能。
6.按权利要求5所述基于曼彻斯特编码通用现场总线接收机，其特征 在于所述接收数据与期待的协议信息的匹配运算采用"或非"型或者"与非"型双三元内容寻址存储器阵列。
7. 按权利要求6所述基于曼彻斯特编码通用现场总线接收机，其特征在于所述双三元内容寻址存储器结构为8个MOS管先两两串联分成四组，再将所述四组MOS晶体管并联起来构成比较电路；4个SRAM单元的 存储数据端分别控制四组串联的MOS管中的一个MOS管栅极，输入信号 分别控制所述四组串联的MOS管中的另一个MOS管的栅极；四组串联的 MOS管中的一个MOS管的空闲端作为输出空闲端，另一个MOS管的空闲 端的空闲端作为输入空闲端；4个SRAM单元的内容确定期待的输入数据。
8. 按权利要求6所述基于曼彻斯特编码通用现场总线接收机，其特征 在于所述双三元内容寻址存储器阵列结构为双三元内容寻址存储器和 2-4位译码器译码组合而成，其中两个相邻的输入信号经过2-4位译码器译 码产生4条输出线作为一列单元的搜索线；每一行的双三元内容寻址存储 器通过匹配线串联。
全文摘要
本发明涉及一种基于曼彻斯特编码通用现场总线接收方法及接收机，它将双三元内容寻址存储器阵列通过优先管理与双口RAM阵列相结合，构成一种可编程状态机制，通过双三元内容寻址存储器阵列对曼彻斯特编码进行检测判别，利用三元内容寻址存储器本身具有位屏蔽功能、使用“或非”型或者“与非”型双三元内容寻址存储器阵列进行对接收数据与期待的协议信息的匹配运算，判断输入的指定协议数据是否为协议规定的特殊符号的功能，实现对基于曼彻斯特编码的通用现场总线通讯协议的接收。本发明具有良好的通用性，可代替现有多种类型的现场总线接收电路，也可用于其它在物理层使用曼彻斯特编码的通讯协议。
文档编号H04L29/06GK101540753SQ200810010698
公开日2009年9月23日 申请日期2008年3月19日 优先权日2008年3月19日
发明者于海斌, 岩 吕, 崔书平, 张志鹏, 杨志家, 闯 谢, 辛晓宁 申请人:中国科学院沈阳自动化研究所