专利名称：视频解码器、视频解码方法和移动多媒体终端芯片的制作方法
技术领域：
本发明涉及移动终端视频技术领域，特别是涉及一种视频解码器、视频解 码方法和一种移动多媒体终端芯片。
背景技术：
随着科技的发展、社会的进步、人们生活水平的不断提高，人们对信息消 费的多元化需求日渐明显，传统的模拟信息移动电视及模拟音频广播已经越来 越不能满足大众的使用需求，而数字移动多媒体已经日益广泛的为大众所使 用。数字移动多媒体通过无线广播电视覆盖网向各种便携式终端设备提供数字
音视频和信息服务，其终端产品种类主要包括MP4、手机、GPS、 USB接收 棒、独立接收机等。
然而，数字信息传输、存储、播放等环节的前提是数字音视频编解码技术， 即，数字音视频编解码技术是数字音视频产业的共性基础标准。目前关于音视 频产业的数字音视频编解码标准主要有MPEG-2、 MPEG-4、 H.264/AVC (以 下简称H.264)、 AVS。
MPEG ( Moving Pictures Experts Group,动态图象专家组)是国际标准 化组织(ISO)成立的制定有关运动图像压缩编码标准的工作组，所制定的 标准是国际通用标准，叫MPEG标准(MPEG-2、 MPEG-4 ) ; H.264是由 MPEG与ITU-T (International Telecommunication Union,国际电信耳关盟电信标 准化组)组成的联合纟见频组制定的新一代纟见频压缩编解码标准；AVS( Audio and Video coding Standard)是中国自主知识产权的最新数字音视频编解码技术标 准，它以H,264框架为起点，自主制定适合既定应用的中国标准，充分考虑了 实现复杂度。与H,264相比，在实现同等压缩性能的前提下，AVS中的大部分 压缩技术经过优化，其计算复杂度、存储器需求和存储带宽较之H.264都有所 下降。
用于实现上述视频解码技术的器件，即为视频解码器。由于视频解码器需 要强大的计算能力和高数据吞吐量，因此为了满足高清晰度视频所需的运算要 求，现有技术中视频解码广泛采用硬件实现或硬件加速引擎。如图l所示，硬
件视频解码器一般采用双层控制结构。高层控制器是系统总线上的RISC
(Reduced Instruction Set Computing,精简执令运算集)控制器，完成应用级 以及条带级以上语法元素的解码，并通过配置控制寄存器对底层处理核进行控 制。高层控制器可访问的寄存器包括底层处理核的配置寄存器、底层处理核的 状态寄存器和底层处理核的调试寄存器；可访问的SRAM ( Static Random Access Memory,静态随机存取存储器)包括底层嵌入的所有SRAM緩存。底 层控制器是各个处理核的控制器，根据高层的配置寄存器的信息，对硬件运算 ^t块进行控制和配置，完成条带及以下的语法元素的解码。
在上述视频解码器中， 一般采用多处理核的系统结构，将混合视频解码过 程分成五个硬件处理核，如图1中五个粗实线框所示VLD(熵解码)解析核、 变换(包括反扫描、反量化、反余弦变换)核、帧内预测核、帧间预测核以及 环路滤波核。五个处理核可被划分为多任务级的流水线阶段，各个流水线阶段 通过緩存连接。
由于视频解码由大量的硬件电路实现，现有的解码器的效率比较高，功耗 也就相对较低。然而，由于其所需的硬件资源较大，且各个硬件处理核(VLD 解析核、变换核、帧内预测核、帧间预测核以及环路滤波核)都与控制层有交 互(包括接收控制层发送的命令以及执行完所述命令后对控制层发送反馈信 息)，就造成以下缺点制得的产品即芯片的面积较大，且不易于与其他解码 方案集成，以及芯片的开发难度较大，需要较多的人力物力。
由此可知，目前迫切需要本领域技术人员解决的一个技术问题就是如何 减少视频解码器的硬件资源，减小芯片的面积，以及如何使得芯片易于与多种 ^L频解码方案集成。
发明内容
本发明所要解决的技术问题是提供一种视频解码器、视频解码方法和一种 移动多媒体终端芯片，能够大大的减少现有视频解码器中的硬件资源，减小芯
片的面积，以及易于和其他视频解码标准集成。
为了解决上述问题，本发明公开了一种视频解码器，包括
第一处理层，用于接收图像数据，对所述图像数据进行熵解码，并将所述
熵解码后的图像数据存储至外部存储器；对所述图像数据进行宏块以上级别视
频解码；以及生成针对第二处理层的命令序列，并依次存储在第二处理层的存 储单元中；
第二处理层，包括存储单元，用于存储所述第一处理层发出的命令序列 以及解码中间数据；控制器，用于依次执行所读取的命令序列；
所述第二处理层通过执行命令序列，依次完成如下的数据处理过程反扫 描、反量化、反余弦变换、帧内预测或帧间预测中的一个、环状滤波处理。
具体的，所述存储单元包括第一存储单元，用于存储所述第一处理层发 出的命令序列；第二存储单元，用于存储多个预置的命令集，其中， 一个所述 命令集对应所述命令序列的某一行；第三存储单元，用于存储多个预置的命令 子集，其中， 一个所述命令子集对应所述命令集的某一行；第四存储单元，用 于存储解码处理过程中的图像数据。
优选的，所述第二处理层中的控制器包括直接存取存储器，用于把所述 图像数据从所述外部存储器中转移到所述第四存储单元中，或者用于把所述处 理后的图像数据从所述第四存储单元中转移到所述外部存储器；命令解析器， 用于解析所述第一处理层发出的命令序列；执行器，用于完成相应数据处理过 程时所需的数学运算。
进一步，所述执行器为微指令执行器，由2的n次幂个相同的并行处理模 块组成，用于将2的n次幂个串行运算转变为l个并行运算；其中n大于等于 2。
进一步，所述命令序列，包括以下命令从所述外部存储器中读取指定位 置的图像数据，并将所述图像数据转移到所述第四存储单元的指定位置的命 令；用于针对图像数据完成相应数据处理过程的执行命令；把所述处理后的图 像数据，从所述第四存储单元转移到外部存储器的指定位置的命令。
进一步，所述命令序列的某一行中包括所需执行的命令的首地址和所需执 行的命令的行数，通过所述首地址和行数与第二存储单元中的一命令集相对 应；所述命令集的某一行中包括所需执行的命令的首地址和所需执行的命令的 行数，通过所述首地址和行数与第三存储单元中的一命令子集相对应。
本发明还公开了 一种用于所述视频解码器的视频解码方法，包括以下步
骤
第一处理层执行以下步骤接收图像数据；对所述图像数据进行熵解码， 并将所述熵解码后的图像数据存储至外部存储器；对所述图像数据进行宏块以 上级别视频解码；生成针对第二处理层的命令序列，并依次存储在第二处理层 的存储单元中；接收下一图像数据；
第二处理层执行以下步骤从所述存储单元中依次读取所存储的命令序 列；依次执行所读取的命令序列；所述第二处理层通过执行命令序列，依次完 成如下的数据处理过程反扫描、反量化、反余弦变换、帧内预测或帧间预测 中的一个、环状滤波处理。
进一步，所述命令序列，包括以下命令从所述外部存储器中读取指定位 置的图像数据，并将所述图像数据转移到所述第二处理层的指定位置的命令； 用于针对图像数据完成相应数据处理过程的执行命令；把所述处理后的图像数 据，从所述第二处理层转移到外部存储器的指定位置的命令。
优选的，通过以下步骤完成对所述针对图像数据完成相应数据处理过程的 执行命令的读取和执行获取所述执行命令中指向一命令集的首地址和所需执 行的行数；依次读取和执行该命令集中的相应的命令行；其中，如果所述命令 集中的某一行，包括有指向一命令子集的首地址和所需执行的行数，则读取和 执行该命令子集中的相应命令行，执行完毕后回跳到所述命令集中的相应命令 行，继续执行。
为了解决上述问题，本发明还公开了一种移动多媒体终端芯片，包括解调 器、音频解码器和视频解码器，所述视频解码器可以包括
第一处理层，用于接收图像数据，对所述图像数据进行熵解码，并将所述 熵解码后的图像数据存储至外部存储器；对所述图4象数据进行宏块以上级别视 频解码；生成针对第二处理层的命令序列，并依次存储在第二处理层的存储单
元中；
第二处理层，包存储单元，用于存储所述第一处理层发出的命令序列以及
解码中间数据；控制器，用于依次执行所读取的命令序列；
所述第二处理层通过执行命令序列，依次完成如下的数据处理过程反扫 描、反量化、反余弦变换、帧内预测或帧间预测中的一个、环状滤波处理。
进一步，所述第二处理层中的控制器包括直接存取存储器，用于把所述 图像数据从所述外部存储器中转移到所述存储单元中，或者用于把所述处理后 的图像数据从所述存储单元中转移到所述外部存储器；命令解析器，用于解析 所述第一处理层发出的命令序列；执行器，用于完成相应数据处理过程时所需 的数学运算。
进 一 步，所述移动多媒体终端接收芯片可以是中国移动多媒体广播 CMMB终端芯片。
进一步，所述移动多媒体终端芯片位于手机电视，或位于具有移动电视接 收功能的卫星导航仪、摄像机、照相机、投影仪、PDA中。
与现有技术相比，本发明具有以下优点
在本发明的解决方案中，视频解码器只有第一处理层和第二处理层两个硬 件单元。在对图像数据的解码过程中，宏块以上级别的解码由第一处理层执行； 而宏块以下级别的解码过程，包括反扫描、反量化、反余弦变换、帧内预测、 帧间预测以及环状滤波处理中的繁重解码工作都是由第二处理层根据第 一处 理层发出的命令来执行的。即本发明的第二处理层有较高的通用性，通过执行 相应的命令软件代码，可以代替现有技术中的四个硬件处理核，从而大大减少 了硬件资源的使用，减小了视频解码芯片的面积；其次，由于第二处理层的通 用性，视频解码器所需的开发工作的重点在于命令代码的开发，命令代码是以 软件代码的形式实现的，所以开发周期快、且系统容易维护；同时，由于第二 处理层通过执行相应的命令代码来工作，所以通过对命令代码的处理，即可实 现将所述视频解码器用于其他解码标准，从而易于实现本一见频解码器与其他解 码标准集成。
此外，本发明中，第一处理层不断的进行如下操作对图像数据进行熵解 码后，通过DMA把命令发送给第二处理层；而第二处理层依次根据接收到的 命令，对熵解码后的图像数据进行后续处理，完成后，直接输出图像数据，不
再给第 一处理层反馈信号。这样就实现了第 一处理层与第二处理层之间没有直 接连接，即两个处理层可以非实时同步的队列执行命令。而在现有技术中，各 个硬件处理核与控制器有过多的交互，各个硬件处理核要不断的发反馈信号给 控制器，控制器要在接收到一个处理核的反馈信号后，才发出下个一命令给下 一个处理核，即以单队列的形式执行命令，由此，本发明节省了处理步骤中相 互通信的过程，避免了等待时间，两个处理层同时工作，提高了效率，使得本 方案即使在使用较少的硬件资源时，仍然保持了较高的效率。
图l是现有的视频解码器的结构图2是本发明视频解码器实施例1的结构图3是本发明视频解码器实施例2的结构图4是本发明实施例2的视频解码方法实施例中第 一处理层执行的步骤流 程图5是本发明实施例2的视频解码方法实施例中第二处理层执行的步骤流 程图6是图5中步骤532的细化步骤流程图。
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式
对本发明作进一步详细的说明。
参照图2，示出了本发明视频解码器实施例1,具体可以包括 第一处理层21，用于接收图像数据，对所述图像数据进行熵解码，并将 所述熵解码后的图像数据存储至外部存储器；对所述图像数据进行宏块以上级 别视频解码；以及生成针对第二处理层22的命令序列，并依次存储在第二处 理层22的存储单元221中。第 一处理层可以为ARM( Advanced RISC Machines ) 微处理器。
第二处理层22,包括存储单元221，用于存储所述第一处理层发出的命 令序列及解码中间数据；控制器223，用于依次执行所读取的命令序列；所述 第二处理层22通过执行命令序列，依次完成如下的数据处理过程反扫描、
反量化、反余弦变换、帧内预测或帧间预测中的一个、环状滤波处理。
第二处理层可以为DSP (Digital Singnal Processor)微处理器或者是DSP 架构的并行处理模块。
优选的，所述第二处理层22中的控制器223包括直接存取存储器(DMA， Direct Memory Access ) 2231 、命令解析器2232和执行器2233 。
其中，DMA用于不经过CPU而直接从存储器中存取数据，能实现快速的 传输数据。
所述DMA2231用于把所述图像数据从所述外部存储器中转移到第二处理 层的存储单元221中；还用于把所述处理后的图像数据从所述存储单元221 中转移到所述外部存储器。
所述命令解析器2232用于解析所述第一处理层发出的命令序列。 所述执行器2233用于完成相应数据处理过程时所需的数学运算，执行器 2232可以是微指令执行器(Ucode)，包括2的n次幂个相同的并列处理模块， 用于把2的n次幂个串行的运算转变成1个并行的运算，大大提高了处理图像 解码的效率；其中n大于等于2。
本发明还示出了一种视频解码器，如图3所示，该视频解码器与上述实施 例1的主要区别是，把实施例1中的第二处理层中的存储单元细分为四个存储 单元，通过预先在存储单元中存储命令，简化第一处理层生成的针对第二处理 层的命令序列。
参照图3，示出了本发明视频解码器实施例2，具体可以包括 第一处理层31,用于接收图像数据，对所述图像数据进行熵解码，并将 所述熵解码后的图像数据存储至外部存储器；
对所述图像数据进行宏块以上级别视频解码；
以及生成针对第二处理层32的命令序列，并依次存储在第二处理层32的 存储单元321中。
第二处理层32，包括存储单元321,用于存储所述第一处理层发出的命 令序列；控制器323,用于依次执行所读取的命令序列；所述第二处理层32
通过执行命令序列，依次完成如下的数据处理过程反扫描、反量化、反余弦
变换、帧内预测或帧间预测中的一个、环状滤波处理。
优选的，所述存储单元321可以包括第一存储单元3211、第二存储单元 3212、第三存储单元3213、第四存储单元3214,详细介绍如下
第一存储单元3211,可以是先进先出命令存储单元(FIFO),用于存储所 述第一处理层31发出的命令序列；所述命令序列，包括以下类型的命令
从所述外部存储器中读取指定位置的所述熵解码后的图像数据，并将所述 图像数据转移到所述第四存储单元3214的指定位置的命令；
对所述第四存储单元3214中的图像数据的执行命令；所述执行命令包括 所需执行的命令的首地址和所需执行的命令的行数，通过所述首地址和行数与 第二存储单元3212中的一命令集相对应；
把所述处理后的图像数据，从所述第四存储单元3214转移到外部存储器 的指定位置的命令。
第二存储单元3212，用于存储多个预置的命令集；所述命令集中的某一 行，包括所需执行的命令的首地址和所需执行的命令的行数，通过所述首地址 和行数与第三存储单元3213中的一命令子集相对应。其中，所述命令集包括 以下命令Exec (图像矩阵执行单元)、Xpose (图像矩阵反转命令)、Sram (第 二处理层中的读写指针移动命令)、Reg(运算寄存器设置，对运算过程所需要 的一些信息进行设置)。
第三存储单元3213,用于存储多个预置的命令子集；其中， 一个所述命 令子集对应所述命令集的某一行；其中所述的命令子集包括以下命令add(加 运算)、sub (减运算)、addsub (加减运算)、mv (图像数据搬移运算)、mask (选择运算)、ldmask (判断运算)。
第四存储单元3214，用于存储解码处理过程中的图像数据。
进一步，第二存储单元、第三存储单元和第四存储单元都可以是静态存储 单元(SRAM)。
例如 一个存储在第一存储单元3211中，用于完成反余弦变换的命令序 列为AVSHWREG—DMA—CMDQUEUE—SET—SRAM—READ| ((iCmdOffset + 14) << 16)| SramAddr;(该指令设置外部存储器的读取地址)
AVSHWREG—DMA CMDQUEUE—SET—SRAM—WRITEI ((iCmdOffset + 15)<< 16)| SramAddr;(该指令设置片内第四存储单元的写地址)
giAVSCommandIDCT;(该指令执行IDCT,即执行反余弦变换)。
所述序列中giAVSCommandIDCT命令对应存储在第二存储单元3212中 的一个命令集，所述命令集由Exec、 Xpose、 Sram、 Reg四种命令构成，其中， 命令集中包含一行exec 1, # idct—core;艮卩为执行idct core;所述idct—core 对应存储在第三存储单元3213中的一个命令子集，所述命令子集由add、 sub、 addsub、 mv、 mask、 ldmask等运算指令构成。
优选的，所述第二处理层32中的控制器323包括DMA3231、命令解析器 3232和才丸行器3233。
其中，所述DMA3231用于把所述图像数据从所述外部存储器中转移到第 四存储单元3214中；还用于把所述处理后的图像数据从所述第四存储单元 3214中转移到所述外部存储器。所述命令解析器3232用于解析所述第一处理 层发出的命令序列。所述执行器3232用于完成相应数据处理过程时所需的数 学运算。
本发明还示出了实施例2所述^L频解码器的^L频解码方法实施例，具体可 以包括以下步骤
第一处理层执行的步骤，如图4所示 步骤41，接收图像数据；
步骤42,对所述图像数据进行熵解码，并将所述熵解码后的图像数据存 储至外部存储器；
步骤43,对所述图像数据进行宏块以上级别视频解码；
步骤44,生成针对该图像数据的命令序列，并依次存储在第二处理层的 存储单元中；
步骤45，接收下一图像数据。
第二处理层执行的步骤，如图5所示
步骤51,从所述存储单元中依次读取所存储的命令序列；
步骤52，解析所述命令序列；
步骤53,依次执行所读取的命令序列；
具体的，所述第二处理层通过执行命令序列，依次完成如下的数据处理过 程反扫描、反量化、反余弦变换、帧内预测或帧间预测中的一个、环状滤波 处理。
优选的，步骤53可以包括以下三种类型的执行步骤 步骤531,从所述外部存储器中读取指定位置的图像数据，并将所述图像 数据转移到所述第二处理层的指定位置；
步骤532，读取和执行用于针对图像数据完成相应数据处理过程的执行命
令；
步骤533，把所述处理后的图像数据，从所述第二处理层转移到外部存储 器的指定位置。
优选的，步骤532可以包括以下子步骤，如图6所示
子步骤61,获取所述执行命令中指向一命令集的首地址和所需执行的行
数；
子步骤62,依次读取和执行该命令集中的相应的命令行；
子步骤63，如果所述命令集中的某一行，包括有指向一命令子集的首地
址和所需执行的行数，则读取和执行该命令子集中的相应命令行，4丸行完毕后
回跳到所述命令集中的相应命令行，继续执行步骤62。
本发明还提供了一种移动多媒体终端芯片，包括解调器，音频解码器和视 频解码器。特别的，本发明的芯片中视频解码器具体可以包括
第一处理层，用于接收图像数据，对所述图像数据进行熵解码，并将所述 熵解码后的图像数据存储至外部存储器；对所述图像数据进行宏块以上级别牙见 频解码；以及生成针对第二处理层的命令序列，并依次存储在第二处理层的存 储单元中。
第二处理层，包括存储单元，用于存储所述第一处理层发出的命令序列 及解码中间数据；控制器，用于依次执行所读取的命令序列；所述第二处理层 通过执行命令序列，依次完成如下的数据处理过程反扫描、反量化、反余弦 变换、帧内预测或帧间预测中的一个、环状滤波处理。
优选的，所述第二处理层中的控制器包括DMA、命令解析器和执行器。
其中，所述DMA用于把所述图像数据从所述外部存储器中转移到所述存 储单元中；还用于把所述处理后的图像数据从所述存储单元中转移到所述外部 存储器。所述命令解析器用于解析所述第一处理层发出的命令序列。所述执行 器用于完成相应数据处理过程时所需的数学运算。
本发明所述的移动多媒体终端芯片，可以是用于中国移动多媒体广播 (CMMB, China Mobile Multimedia Broadcasting)的终端芯片，也可以是用于 其他移动多々某体的终端芯片。
CMMB采用具有我国自主知识产权的移动多i某体广播电视技术，系统可 运营、可维护、可管理，具备广播式、双向式服务功能，具备加密授权控制管 理体系，支持统一标准和统一运营。
具体的，本发明所述的终端芯片可以位于手机电视、具有移动电视接收功 能的卫星导航仪、摄像机、照相机、投影仪、PDA、 MP4、 GPS、 USB接收棒、 独立接收机等移动终端。
本发明所述的视频解码器，可以用于AVS、 H.264、 MPEG-2、 MPEG-4 等常用的视频解码标准。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的 都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即 可。
以上对本发明所提供的一种视频解码器及视频解码方法，以及一种移动多 媒体终端芯片进行了详细介绍，本文中应用了具体个例对本发明的原理及实施 方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心 思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方 式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发 明的限制。
权利要求
1、一种视频解码器，其特征在于，包括:第一处理层，用于接收图像数据，对所述图像数据进行熵解码，并将所述熵解码后的图像数据存储至外部存储器；对所述图像数据进行宏块以上级别视频解码；以及生成针对第二处理层的命令序列，并依次存储在第二处理层的存储单元中；第二处理层，包括:存储单元，用于存储所述第一处理层发出的命令序列以及解码中间数据；控制器，用于依次执行所读取的命令序列；所述第二处理层通过执行命令序列，依次完成如下的数据处理过程:反扫描、反量化、反余弦变换、帧内预测或帧间预测中的一个、环状滤波处理。
2、 如权利要求1所述的视频解码器，其特征在于， 所述存储单元包括第一存储单元，用于存储所述第一处理层发出的命令序列；第二存储单元，用于存储多个预置的命令集，其中， 一个所述命令集对应 所述命令序列的某一行；第三存储单元，用于存储多个预置的命令子集，其中， 一个所述命令子集 对应所述命令集的某一行；第四存储单元，用于存储解码处理过程中的图像数据。
3、 如权利要求2所述的视频解码器，其特征在于， 所述第二处理层中的控制器包括直接存取存储器，用于把所述图像数据从所述外部存储器中转移到所述第 四存储单元中；或者用于把所述处理后的图像数据从所述第四存储单元中转移 到所述外部存储器；命令解析器，用于解析所述第一处理层发出的命令序列； 执行器，用于完成相应数据处理过程时所需的数学运算。
4、 如权利要求3所述的^L频解码器，其特征在于，所述执行器为微指令执行器，由2的n次幂个相同的并行处理模块组成， 用于将2的n次幂个串行运算转变为l个并行运算；其中n大于等于2。
5、 如权利要求2所述的视频解码器，其特征在于， 所述命令序列，包括以下命令从所述外部存储器中读取指定位置的图像数据，并将所述图像数据转移到所述第四存储单元的指定位置的命令；用于针对图像数据完成相应数据处理过程的执行命令；把所述处理后的图像数据，从所述第四存储单元转移到外部存储器的指定位置的命令。
6、 如权利要求2所述的视频解码器，其特征在于，所述命令序列的某一行中包括所需执行的命令的首地址和所需执行的命 令的行数，通过所述首地址和行数与第二存储单元中的一命令集相对应；所述命令集的某一行中包括所需执行的命令的首地址和所需执行的命令 的行数，通过所述首地址和行数与第三存储单元中的一命令子集相对应。
7、 一种用于权利要求1所述视频解码器的视频解码方法，其特征在于， 包括第 一处理层执行以下步骤 接收图像数据；对所述图像数据进行熵解码，并将所述熵解码后的图像数据存储至外部存 储器；对所述图像数据进行宏块以上级别视频解码；生成针对第二处理层的命令序列，并依次存储在第二处理层的存储单元中；接收下一图像数据； 第二处理层执行以下步骤 从所述存储单元中依次读取所存储的命令序列； 依次执行所读取的命令序列；所述第二处理层通过执行命令序列，依次完成如下的数据处理过程反扫 描、反量化、反余弦变换、帧内预测或帧间预测中的一个、环状滤波处理。
8、 如权利要求7所述的视频解码方法，其特征在于， 所述命令序列，包括以下命令从所述外部存储器中读取指定位置的图像数据，并将所述图像数据转移到所述第二处理层的指定位置的命令；用于针对图像数据完成相应数据处理过程的执行命令；把所述处理后的图像数据，从所述第二处理层转移到外部存储器的指定位 置的命令。
9、 如权利要求8所述的视频解码方法，其特征在于，通过以下步骤完成 对所述针对图像数据完成相应数据处理过程的执行命令的读取和执行获取所述执行命令中指向 一命令集的首地址和所需执行的行数； 依次读取和执行该命令集中的相应的命令行；其中，如果所述命令集中的某一行，包括有指向一命令子集的首地址和所 需执行的行数，则读取和执行该命令子集中的相应命令行，执行完毕后回跳到 所述命令集中的相应命令行，继续执行。
10、 一种移动多媒体终端芯片，包括解调器、音频解码器和视频解码器， 其特征在于，所述视频解码器包括第一处理层，用于接收图像数据，对所述图像数据进行熵解码，并将所述 熵解码后的图像数据存储至外部存储器；对所述图像数据进行宏块以上级别视 频解码；生成针对第二处理层的命令序列，并依次存储在第二处理层的存储单 元中；第二处理层，包括存储单元，用于存储所述第一处理层发出的命令序列以及解码中间数据； 控制器，用于依次执行所读取的命令序列；所述第二处理层通过执行命令序列，依次完成如下的数据处理过程反扫 描、反量化、反余弦变换、帧内预测或帧间预测中的一个、环状滤波处理。
11、 如权利要求10所述的移动多媒体终端芯片，其特征在于，所述第二 处理层中的控制器包括直接存取存储器，用于把所述图像数据从所述外部存储器中转移到所述存 储单元中；或者用于把所述处理后的图像数据从所述存储单元中转移到所述外 部存储器；命令解析器，用于解析所述第一处理层发出的命令序列； 执行器，用于完成相应数据处理过程时所需的数学运算。
12、 如权利要求10或11所述的移动多媒体终端芯片，其特征在于，所述 移动多媒体终端接收芯片是中国移动多媒体广播CMMB终端芯片。
13、 如权利要求10或11所述的移动多々某体终端芯片，其特征在于，所述 移动多媒体终端芯片位于手机电视，或位于具有移动电视接收功能的卫星导航 仪、摄像机、照相机、投影仪、PDA中。
全文摘要
本发明提供了一种视频解码器、视频解码方法和移动多媒体终端芯片，该解码器包括第一处理层，用于接收图像数据，进行熵解码，并对图像数据进行宏块以上级别解码，以及生成针对第二处理层的命令序列，并存储在第二处理层中；第二处理层，包括用于存储所述命令序列以及解码中间数据的存储单元，用于依次执行所读取的命令序列的控制器；所述第二处理层通过执行命令序列，依次完成反扫描、反量化、反余弦变换、帧内预测或帧间预测中的一个、环状滤波处理等过程。本发明的解码器对宏块以下级别的繁重解码工作，都由第二处理层执行命令软件代码来执行，从而大大减少了硬件资源的使用，减小了解码芯片面积，且开发周期快、易于维护。
文档编号H04N7/26GK101383968SQ20081022360
公开日2009年3月11日 申请日期2008年9月27日 优先权日2008年9月27日
发明者吕义柱, 辉 张, 王洪仁, 王西强, 邓云庆, 郭洛玮 申请人:北京创毅视讯科技有限公司