专利名称：接收机的电文的位同步和帧同步实现方法及装置的制作方法
技术领域：
本发明涉及无线通信技术领域，尤其涉及一种接收机的电文的位同步和 帧同步实现方法及装置。
背景技术：
导航数字接收机在完成信号的捕获和跟踪后，不但要恢复调制在信号载 波上的电文，而且要根据恢复电文过程中得到的位同步和帧同步推算卫星发 射时刻，得到卫星的伪距信息。上述位同步和帧同步的准确性决定了伪距精 度和首次定位时间这两个指标，伪距精度高低又影响了定位精度。所以位同 步和帧同步是导航接收机工作过程中的重要一环。
北斗2导4元系统电文分为500bps和50bps两种速率的电文。每一bit持续时 间分别为2ms和20ms,其中20ms的bit还调制了 NH ( Neuman -Hof fman codes纽曼-霍夫曼编码)码(宽度1ms,共20个)。上述两种速率的电文帧 格式是相同的，每一帧数据包含300bit,每30bit为一个字，共10个字。
在通常情况下，导航数字接收机在后端处理器中实现电文恢复，并进行 位同步和帧同步。
在实现本发明过程中，发明人发现现有技术中至少存在如下问题当多 通道数据并行恢复电文时，后端处理器的负担加重，影响电文恢复中的定位 解算的速度，也影响位同步和帧同步的速度，进而造成得到卫星发射时刻和 首次定位时间的延迟
发明内容
本发明的实施例提供了 一种接收机的电文的位同步和帧同步实现方法及 装置，以提高导航数字接收机的位同步和帧同步的速度。
一种接收机的电文的位同步和帧同步实现方法，包括
依次把设定时间长度的电文中的相邻的两个1 ms累积值相加，根据相加后 得到的累加值获取位同步后的电文；
在所述位同步后的电文中按照预定的格式信息查找巴格码帧头，并根据 查找到的巴格码帧头完成所述;f寺确定位同步的电文的帧同步。 一种接收机的电文的位同步和帧同步实现方法，包括
依次将设定长度的电文中的NH码和环路恢复的1ms累加值的符号对准后 得到最大的符号统计值，根据各个最大的符号统计值得到恢复的位同步后的 电文；
在所述位同步后的电文中按照预定的格式信息查找巴格码帧头，并根据 查找到的巴才各码帧头完成所述^f寺确定位同步的电文的帧同步。 一种接收机的电文的位同步和帧同步实现装置，包括
位同步处理模块，用于依次把设定时间长度的电文中的相邻的两个1 ms累 积值相加，才艮据相加后得到的累加值获取位同步后的电文；
帧同步处理模块，用于在所述位同步处理模块所获取的位同步后的电文 中按照预定的格式信息查找巴格码帧头，并根据查找到的巴格码帧头完成所 述待确定位同步的电文的帧同步。
一种接收机的电文的位同步和帧同步实现装置,其特征在于，包括
位同步处理模块，用于依次将设定长度的电文中的NH码和环路恢复的 1ms累加值的符号对准后得到最大的符号统计值，根据各个最大的符号统计值 得到恢复的位同步后的电文；
帧同步处理模块，用于在所述位同步处理模块所获取的位同步后的电文中按照预定的格式信息查找巴格码帧头，并根据查找到的巴格码帧头完成所 述^f寺确定位同步的电文的帧同步。
由上述本发明的实施例提供的技术方案可以看出，本发明实施例可以提
高导航数字接收机中的500bps和50bps的导航电文的位同步、帧同步的速 度，节省系统资源，提高系统可靠性。并且在FPGA (Field Programmable Gate Array,现场可编程门阵列)中实现位同步和帧同步，可以更快地生成卫 星发射时刻，缩短导航数字接收机的首次定位时间。
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所 需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发 明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的 前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的一种电文的位同步和帧同步的方法的处理流 程图2为本发明实施例二提供的一种电文的位同步和帧同步的方法的处理流 程图3为本发明实施例提供的一种接收机的电文的位同步和帧同步实现装置 的具体实现结构图4为本发明实施例提供的另 一种接收机的电文的位同步和帧同步实现装 置的具体实现结构图。
具体实施例方式
为便于对本发明实施例的理解，下面将结合附图以几个具体实施例为例 做进一步的解释说明，且各个实施例并不构成对本发明实施例的限定。实施例一
该实施例提供的一种接收机的电文的位同步和帧同步的方法的&理流程
如图1所示，该方法针对500bit/s的电文，包括如下处理步骤
步骤11、在进行位同步时，把电文中的相邻的两个1ms累积值相加，将 相加后得到的各个累加值的符号位串联起来，得到恢复的位同步后的电文或 待确定位同步的电文。
按照协议规定，500bit/s的电文一帧数据300bit,时间长度为600ms。 1bit 有2ms宽，包含两个相位(即符号位)相同的1ms积累值，上述符号位位于 1ms积累值的数据的最高位。所以，在连续的3ms积累值中，肯定有两个是属 于同一bit的。
导航数字接收机中的位同步模块在进行位同步时，直接把设定时间长度 的电文中的相邻的两个累积值相加，如果上述相邻的两个累积值是同属于一 个bit,即上述相邻的两个累积值的符号位是相同的，则相加后的累加值的幅 度会比上述两个累积值大，并且符号位保持不变；如果上述相邻的两个累积 值不是同属于一个bit,即上述相邻的两个累积值的符号位是相反的，则相加 后的累加值的幅度会比上述两个累积值中的最大的幅度小，并且与上述两个 累积值中的 一 个累积值的符号位相反。上述设定时间长度的电文通常为 700ms长的电文。
比如，几个相邻的1ms累积值分别为"1001, 1011， 0011, 0101, 1101, 1110, 0111"其中最高位为符号位，在十进制中分别为"-7, -5, +3, +5, -3, -2, +7"。每两个相邻1ms累加后的值为"-12, +8,國5"，根
据符号位，恢复的电文为"101"。如果从第二个数据开始每两个累加得到的 结果为"-2, +2, +5"，恢复出的电文为"100"。第二组数据不但绝对值变 小而且不能通过后端的帧同步模块校验。于是，可以判断该前两个累积值同属于一个bit,而且抗干扰能力提髙。从第二个数据开始的每两个数据不属于 同一个bit。
当判断有相邻的两个累积值不是同属于一个bit,则在时间上向前或向后 滑动1ms后，即可实现电文的位同步。然后，再^目邻的两个累积值相加，将 相加后得到的各个累加值的符号位串联起来，作为恢复的位同步后的电文并 传输给导航数字接收机中的帧同步模块。
当判断所有相邻的两个累积值是同属于一个bit,则不需要进行滑动，确 定已经实现了电文的位同步。将相加后得到的各个累加值的符号位串联起 来，作为恢复的位同步后的电文并传输给导航数字接收机中的帧同步模块。
在实际应用中，还可以在把相邻的两个累积值相加后，不判断相邻的两 个累积值是否同属于一个bit，直接将相加后得到的各个累加值的符号位串联 起来，作为恢复的待确定位同步的电文并传输给导航数字接收机中的帧同步 模块。
步骤12、在上述位同步后的电文或待确定位同步的电文中查找巴格码帧 头，根据该巴格码帧头完成了电文的帧同步过程。
在500bps和50bps的电文中，每300bit都会出现一个巴格码帧头，该巴格 码帧头是一个固定数值的11位二进制数据。
导航数字接收机中的帧同步模块接收到上述位同步模块传输过来的位同 步后的电文或待确定位同步的电文后，按照上述巴格码帧头对应的固定数值 的11位二进制数据，在上述位同步后的电文或待确定位同步的电文中查找巴 格码帧头。当帧同步模块检测到上述巴格码帧头，就等于是发现了一帧数据 的起始，然后，按照每30bit—个字的格式，组十个字，并对每个字进行BCH (Bose、 Ray画Chaudhuri 、 Hocquenghem,多级循环错误校正变长数字编 码。)校验，校验通过后，即完成了电文的帧同步过程。当上述帧同步模块没有在上迷位同步模块传输过来的待确定位同步的电 文中4全测到巴才各码帧头，则说明上述待确定位同步的电文没有实现位同步。
于是，帧同步模块通知位同步模块将各个1ms累积值在时间上向前或向后滑动 1ms后，再把相邻的两个累积值相加，将相加后得到的各个累加值的符号位串 联起来，作为恢复的位同步后的电文并传输给帧同步模块。
然后，帧同步模块将实现了位同步、帧同步的电文按字传输给处理器用 来定位处理。
该实施例提供的上述处理流程可以在FPGA中实现。
在该实施例中，最多在时间上滑动1ms，即可实现500bps的导航电文的 位同步和帧同步，正确解析出导航电文，从而提高导航电文的位同步和帧同 步的速度。通过累加相邻的两个累积值的方法还可以克服2ms的符号数过于短 小，而不容易同步的缺点，并可以适应低信噪比下500bps的电文恢复。
实施例二
该实施例提供的一种接收机的电文的位同步和帧同步的方法的处理流程 如图2所示，该方法针对50bit/s的电文，包括如下处理步骤
步骤21、在进行位同步时，将一个滑窗中的NH码和环路恢复的1ms累加 值的符号对准后得到最大的符号统计值，根据各个最大的符号统计值的符号 位得到恢复的位同步后的电文。
在扩频通信中，扩展频谱的伪随机码是有周期的。导航数字接收机实际 上是一种扩频系统，它的码周期是1ms。当导航数字接收机正常跟踪到卫星信 号，环路里的码环是和卫星信号对齐的。
对设定时间长度的电文中的每一1ms的AD (模数)采样数据和本地伪随 机码做相关累加，该相关累加实际上是一个解扩的过程，即在AD采样数据中去掉伪随机码的过程。经过上述相关累加处理后恢复出来的一串1 ms累加值， 该1 ms累加值的符号位就包含了导航电文信息。
对于50bps的导航电文，每1bit的时间长度为20ms，每化it调制了20个符 号位的NH码，它具有自相关性， 一个符号位的NH码分别对应1ms。在bit恢复 时，将20ms长度的电文作为一个滑窗，将一个滑窗中的上述NH码和环路恢复 的1 ms累加值的符号对准后做模2加，就能在一个滑窗中得出最大的符号统计 值，该最大的符号统计值对应的时刻就是上述20ms长度的电文的bit边界。由 于20ms的1ms积累值包含20个符号，由于NH码的自相关性，如果数据对准， 每对NH码和环路恢复的1ms具有相同符号，统计出的最大的符号统计值为 20;如果没有对准，每对NH码和环路恢复的1ms不全部具有相同符号，统计 出的最大的符号统计值小于12。上述20ms长度的电文就是恢复出来的1bit的 电文。
根据上述最大的符号统计值的符号位是正或负即可判断恢复出的1 bit的电 文是'1，还是'0，，将上述最大的符号统计值的符号位作为恢复出的1比特 的电文的符号位，将各个比特的符号位串联起来，作为恢复的位同步后的电 文并传输给导航数字接收机中的帧同步模块。
步骤22、在上述位同步后的电文中查找巴格码帧头，根据该巴格码帧头 完成了电文的帧同步过程。
导航数字接收机中的帧同步模块接收到上述位同步模块传输过来的位同 步后的电文后，按照巴格码帧头对应的固定数值的11位二进制数据，在上述 位同步后的电文中查找巴格码帧头。当帧同步模块检测到上述巴格码帧头， 就等于是发现了一帧数据的起始，然后，按照每30bit—个字的格式，组十个 字，并对每个字进行BCH校验，校验通过后，即完成了电文的帧同步过程。
当上述帧同步模块没有在上述位同步后的电文中检测到巴格码帧头，则说明上述位同步后的电文没有实现位同步。于是，帧同步模块通知位同步模 块重新进行位同步。
然后，帧同步模块将实现了位同步、帧同步的电文按字传输给处理器用 来定位处理。
该实施例提供的上述处理流程可以在FPGA中实现。
资源开销，并利用NH码自相关性，提高了在低信噪比下bit恢复能力，减少了
误码率。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流 程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于 一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施 例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory, ROM)或随机存储记忆体(Random Access Memory, RAM )等。
本发明实施例还提供了 一种接收机的电文的位同步和帧同步实现装置， 其具体实现结构图如图3所示，包括如下模块
位同步处理模块31,用于依次把设定时间长度的电文中的相邻的两个 1 ms累积值相加，才艮据相加后得到的累加值获取位同步后的电文；
帧同步处理模块32，用于在所述位同步处理模块所获取的位同步后的电 文中按照预定的格式信息查找巴格码帧头，并根据查找到的巴格码帧头完成 所述;f寺确定位同步的电文的帧同步。
所述的位同步处理模块31具体包括第 一处理模块311和第二处理模块 312，其中，
第一处理模块311 ，用于将相加后得到的各个累加值的符号位串联起来，得到恢复的待确定位同步的电文；
所述的帧同步处理模块32,用于在所述待确定位同步的电文中按照预定 的格式信息查找巴格码帧头；当查找到了巴格码帧头时，则确定所述待确定 位同步的电文实现了位同步，并根据查找到的巴格码帧头完成所述待确定位 同步的电文的帧同步；
当没有查找到巴格码帧头时，则控制所述第 一处理模块将各个1 ms累积值 在时间上向前或向后滑动1ms后，再4巴相邻的两个1ms累积值相加，将相加后 得到的各个累加值的符号位串联起来，作为恢复的位同步后的电文，并继续 在所述位同步后的电文中按照预定的格式信息查找巴格码帧头。
第二处理模块312,用于依次把设定时间长度的电文中的相邻的两个1 ms 累积值相加，根据相加后得到的累积值的幅度、符号位与所述相邻的两个1ms 累积值的幅度、符号位的比较结果，确定所述相邻的两个1ms累积值是否属于 同一个比特；
当判断所有相邻的两个累积值是属于同 一个比特，则将相加后得到的各 个累加值的符号位串联起来，得到恢复的位同步后的电文，在所述位同步后 的电文中按照预定的格式信息查找巴格码帧头，并根据查找到的巴格码帧头 完成所述待确定位同步的电文的帧同步；
当判断有相邻的两个累积值不是属于同 一个比特，则将所述电文中的各 个1 ms累积值在时间上向前或向后移动1 ms后，再4巴相邻的两个累积值相加， 将相加后得到的各个累加值的符号位串联起来，作为恢复的位同步后的电 文，并继续在所述位同步后的电文中按照预定的格式信息查找巴格码帧头。
所述的装置可以设置于FPGA中。
本发明实施例还提供了另 一种接收机的电文的位同步和帧同步实现装 置，其具体实现结构图如图4所示，包括如下模块位同步处理模块41 ，用于依次将设定长度的电文中的NH码和环路恢复的 1ms累加值的符号对准后得到最大的符号统计值，才艮据各个最大的符号统计值 得到恢复的位同步后的电文；
帧同步处理^t块42,用于在所述位同步处理^t块所获取的位同步后的电 文中按照预定的格式信息查找巴格码帧头，并根据查找到的巴格码帧头完成 所述^f寺确定位同步的电文的帧同步。
所述的位同步处理模块41包括
相关累加处理模块411,用于对设定时间长度的电文中的每一 1 ms的模数 采样数据和本地伪随机码估文相关累加，得到所述环路恢复的1 ms累加值；
位同步电文获取模块412,用于将设定长度的电文中所述NH码和环路恢 复的1ms累加值的符号对准后，得到所述设定长度的电文中最大的符号统计 值，将该最大的符号统计值的符号位作为恢复出的1比特的电文的符号位，将 各个比特的符号位串耳关起来，作为恢复的位同步后的电文。
所述的装置可以设置于FPGA中。
上述本发明实施例所述方法和装置可以适用于北斗2导航系统中的接收机 等导航数字接收机中。
综上所述，本发明实施例可以提高500bps和50bps的导航电文的位同 步、帧同步的速度，节省系统资源，提高系统可靠性。并且在FPGA中实现位 同步和帧同步，可以更快地生成卫星发射时刻，缩短导航数字接收机的首次 定位时间。
通过累加相邻的两个累积值的方法还可以克服2ms的符号数过于短小，而 不容易同步的缺点，并可以适应低信噪比下500bps的电文恢复。采用统计符 号位实现位同步的方法可以减少FPGA实现时的资源开销，并利用NH码自相 关性，提高了在低信噪比下bit恢复能力，减少了误码率。
16以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不 局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可 轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明 的保护范围应该以权利要求的保护范围为准。
权利要求
1、一种接收机的电文的位同步和帧同步实现方法，其特征在于，包括依次把设定时间长度的电文中的相邻的两个1ms累积值相加，根据相加后得到的累加值获取位同步后的电文；在所述位同步后的电文中按照预定的格式信息查找巴格码帧头，并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步。
2、 根据权利要求1所述的接收机的电文的位同步和帧同步实现方法，其 特征在于，所述的方法，具体包括将相加后得到的各个累加值的符号位串联起来，得到恢复的待确定位同 步的电文，在所述待确定位同步的电文中按照预定的格式信息查找巴格码帧 头；当查找到了巴格码帧头时，则确定所述待确定位同步的电文实现了位同 步，并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步；当没有查找到巴格码帧头时，则将各个1 ms累积值在时间上向前或向后滑 动1ms后，再把相邻的两个1ms累积值相加，将相加后得到的各个累加值的符 号位串联起来，作为恢复的位同步后的电文，并继续在所述位同步后的电文 中按照预定的格式信息查找巴格码帧头。
3、 根据权利要求1所述的接收机的电文的位同步和帧同步实现方法，其 特征在于，所述的方法，具体包括依次把设定时间长度的电文中的相邻的两个1 ms累积值相加，根据相加后 得到的累积值的幅度、符号位与所述相邻的两个1ms累积值的幅度、符号位的 比较结果，确定所述相邻的两个1 ms累积值是否属于同 一个比特；当判断所有相邻的两个累积值是属于同 一个比特，则将相加后得到的各个累加值的符号位串联起来，得到恢复的位同步后的电文，在所述位同步后 的电文中按照预定的格式信息查找巴格码帧头，并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步；当判断有相邻的两个累积值不是属于同 一个比特，则将所述电文中的各 个1 ms累积值在时间上向前或向后移动1 ms后，再把相邻的两个累积值相加， 将相加后得到的各个累加值的符号位串联起来，作为恢复的位同步后的电 文，并继续在所述位同步后的电文中按照预定的格式信息查找巴格码帧头。
4、 根据权利要求3所述的接收机的电文的位同步和帧同步实现方法，其 特征在于，所述的根据相加后得到的累积值的幅度、符号位与所述相邻的两 个1ms累积值的幅度、符号位的比较结果，确定所述相邻的两个1ms累积值是 否属于同一个比特，包括当相加后得到的累加值的幅度比所述相邻的两个1 ms累积值大，并且符号 位和所述相邻的两个1 ms累积值一致，则确定所述相邻的两个1 ms累积值是属 于同一个比特；当相加后得到的累加值的幅度比所述相邻的两个1 ms累积值中的最大的幅 度小，并且与所述相邻的两个1ms累积值中的一个1ms累积值的符号位相反， 则确定所述相邻的两个1 ms累积值不是属于同 一个比特。
5、 根据权利要求1或2或3或4所述的接收机的电文的位同步和帧同步实现 方法，其特征在于，所述的设定时间长度的电文包括700ms长的电文。
6、 根据权利要求1所述的接收机的电文的位同步和帧同步实现方法，其 特征在于，所述的方法适用于导航数字接收机中的500bps的电文。
7、 一种接收机的电文的位同步和帧同步实现方法，其特征在于，包括依次将设定长度的电文中的NH码和环路恢复的1ms累加值的符号对准后 得到最大的符号统计值，根据各个最大的符号统计值得到恢复的位同步后的电文；在所述位同步后的电文中按照预定的格式信息查找巴格码帧头，并根据 查找到的巴格码帧头完成所述待确定位同步的电文的帧同步。
8、 根据权利要求7所述的接收机的电文的位同步和帧同步实现方法，其 特征在于，所述的依次将设定长度的电文中的NH码和环路恢复的1ms累加值 的符号对准后得到最大的符号统计值，根据各个最大的符号统计值得到恢复 的位同步后的电文，包括对设定时间长度的电文中的每一1 ms的模数采样数据和本地伪随机码做相 关累力口，得到所述环路恢复的1ms累加值；将设定长度的电文中所述NH码和环路恢复的1 ms累加值的符号对准后， 得到所述设定长度的电文中最大的符号统计值，将该最大的符号统计值的符 号位作为恢复出的1比特的电文的符号位，将各个比特的符号位串联起来，作 为恢复的位同步后的电文。
9、 根据权利要求7或8所述的接收机的电文的位同步和帧同步实现方法， 其特征在于，所述的方法适用于导航数字接收机中的50bps的电文。
10、 一种接收机的电文的位同步和帧同步实现装置，其特征在于，包括位同步处理模块，用于依次把设定时间长度的电文中的相邻的两个1 ms累 积值相加，根据相加后得到的累加值获取位同步后的电文；帧同步处理模块，用于在所述位同步处理模块所获取的位同步后的电文 中按照预定的格式信息查找巴格码帧头，并根据查找到的巴格码帧头完成所 述^f寺确定位同步的电文的帧同步。
11、 根据权利要求10所述的接收机的电文的位同步和帧同步实现装置， 其特征在于，所述的位同步处理模块包括第一处理模块，用于将相加后得到的各个累加值的符号位串联起来，得到恢复的待确定位同步的电文；所述的帧同步处理模块，用于在所述待确定位同步的电文中按照预定的 格式信息查找巴格码帧头；当查找到了巴格码帧头时，则确定所述待确定位 同步的电文实现了位同步，并根据查找到的巴格码帧头完成所述待确定位同 步的电文的帧同步；当没有查找到巴冲各码帧头时，则控制所述第一处理冲莫块将各个1ms累积值 在时间上向前或向后滑动1ms后，再把相邻的两个1ms累积值相加，将相加后 得到的各个累加值的符号位串联起来，作为恢复的位同步后的电文，并继续 在所述位同步后的电文中按照预定的格式信息查找巴格码帧头。
12、根据权利要求10所述的接收机的电文的位同步和帧同步实现装置， 其特征在于，所述的位同步处理模块包括第二处理模块，用于依次把设定时间长度的电文中的相邻的两个1 ms累积 值相加，根据相加后得到的累积值的幅度、符号位与所述相邻的两个1ms累积 值的幅度、符号位的比较结果，确定所述相邻的两个1ms累积值是否属于同一 个比特；当判断所有相邻的两个累积值是属于同 一个比特，则将相加后得到的各 个累加值的符号位串联起来，得到恢复的位同步后的电文，在所述位同步后 的电文中按照预定的格式信息查找巴格码帧头，并根据查找到的巴格码帧头 完成所述待确定位同步的电文的帧同步；当判断有相邻的两个累积值不是属于同一个比特，则将所述电文中的各 个1 ms累积值在时间上向前或向后移动1 ms后，再4巴相邻的两个累积值相加， 将相加后得到的各个累加值的符号位串联起来，作为恢复的位同步后的电 文，并继续在所述位同步后的电文中按照预定的格式信息查找巴4各码帧头。
13、 根据权利要求1 O或11或12所述的接收机的电文的位同步和帧同步实 现装置，其特征在于，所述的装置设置于现场可编程门阵列FPGA中。
14、 一种接收机的电文的位同步和帧同步实现装置，其特征在于，包括位同步处理模块，用于依次将设定长度的电文中的NH码和环路恢复的 1ms累加值的符号对准后得到最大的符号统计值，根据各个最大的符号统计值 得到恢复的位同步后的电文；帧同步处理模块，用于在所述位同步处理模块所获取的位同步后的电文 中按照预定的格式信息查找巴格码帧头，并根据查找到的巴格码帧头完成所 述待确定位同步的电文的帧同步。
15、 根据权利要求14所述的接收机的电文的位同步和帧同步实现装置， 其特征在于，所述的位同步处理模块包括相关累加处理模块，用于对设定时间长度的电文中的每一1 ms的模数采样 数据和本地伪随机码做相关累加，得到所述环路恢复的1 ms累加值；位同步电文获取模块，用于将设定长度的电文中所述NH码和环路恢复的 1ms累加值的符号对准后，得到所述设定长度的电文中最大的符号统计值，将 该最大的符号统计值的符号位作为恢复出的1比特的电文的符号位，将各个比 特的符号位串联起来，作为恢复的位同步后的电文。
16、 根据权利要求14或15所述的接收机的电文的位同步和帧同步实现装 置，其特征在于，所述的装置设置于FPGA中。
全文摘要
本发明实施例提供了一种接收机的电文的位同步和帧同步实现方法和装置。针对导航数字接收机中的500bps的电文，该方法主要包括依次把设定时间长度的电文中的相邻的两个1ms累积值相加，根据相加后得到的累加值获取位同步后的电文；在所述位同步后的电文中按照预定的格式信息查找巴格码帧头，并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步。利用本发明，可以提高导航数字接收机中的500bps和50bps的导航电文的位同步、帧同步的速度，节省系统资源，提高系统可靠性。并且在FPGA(Field Programmable Gate Array，现场可编程门阵列)中实现位同步和帧同步，可以更快地生成卫星发射时刻，缩短导航数字接收机的首次定位时间。
文档编号H04B7/26GK101594180SQ200910086789
公开日2009年12月2日 申请日期2009年6月30日 优先权日2009年6月30日
发明者严锋斌, 睿 钟 申请人:北京华力创通科技股份有限公司