专利名称：Ucps协议的兼容性测试系统的制作方法
技术领域：
本发明涉及一种基于UCPS协议的兼容性测试系统。
背景技术：
数字电视的主要特征在于节目制作、传输、接收以及存储的全数字化处理。内容丰 富多彩是数字电视发展的关键。数字电视在给用户带来高质量的音视频效果的同时，也进 一步加大了内容提供商对于数字化内容的担忧。内容提供商认为一旦把音视频内容数字 化，就更容易遭到未经授权的复制与贩售。事实上，不论是数字格式还是模拟格式，如何保 护音视频内容的著作权不受侵害，是电影与音乐业者获利与生存的首要问题。目前，由于内 容的非法使用，极大地影响了内容提供商的积极性和商业利益，亦影响到数字电视的发展。为了解决此问题，国外采用 了基于 HDCP (High-bandwidth DigitalContent Protection)协议的传输方式。HDCP协议是设计用来保护在高频接口上的音视频内容。但 是HDCP被国外公司所垄断，每年我国公司要交高额的专利费，为了打破这种格局，维护消 费电子方面的国家信息安全，我国提出了 UCPS协议。有鉴于此，在工信部牵头下成立了 UCPS联盟，推广UCPS技术标准。目标是建立自主知识产权的数字电视统一内容保护技术 标准。UCPS协议基本思路是通过对数字音视频设备各类物理接口的分析、比较国外技术规 范等，针对 HDMI (High Definition MultimediaInterface), DVI、USB、IEEE1394、CI 以及 DP(Displayport)等接口建立统一内容保护技术框架，形成自主知识产权，构造完善的数字 电视内容保护体系。但是对于集成UCPS协议的产品，每个厂商之间的理解会有所差别，会 造成产品与产品之间的兼容性问题，不利于UCPS协议的推广，为了统一产品的功能，需要 制定测试标准，开发测试系统。
发明内容
本发明所要解决的技术问题是提供一种UCPS协议的兼容性测试系统，它可以对 集成UCPS协议的产品进行兼容性的测试。为解决上述技术问题，本发明提出的UCPS协议的兼容性测试系统包括测试主板和接口子板，测试主板和接口子板通过高速接口进行通讯；测试主板包括ARM处理器和可编程门阵列；ARM处理器用于根据上位机发出的测试步骤通过总线和DDC通道发送相应的UCPS 测试步骤与UCPS协议进行设备认证阶段的测试，还用于通过密钥激活产生音视频流加解 密的主密钥，并且通过高速接口传输给可编程门阵列，控制可编程门阵列的音视频流加解 密启动；可编程门阵列用于接受ARM处理器产生的流加解密主密钥，对音视频流进行加密 或解密，并产生同步数据回传到ARM处理器；接口子板包括与高速接口相连接的发送芯片和接收芯片，以及分别与所述发送芯 片和接收芯片相连接的HDMI接口。
本发明的基于UCPS协议的兼容性测试系统，采用测试子板与测试主板分离的设 计，充分考虑了 UCPS协议与UCPS兼容性测试协议是针对HDMI、DP、DVI以及USB等等多种 接口的内容保护，不同的接口电气特性以及接口排针不同，通过替换子板就可以以较低的 成本使本发明的兼容性测试系统对多种接口进行支持。
下面结合附图和具体实施方式
对本发明作进一步详细的说明图1是本发明的基于UCPS协议的兼容性测试系统示意图；图2为本发明的测试系统的流程图；图3为本发明的测试系统的使用实例。
具体实施例方式UCPS兼容性测试协议是对基于UCPS内容保护的产品进行兼容性测试，以检测产 品是否完整符合UCPS标准，以及协调各个厂商所生产的产品通用性。UCPS兼容性测试协 议由UCPS协议步骤与UCPS异常步骤组成其中UCPS协议步骤是检验在正常情况下UCPS 产品是否可以正常的进行认证以及音视频流的加解密，而测试协议中的异常步骤则是检验 UCPS产品是否可以正常处理异常情况。UCPS测试协议内容包括(1)设备认证包括发送或接收端设备与自身接口间的认证、UCPS测试系统与发 送或接受设备间接口的认证；(2)密钥激活UCPS测试系统与发送或接受设备间接口在音视频流传输之前产生 流加解密主密钥；(3)音视频流加解密以及音视频流同步检验。(4)系统完整性维护包括证书吊销列表(CRL)的生成、验证及更新。(5)设备认证的异常步骤在设备接口间认证的过程中发送错误或者超时发送信 息，以检验设备在异常情况发生后是否可以重新进行认证；(5)流加解密的异常步骤在流加解密过程中测试系统发出错误的同步信号，或 不发送音视频流，以检测设备在音视频流加解密过程中遇到异常情况后能否发起认证。本发明的基于UCPS协议的兼容性测试系统包括测试主板和接口子板(见图1)，系 统中集成有UCPS协议和UCPS测试协议。其中测试主板主要集成了 ARM处理器与可编程门 阵列FPGA。其中ARM处理器(具体可用的ARM处理器的型号为AT91SAM拟63)主要有三个 功能1)通过以太网与上位机进行通讯，接收上位机(即PC机)发出的测试步骤指令以 及把测试结果发送到PC端；2)根据上位机选择的测试步骤通过I2C总线与DDC(Display DataChannel)通道 发送相应的UCPS测试步骤与UCPS协议进行设备认证阶段的测试；3)通过密钥激活产生音视频流加解密的主密钥，并且通过高速接口传输给FPGA， 然后控制FPGA音视频流加解密启动。同时接受FPGA反馈回的音视频流同步数据，然后通 过I2C总线与DDC通道传输同步数据。
而可编程门阵列FPGA (具体可用的FPGA型号为JC5VLX220-1FF1760)主要有两 个功能1)接收ARM处理器的流加密主密钥对音视频流进行加密或者解密；2)产生同步数据回传到ARM处理器中。 接口子板主要集成了接受HDMI芯片和发送HDMI芯片以及与之相应的HDMI接口。 本发明的基于UCPS协议的兼容性测试系统采用子板与主板分离的设计，是考虑到UCPS协 议与UCPS兼容性测试协议是针对HDMI、DP、DVI以及USB等等多种接口的内容保护，不同的 接口电气特性以及接口排针不同，而本发明的测试系统通过替换子板就可以以较低的成本 对多种接口进行支持。在一个具体的实例中，测试主板中的ARM处理器与FPGA模块通过高速数据接口进 行通讯，ARM处理器与FPGA模块所采集的数据分别放到各自的存储器SDRAM中，ARM处理器 与FPGA模块对外通讯都是经过测试主板与接口子板之间的高速接口。接口子板是以基于 HDMI接口，HDMI接收芯片接收到音视频流信息后通过高速接口传输到测试主板的FPGA模 块中，FPGA模块经过相应的处理再把数据通过高速接口传回到HDMI发送芯片中。测试子 板中的MCU是可以配置发送和接收芯片，EEPROM用于存放密钥和设备的扩展显示识别数据 (EDID)。根据UCPS兼容性测试协议内容，UCPS兼容性测试系统的测试流程见图2 先是系 统的配置函数，初始化；后进行系统的正常测试(包括设备认证、密钥激活、音视频流加解 密以及音视频流同步检验和系统完整性维护)，通过则进行认证异常测试；通过后进行密 钥激活异常测试；通过后进行流加解密异常测试，通过后打印测试结论，上述的四个测试中 任意一项不通过就打印测试结论后退出图3为本发明的测试系统的应用实例，其中I1和I2表示UCPS测试系统的高清接 收芯片，(^和O2表示测试系统的高清发送芯片；Ai、A2*A3表示发射源(如DVD，计算机，高 清机顶盒等等)的高清信号发送芯片，Bp化和 表示接收端(如何高清电视)的高清接 收芯片。首先发射端(或接收端)设备自身与接口进行认证。在认证完毕后，测试系统对 设备进行兼容性测试，由于UCPS测试系统集成了 UCPS协议与UCPS测试协议，因此UCPS测 试系统先对设备进行正常UCPS认证以及音视频加解密的测试，然后再采用UCPS测试协议 对异常过程进行测试。
权利要求
1.一种UCPS协议的兼容性测试系统，其特征在于包括测试主板和接口子板；所述测试主板包括ARM处理器和可编程门阵列；所述ARM处理器用于根据上位机发出的测试步骤通过总线和DDC通道发送相应的UCPS 测试步骤与UCPS协议进行设备认证阶段的测试，还用于通过密钥激活产生音视频流加解 密的主密钥，并且通过传输给所述可编程门阵列，控制所述可编程门阵列的音视频流加解 密启动；所述可编程门阵列用于接受ARM处理器产生的流加解密主密钥，对音视频流进行加密 或解密，并产生同步数据回传到所述ARM处理器；所述接口子板包括发送芯片和接收芯片，以及分别与所述发送芯片和接收芯片相连接 的HDMI接口，所述接收芯片用于将接收到的音视频流信息通过接口传输到所述可编程门 阵列；所述发送芯片用于从所述测试主板传回的信息发给测试产品。
2.根据权利要求1所述的UCPS协议的兼容性测试系统，其特征在于所述测试主板中 的ARM处理器将测试结果发送到PC端进行显示。
3.根据权利要求1或2所述的UCPS协议的兼容性测试系统，其特征在于所述测试主 板和测试子板通过高速接口进行通讯。
4.根据权利要求1或2所述的UCPS协议的兼容性测试系统，其特征在于所述ARM处 理器采用型号为AT91SAM拟63。
5.根据权利要求1或2所述的UCPS协议的兼容性测试系统，其特征在于所述可编程 门阵列采用型号为XC5VLX220-1FF1760。
全文摘要
本发明公开了一种UCPS协议的兼容性测试系统，包括测试主板和接口子板，测试主板包括ARM处理器和可编程门阵列。本发明的测试系统，可通过设备认证、密钥激活、音视频流加解密以及音视频流同步检验、设备认证的异常步骤和流加解密的异常步骤对UCPS产品等进行兼容性测试。
文档编号H04N17/00GK102118628SQ20091020205
公开日2011年7月6日 申请日期2009年12月30日 优先权日2009年12月30日
发明者袁世强 申请人:上海华虹集成电路有限责任公司