时钟再生电路以及采用该时钟再生电路的接收机的制作方法

专利名称：时钟再生电路以及采用该时钟再生电路的接收机的制作方法
技术领域：
本发明涉及一种在根据接收信号进行符号值的解调的数字解调器中，再生用于决 定进行所述符号值的判定的时刻的符号时钟的电路以及采用该电路的接收机。
背景技术：
如使用基站的通常的移动通信那样，在从基站发送时钟的结构中，可通过从基 站接收时钟以实现同步。然而，例如400MHz频带的数字无线接收机(digital wireless receiver)那样仅在需要时呼叫的无线接收机中，由于接收基于FSK(Frequency Shift Keying，频移键控)等的调制信号并解调符号值，因此需要先再生所述符号时钟。以往，通 常的符号时钟的再生，通过使对解调信号进行平方后所得的信号通过以时钟频率为中心频 率的带通滤波器(band-pass filter)而进行。并且，为了修正因所述带通滤波器而产生的 相位差，采用基于时钟成分的正负调换时的过零点(zero cross point)检测相位差从而进 行所述修正等方法。上述的以往技术，在2值FSK等2值的调制波的情况下，解调信号为接 近正弦波的波形，因此如上所述，能够通过对解调信号进行平方从而提取时钟成分。然而， 在4值FSK等多值的调制波的情况下，解调信号有多个振幅，因此即使进行平方运算也无法 提取时钟成分。对此，作为解决上述问题的以往技术，例如有专利文献1。在专利文献1中，如所述4值FSK那样存在绝对值不同的采样值间的转移的情 况下，其转移曲线在过零的时刻偏离正确时钟的时刻。为此，该文献揭示了如下的时钟再 生电路，即在对多值调制波进行检波后，以比所述符号时钟更快的时钟进行过采样，根据在 其采样得到的数据序列(data sequence)与阈值交叉的时刻输出的交叉时刻信号(cross timingsignal)是位于符号区间的前半部分还是后半部分，来判断再生时钟的延迟或提前， 并调整再生时钟的相位。另外已知，在不满足奈奎斯特(Nyquist)第二准则时，状态间的转移曲线在通过 指定的电压的时刻发生偏差。在以窄频带进行通信时处于不满足所述奈奎斯特第二准则的 状态，因此在上述的以往技术中，在与阈值的交叉点各符号发生偏差。因此，无法正确地判 定再生时钟的相位是提前还是滞后，难以进行稳定的时钟再生。特别是在时钟的状态转移 的时刻输出所述交叉时刻信号的情况下，无法知晓是180°的提前还是滞后。另外阈值越增 加，时刻运算的运算量越增加。专利文献1 日本专利公开公报特开平10-4436号

发明内容
本发明是鉴于上述问题，其目的在于提供一种能够以较少的运算量，由多值调制 波再生稳定的时钟的时钟再生电路以及采用该时钟再生电路的接收机。本发明提供的时钟再生电路以及具备该时钟再生电路的接收机，对通过以高于符 号时钟的频率对4值FSK解调信号进行过采样所得的、在中央包含符号点P处的采样数据 T2的三个采样数据T1、T2、T3，分别求取与理想值的差值V1、V2、V3，并使符号点P的采样时
3刻向得到差值小的采样数据T3移动与符号点处的差值V2相对应的时间。因此，本发明所 涉及的时钟再生电路及接收机能够以较少的运算量，由多值调制波再生稳定的时钟。本发明的上述及其他目的、特征和优点可通过以下详细的记述与附图而更加明确。


图1是表示本发明的一实施方式所涉及的FSK接收机的电结构的方框图。图2是表示图1所示的FSK接收机中的解调电路的一结构例的方框图。图3是用以说明在4值FSK中，由于收发频率偏差而在接收信号中产生的DC偏移 的波形图。
图4是用以说明图1所示的FSK接收机中的DC偏移修正动作以及修正控制动作 的图。图5是表示进行图4所示的动作的DC偏移修正电路以及修正控制电路的一结构 例的图。图6是表示本发明的其他实施方式所涉及的FSK接收机中的解调电路的一结构例 的方框图。图7是表示同步字图(word-pattern)检测电路的一结构例的方框图。图8是用以说明图7所示的同步字图检测电路的动作的波形图。图9是用以说明图7所示的同步字图检测电路的动作的波形图。图10是用以说明图7所示的同步字图检测电路的动作的波形图。图11是用以说明图7所示的同步字图检测电路的动作的波形图。图12是用以说明图7所示的同步字图检测电路的动作的波形图。图13是表示4值FSK符号再生电路的一结构例的方框图。图14是用以说明图13所示的4值FSK符号再生电路的动作的波形图。图15是用以说明图13所示的4值FSK符号再生电路中的计时器的计数动作的波 形图。
具体实施例方式以下，基于

本发明所涉及的一实施方式。此外，各图中赋予相同符号的结 构表示相同的结构，并适宜地省略其说明。图1是表示本发明的一实施方式所涉及的FSK接收机1的电结构的方框图。该 FSK接收机1采用双变频超外差方式(double super heterodyne system)，例如，如图1所 示，FSK接收机1包括天线3、带通滤波器(band-pass filter) 4、放大器(amplifier) 5、混 频器(mixer) 6、局部振荡电路(local oscillator circuit) 7、带通滤波器8、放大器9、混 频器10、局部振荡电路11、带通滤波器12、放大器(中频放大器)13、模拟/数字转换器14、 数字/模拟转换器15、扬声器16、数字/模拟转换器17以及解调电路21。在该FSK接收机1中，由天线3接收的信号经由带通滤波器4，例如440MHz的FSK 高频信号的成分被滤波，并经放大器5放大后，被输入至第一段的混频器6。在混频器6，与 来自局部振荡电路7的例如486. 35MHz的振荡信号混合从而获得例如46. 35MHz的中频信号(第一中频信号)，该第一中频信号的中频成分通过带通滤波器8被滤波，并经放大器9 放大后，被输入至第二段的混频器10。在混频器10，与来自局部振荡电路11的例如45. 9MHz 的振荡信号混合从而获得例如450kHz的中频信号(第二中频信号)，该第二中频信号的中 频成分通过带通滤波器12被滤波，并经放大器(中频放大器)13放大后，被输入至模拟/数 字转换器14。在模拟/数字转换器14，输入信号例如以30kHz被下采样(down-sampled)， 并被转换成速率(rate)为96ksps (sample per second)的数字值后，被输入至解调电路 21。所述解调电路21包括DSP (数字信号处理器)等，在该解调电路21，语音信号被解 调，在数字/模拟转换器15被进行模拟转换后，通过扬声器16转化为声音。另外，所述解 调电路21将对应于其输入信号电平的数据输出到数字/模拟转换器17，该数据经模拟转换 后进行对RF放大器5、中频放大器9、13的增益控制。图2是表示所述解调电路21的一结构例的方框图。从所述模拟/数字转换器14 输出的信号被输入至频率转换器22，首先，通过高通滤波器221高频成分被滤波。接下来， 在混频器222，通过与来自局部振荡电路223的例如18kHZ、96ksps的速率的振荡信号混合 获得12kHZ、96ksps的信号，该12kHZ、96ksps的信号通过带通滤波器224其信号成分被滤 波后，在转换器23以1/2间隔抽取，即以1/2的频率(48kHz)被下采样后，输入至正交转换 器24。所述转换器23是为了减少正交转换器24的处理而设置的，在所述正交转换器24可 充分进行处理的情况下，也可省略所述转换器23。在正交转换器24，被输入的信号被分成两路分别输入至混频器241、242。在该 混频器241，该被分成两路的其中一路信号与来自局部振荡电路243的例如振荡频率为 12kHz、速率为48ksps的振荡信号混合。在混频器242，该被分成两路的另一路信号，与来 自局部振荡电路243的其相位在移相器244被位移90°后的振荡信号混合，成为经过正交 转换后的速率分别为48ksps的I成分、Q成分的信号。所述I成分、Q成分的信号通过低 通滤波器245、246而被输出，在转换器25、26，以1/2的采样频率(24kHz)被下采样后，通 过低通滤波器27、28，并输入至相位检测器29。所述转换器25、26是为了减轻低通滤波器 27,28的频带限制处理的负担而设置的，在低通滤波器27、28可充分进行处理的情况下，也 可省略所述转换器25、26。相位检测器29根据所述I、Q成分，以I = cos θ、Q = sin θ来计算θ = tan"1 (Q/ I)，求出信号的相位。所求出的相位在频率检测器30的加法器301，被减去通过延迟器302 所延迟的1个样本前的相位。由此求出作为相位微分量的所述频率偏差的量。这样，相位 检测器29以及频率检测器30构成检波电路，由它们进行延迟检波(delay detection)，从 其输出中获得以采样率为符号速率(2. 4kHz) 10倍的采样率(sampling rate) (24kHz)过采 样(over-sampled)的解调信号。所述解调信号从反正弦滤波器31经由根升余弦滤波器(root-raised-cosine filter)32，输入至4值FSK符号再生电路33以及同步字图检测电路(synchronization-wo rd-patterndetection circuit) 34。所述反正弦滤波器31和根升余弦滤波器32与插入在 发送侧的Sine滤波器一起作为根余弦滚降滤波器(root cosine roll-off filter)而发 挥功能，两者共同构成奈奎斯特滤波器(Nyquist filter)。而且，所述Sine滤波器31 (应 删除)对高频侧进行抑制，该反正弦滤波器31将高频侧复原(加强高频侧)，从而实现频带
5限制。在所述4值FSK符号再生电路33，根据解调信号的振幅值(频率偏差)对所述4 值FSK的符号数据进行解调。在该解调过程中，该4值FSK符号再生电路33如下所述，在 内部产生符号时钟，并在所述2. 4kHz的该符号时钟的那一时刻，通过读取所述振幅值(频 率偏差)进行图谱判定(map-based determination)，从而判断所述振幅值(频率偏差)相 当于4值FSK的“00”、“01”、“10”、“11”中的哪一个符号值，并进行符号数据的再生。该4 值FSK符号再生电路33，如下所述，在同步字图的检测时刻被输入来自同步字图检测电路 34的重置信号(reset signal)，进行所述内部的符号时钟的时刻调整。经所述4值FSK符号再生电路33解调的符号数据为所述4值，因此，其作为2比特 的、所述符号速率为2. 4ksps的信号被输出到帧生成电路(frame formation circuit) 350 在帧生成电路35，当所述同步字图检测电路34如下所述地检测到同步字图时，即正常地进 行接收时，将所述符号数据构成为指定的帧，并输出到语音解调部3(应为36)。此外，关于 由该同步字图检测电路34进行的符号时钟的修正以及4值FSK符号再生电路33中的符号 数据的再生，在后文中详述。所获得的此符号数据，在所述语音解调部36，通过使用指定的语音编解码电路，被 压缩的信号被伸长，由此从采样频率为所述2. 4kHz的4值的数据，解调为8kHz、16比特的 PCM语音信号。该PCM语音信号在转换器37，以6倍的频率(48kHz)被过采样，并通过低通 滤波器38后，输入至数字/模拟转换器39，被解调成模拟语音信号，经放大器40放大后，由 扬声器41转化为声音。另一方面，来自所述模拟/数字转换器14的转换数据在转换器45，以1/24的频率 (4kHz)被下采样，并被输入至RSSI电路46。在RSSI电路46，通过高通滤波器461除去在 所述模拟/数字转换器14混入的直流成分后，由绝对值电路462求出绝对值，再由低通滤 波器463予以平均化而求出RSSI电平。接下来，将该RSSI电平提供给未图示的指示器等， 并且输入至AGC运算电路42。AGC运算电路42基于所述RSSI电平计算IF增益，该计算出 的数据在所述模拟/数字转换器39被模拟转换后，并进行对所述RF放大器5、中频放大器 9、13的增益控制。在以上述方式构成的FSK接收机1中，应当注意的是在本实施方式中，为了作为修 正单元的DC偏移修正电路50基于所述解调信号的最大值“11”以及最小值“00”的中间值 (F0’)，调整局部振荡电路223(或243)的振荡频率，以除去DC偏移成分(f0_F0’ = Af), 而设置有修正控制电路51、52，并视情况停止其修正。此外，所述频率转换器22是为了减少 后阶段的处理而设置的，也可省略所述频率转换器22。此时，局部振荡电路243输出振荡频 率为30kHz、速率为96ksps的振荡信号，通过控制该局部振荡电路243的振荡频率，进行基 于所述频率偏差的DC偏移修正。图3是表示所述修正情况的波形图。在本实施方式中，相对于载波频率f0，例如将 最小值“00”处的频率偏差设定为-1050Hz，将“01”处的频率偏差设定为-350Hz，将“10” 处的频率偏差设定为+350Hz，将最大值“11”处的频率偏差设定为+1050Hz。若接收侧的载波频率FO与发送侧的载波频率f0 —致，则如图3(a)所示，在采样 点处获得的符号值为所述的各频率。此外，在该图3中，为了简化说明，将采样点设为符号 判定点，该符号判定点是在考虑到眼图(eye pattern)时偏差为最少的点。相对于此，若接收侧的载波频率F0’与发送侧的载波频率f0不一致，则如图3(b)所示，在采样点处获得的 符号值产生偏差。在该图3(b)的例子中，因为接收侧的载波频率F0’偏向较高侧，所以未 出现所述最小值“00”的数据，而仅出现剩余的“01”、“10”、“11”的数据。因此，灵敏度变 差。于是，如上所述，基于解调信号的最大值“11”以及最小值“00”的中间值(F0’)，调整 局部振荡电路223 (或243)的振荡频率，从而除去DC偏移成分(f0_F0，= Δ f)。图4是用以说明所述DC偏移修正电路50的修正动作以及作为第一修正控制单元 的所述修正控制电路51的控制动作的图。作为所述解调信号，如图4(a)所示的波形数据 在以符号速率(2.4kHz)的10倍的所述24kHz被过采样的状态(24ksps)下，从所述根升余 弦滤波器32输出。该波形数据在所述4值FSK符号再生电路33以所述符号速率即2.4kHz 被采样，即可获得图4(a)中的黑圆所示的采样值(频率偏差)Pl至P9。此外，实际上，根升 余弦滤波器32的输出是如该图4(a)所示的DC波形的波高值(wave height value)数据， 但在该图4(a)中，为了使说明便于理解，通过将该DC值替换成频率，刻度(scale)以频率 偏差的频率所表示。在此，所述DC偏移修正电路50为了进行DC偏移修正而导入所述采样值Pl至P9， 如图4(d)所示，当输入有大于现有值的值时，将其更新为最大值。同样地，所述DC偏移修正 电路50如图4(e)所示，当输入有小于现有值的值时，将该值更新为最小值。另一方面，修 正控制电路51如图4(f)所示，求出所述最大值与最小值之差，在该差低于预定的阈值THl 时，使所述DC偏移修正电路50的修正动作停止，在所述差达到所述阈值THl以上时使修正 动作进行，并且，使所述最大值以及最小值重置。即，所述最大值以及最小值被更新为下一 个采样点处的符号值。在此，所述阈值THl小于(最大频率偏差_最小频率偏差)，且在η值调制(η为3 以上)的情况下，大于(最大频率偏差_最小频率偏差)X (η-2) / (η-1)，并考虑适当的余量 加以选择。在本实施方式中，η = 4，最大频率偏差为+1050Hz，最小频率偏差为-1050Hz，因 此，所述阈值THl小于2100Hz且大于1400Hz，并考虑所述余量，例如选择1500Hz。在图4的例子中，最初的采样值Pl的频率偏差为-350Hz，其同时被注册为最大值 以及最小值。因为下一个采样值P2处的频率偏差为+1050Hz，所以最大值被更新为该值， 而且最大值与最小值之差为1400Hz，因此，DC偏移的修正动作被禁止。相对于此，采样值 P3处的频率偏差为+1400Hz，最大值被更新为该值，而且最大值与最小值之差为1750Hz，因 此，进行DC偏移的修正动作。如图4(g)所示，该修正动作求出相当于所述图3的Af的所 述最大值与最小值的平均值，并从采样值中减去该平均值。在该采样值P3的例子中，从所 述1400Hz中减去(1400-350)/2 = 525Hz，将875Hz设为修正后的采样值P3，。在实际的修正动作中，改变所述局部振荡电路223 (或243)的振荡频率，使所输入 的频率偏差的数据降低地移位所述525Hz。即，所述局部振荡电路223 (或243)包括数字 VC0,DC偏移修正电路50通过改变从作为振荡波形的基础的sin表读取波形(表示振幅电 平)数据的时刻，可改变振荡频率，并将该读取时刻变更为比目前的振荡频率高所述525Hz 的振荡频率的时刻。通过该修正动作，之后的采样值P4至P9的频率偏差的数据被移位至参照符号P4’ 至P9 ’，能够使所述4值FSK符号再生电路33的判定结果用比本来要变成图4 (c)而更准确 的如图4(b)所示的值来解调。当恰当地修正为所述采样值P3’时，在输入了修正后1个样
7本份的数据的时刻(P7’)，最大值与最小值的绝对值大致相等，修正量(Af)为0。另一方面，从所述加法器301输出的频率偏差量的数据被提供给静噪电路 (squelchcircuit)430在该静噪电路43，通过高通滤波器431提取杂讯成分，并由绝对值电 路432求出该杂讯的绝对值，进一步通过低通滤波器433予以平均化。由此求出静噪大小。 所述修正控制电路52，在所述静噪大小(杂讯大小)大于预定的阈值TH2的情形下，禁止所 述DC偏移修正电路50对局部振荡电路223 (或243)的振荡频率的调整。由此防止由杂讯 引起的错误的修正。图5是表示DC偏移修正电路50以及修正控制电路51、52的一结构例的图。从所 述根升余弦滤波器32输出的24ksps的解调信号，与所述4值FSK符号再生电路33同样，在 采样器501，以从所述4值FSK符号再生电路33输出的2. 4ksps的符号速率的时钟被进行 采样，在减法器502，减去后述的与通过同步字图检测所获得的所述DC偏移Af相对应的频 率偏差信息后，输入至采样保持电路503、504。采样保持电路503将从重置时刻起依次输入 的数据与存储数据(stored data)作比较，若输入了大于存储数据的数据，则将存储数据更 新为该输入值，从而求出所述最大值并予以保持。同样地，采样保持电路504将从重置时刻 起依次输入的数据与存储数据作比较，若输入了小于存储数据的数据，则将存储数据更新 为该输入值，从而求出并保持所述最小值。接下来，所述最大值以及最小值的数据通过加法 器505彼此相加，并通过除法器506被1/2分割。由此求出所述频率偏差的信息。换句话 说，在允许来自所述除法器的输出后，修正控制电路51使采样保持电路503所保持的最大 值以及采样保持电路504所保持的最小值重置。接着，在进行该重置后，采样保持电路503 以及504将依次输入的数据与存储数据作比较，并根据该比较结果更新存储数据。所述信 息经由用以除去杂讯的低通滤波器507而输入至转换电路508，被转换为构成所述局部振 荡电路223 (或243)的数字VCO的波形数据读取时刻，并提供给所述局部振荡电路223 (或 243)。而且，所述修正控制电路51包括从所述采样保持电路503所保持的最大值中减 去所述采样保持电路504所保持的最小值，求出这两个值的差的减法器511 ；将该求出的差 与所述阈值THl即1500Hz作比较的阈值判定部512 ；以及在所述差为所述阈值THl以上时， 允许来自所述除法器506的输出，在所述差低于所述阈值THl时，阻止来自所述除法器506 的输出的栅极(gate)513。同样地，所述修正控制电路52包括将从所述静噪电路43输出 的静噪大小与指定的阈值TH2作比较的阈值判定部521 ；以及在所述静噪大小为所述阈值 TH2以下时，允许来自所述除法器506的输出，在所述静噪大小大于所述阈值TH2时，阻止来 自所述除法器506的输出的栅极522。根据如上所述的结构，在FSK接收机1中，为了 DC偏移修正电路50基于解调信号 的最大值与最小值的中间值，修正由于收发的频率偏差产生的DC偏移成分，而设置有修正 控制电路51，该修正控制电路51当所述最大值与最小值之差低于预定的阈值THl时，使所 述DC偏移修正电路50停止修正，因此，例如在所述4值FSK信号的情况下，对于如“00”与 “01”、“10”与“11”这样的并未隔着中间值的值，或如“00”与“10”、“01”与“11”这样的虽 然隔着中间值但与该中间值的偏差不均等的值，不进行偏移修正，仅在获得“00”与“11”的 所述最大值以及最小值的情况下进行偏移修正，即使对于多值的FSK信号，也可准确地检 测出频率偏差，并恰当地除去偏移。另外，因为在获得所述预定的阈值THl以上的信号的时刻进行偏移修正，所以无需长时间地监视信号，就可迅速地进行偏移修正。另外，所述DC偏移修正电路50通过控制从接收高频信号中获得中频信号的频率 转换器22中的局部振荡器223、和对该获得的所述中频信号进行正交转换的正交转换器24 中的局部振荡器243中的其中之一振荡频率，由此进行偏移修正，因此，无需变更带通滤波 器224或低通滤波器245、246、27、28的特性(因为通频带相同)，还可提高相邻信道信号除 去能力。另外，修正控制电路52响应静噪电路43的输出，在杂讯大小大时，也会使所述DC 偏移修正电路50的修正动作停止，因此，还可防止由杂讯引起的误动作。这里，所述DC偏移修正电路50，如上所述，通过控制从接收高频信号中获得中频 信号的频率转换器22中的局部振荡器223、或对所获得的所述中频信号进行正交转换的正 交转换器24中的局部振荡器243的振荡频率，进行偏移修正，但作为其他实施方式，也可如 图6的解调电路61所示，所述DC偏移修正电路50，通过让减法器62从根升余弦滤波器32 所输出的24ksps解调信号的输出信号电平(output signal level)减去所述最大值与最 小值的平均值(中间值)，来直接修正解调信号本身。在此情况下，不进行所述局部振荡器 223或243的控制。如上所述，通过直接从解调信号中减去DC偏移，则无论频率偏差的量如何，均可 迅速地使符号再生。另一方面，当如上所述地控制局部振荡器223或243的振荡频率时，所 获得的中频信号的中心频率始终与带通滤波器224的中心频率一致，或与低通滤波器245、 246、27、28的通频带一致，信号劣化少，可获得高灵敏度。另外，应当注意的是在本实施方式中，为使作为帧同步检测电路的所述同步字图 检测电路34检测出同步字图，首先要进行对由所述收发的频率差引起的DC偏移Af的修 正。图7是表示所述同步字图检测电路34的一结构例的方框图。该同步字图检测电路34 大体上包括存储接收字图(所述解调信号)的指定数量、例如10个符号期间的过采样值 的存储器341 ；计算出所述过采样值的移动平均值的平均值计算部342 ；存储既定的同步字 图的所述指定数量份的平均值作为理想平均值的寄存器343 ；从所述寄存器343中所存储 的理想平均值与由所述平均值计算部342求出的移动平均值之间的差，求出DC偏移的减法 器344 ；从接收字图的各过采样值中减去所述DC偏移的减法器345 ；存储有所述同步字图 的存储器346 ；运算在所述减法器345进行DC偏移修正后的接收字图与所述存储器346中 所存储的同步字图之间的相关性的相关性运算器347 ；存储预定的阈值TH3的寄存器348 ； 比较由所述相关性运算器347求出的相关值与所述寄存器348中所存储的阈值TH3，当该相 关值大于阈值TH3时，辨识为同步字码候补的比较器349 ；以及当在所述比较器349已认识 到同步字码候补时，比较所述DC偏移修正后的接收字图与所述同步字图的各符号值，当全 部符号的误差处于一定的范围时，判定为已检测出同步字图的符号比较器340。图8至图12是用以说明如上所述的同步字图检测电路34的动作的波形图。此夕卜， 在上述的说明中，过采样以符号时钟的10倍的频率进行，但为了避免使附图变得复杂，这 些图表示间隔1个采样的数据(等同于以符号时钟的5倍的频率进行过采样的情况)。从 所述根升余弦滤波器32输出的24ksps的接收字图(所述解调信号)被输入至存储器341， 在图8中，如时刻……、t-2、t-1、t0所示，每当过采样值被输入时依次进行更新，仅最新的 10个符号期间的过采样值被存储在所述存储器341中。在该图8中，过采样值由连续的实
9线表示，符号值Pll至P20由圆圈表示。接下来，在平均值计算部342，每当存储器341的存储内容被更新时，计算其平均 值，并依次求出如图9所示的过采样值的移动平均值。然后，在作为偏移运算单元的减法器 344，从所述平均值计算部342输出的移动平均值减去寄存器343中所存储的同步字图的所 述10个符号期间的平均值，从而求出DC偏移(频率修正量)Δ f。而且，在减法器345，通 过从所述存储器341中所存储的接收字图的各过采样值中减去所述DC偏移Af，获得DC偏 移修正后的接收字图。在相关运算器347，计算所述DC偏移修正后的接收字图与存储器346中所存储的 同步字图之间的相关性(卷积)，求出图10所示的相关值。即，当设同步字图为ai，接收字 图为bi时，相关值F为F = Σ [aiX (bi-Af)](其中，i为采样数，且i = 1,2,……，91)。 在所述FSK的情况下，例如80或40msec的帧数据包括包含同步突发(synchronous burst) 的同步字码、以及作为主体数据的业务信道(traffic channel)。所述存储器346中所存储 的同步字图为该同步字码的图案。在作为候补判定单元的比较器349，比较以所述方式求出的相关值F与寄存器348 中所存储的阈值TH3时，在图8至图10所示的例子中，如图11所示，所述相关值F在5个样 本前的时刻t-5大于阈值TH3，则比较器349判定接收了同步字码候补，并且，将该时刻t-5 判定为暂定的符号时刻。即，在该相关性运算(卷积)中，接收字图，通过进行偏移修正，从 而执行向图8至图11所示的曲线中的y轴方向的偏移(移位)，并通过依次输入而变成与 执行向χ轴方向的偏移等价，从而判定是否与固定的同步字图吻合。接下来，以所述候补判定作为触发(trigger)，作为最终判定单元的符号比较器 340如图12所示，对于符号值Pll至P20修正所述DC偏移Δ f，并将修正后的符号值P11， 至P20’与所述存储器346中所存储的同步字图中的相应的符号值作比较，当全部符号的误 差处于一定的范围时，最终判定为检测到了同步字图。即，当将同步字图的符号值设为Ak， 并将接收字图的符号值设为Bk时，误差E为Ε=Σ IAk-(Bk-Af) I (其中，k为采样数，且k =1,2,……，10)，当该误差E在指定的阈值TH4以内时，符号比较器340进行最终的同步 判定。在所述同步字图的检测判定中，如下所述，符号比较器340在同步字图的检测时 刻，将重置信号提供给4值FSK符号再生电路33，以调整内部的符号时钟的时刻。另外，符 号比较器340以如上所述的判定中所使用的暂定的DC偏移Af作为真值，将与其对应的值 作为频率偏差信息提供给所述4值FSK符号再生电路33以及DC偏移修正电路50，并以下 述方式进行DC偏移修正，直至通信结束为止。此外，符号比较器340在检测到同步字图时， 通知所述4值FSK符号再生电路33以及帧生成电路35已检测到同步字图，即正在正常地 进行接收，允许所述4值FSK符号再生电路33中的符号再生以及帧生成电路35中的帧形 成，即允许输出语音。另一方面，当比较器349检测出相关值为阈值TH3以下时，以及当符 号比较器340未检测到同步字图时，不进行如上所述的控制输出。通过采用如上所述的结构，在相关性运算器347进行相关性运算(卷积)之前，已 由减法器344除去了 DC偏移Δ f，因此，可严格确定用于符号比较器340判定同步字码检测 的阈值。而且，因为并非根据相关性运算(卷积)结果判定检测出同步字码，而是以全部符 号点的误差处于一定的范围作为最终的检测条件，因此，最终可迅速且高精度地使帧同步。
另外，应当注意的是，在本实施方式中，在所述4值FSK符号再生电路33，进行获得 所述图4(a)中的采样值(频率偏差)Pl至P9、P3’至P9’的符号时钟的修正。图13是表 示所述4值FSK符号再生电路33的一结构例的方框图。在该4值FSK符号再生电路33， 从所述根升余弦滤波器32输出的以符号速率的10倍的速率被过采样的解调信号被输入至 减法器330，并减去对应于由所述同步字图检测电路34的符号比较器340对同步字图进行 检测而获得的DC偏移Af的频率偏差信息后，被输入至位移寄存器331-1。与位移寄存器 331-1级联地连接有两级的位移寄存器331-2、331-3，当新的采样数据被输入时，其被依次 位移。因此，在所述过采样的周期，最新的数据被保存在位移寄存器331-1中，最旧的数据 被保存在位移寄存器331-3中，共保存3份样本。此外，仅当同步字图检测电路34检测到同步字图时，即仅当接收帧且正常地进行 接收时，才通过所述减法器330进行频率偏差信息的减算。除此以外，通过所述DC偏移修正 电路50进行的对局部振荡器223、243的振荡频率的控制，或通过减法器62的DC偏移成分 的减算来进行补偿。而且，当检测到同步字图时，所述符号比较器340输出该DC偏移Af， 在未检测到同步字图期间，Af = 0。这样，当由同步字图检测电路34检测到同步字图时， 优先进行基于此时所检测出的DC偏移Δ f的修正，从而可迅速地补偿所述DC偏移Af。在此，同样地，在所述DC偏移修正电路50，通过减法器502进行对应于该DC偏移 Af的频率偏差信息的减算，由此，在所述同步字图检测电路34的同步字图检测中，如上所 述，可迅速地通过4值FSK符号再生电路33的减法器330减去频率偏差信息，并以与补偿 DC偏移的情况相同的条件，进行该DC偏移修正电路50内的修正动作。即，如上所述，在4 值FSK符号再生电路33，优先执行基于同步字图检测电路34的同步字图检测的DC偏移修 正，为了使该修正不与所述DC偏移修正电路50的修正重复，在该DC偏移修正电路50，通过 所述减法器502减去频率偏差信息。在未检测到同步字图期间，所述符号比较器340将所 述频率偏差信息设为0，因此，该DC偏移修正电路50的对局部振荡器223、243等的修正完 全地发挥功能。另外，检测出所述同步字图的通信(呼叫)使用基于最初的同步字码获得的所述 频率偏差信息(DC偏移)，且持续使用该频率偏差信息(DC偏移)，直至该通信(呼叫)结 束。另外，如所述同步字图检测电路34检测到同步字图，则此后可通过4值FSK符号再生 电路33的通常的符号再生来检测同步字码，因此，所述同步字图检测电路34不进行对于同 步字图的检测处理，直至该通信(呼叫)结束。因此，因为在存在频率偏差的情况下进行接 收，所以与由所述DC偏移修正电路50进行的修正动作相比，所述带通滤波器224或低通滤 波器245、246、27、28中的相性变差，但因为能够检测出同步字图，所以所述4值FSK符号再 生电路33中输入有可顺利解调的信号，再生后的符号数据无错误且无问题。返回图13，所述各位移寄存器331-1至3的存储内容通过栅极电路332，在计时器 333产生的所述符号时钟的时刻，分别被导入到位移寄存器334-1至3中。因此，在各位移 寄存器334-2、334-1、334-3中，存储有图14所示的理想的符号点P附近的采样点T2及其 前后的采样点Tl、T3处的采样值。而且，采样点T2处的采样值被输入至符号判定部335， 判定作为根据该采样点T2处的采样值推断出的实际的符号点P的符号值，最有可能是所述 “00”、“01”、“10”、“11”中的哪一个，其判定结果作为所述2比特、2. 4ksps的信号被输出到 帧生成电路35。
另外，从符号判定部335输出对应于所述判定结果的符号值的理想的振幅电平， 在减法器336-1至3中，从所述各位移寄存器334-1至3的存储内容中减去该理想的振幅 电平。该减算结果，即与所述理想的振幅电平之间的误差(差值)的大小Vl至V3中，位移 寄存器334-1、3即采样点Tl、T3处的采样值的误差VI、V3的大小被输入至选择器337，判 断哪一个误差大。并且，误差小的一方，即图14中的采样点T3作为应使采样点T2移动的 方向的数据(指标)，被输出到时刻修正电路338。另一方面，所述减法器336-2中的误差的大小V2被作为修正量的数据输入至 所述时刻修正电路338，该时刻修正电路338将符号作为修正方向的数据而与对应于所 述修正量的数据的计数值加以组合，并将其作为时刻控制信号，经由环路滤波器(loop filter) 339输出到所述计时器333。所述环路滤波器339包括IIR滤波器等低通滤波器， 时间常数越大，则所述符号时钟越稳定，时间常数越小，则所述符号时钟的追随性越好。所述计时器333包括数字VCO等自运行计数器(free-running counter)，其振荡 频率被设定为符号频率，在达到符号周期(符号时刻)时，除去溢出部分，并重置之后再次 开始计数动作。而且，符号时刻是所述数字VCO的相位通过0°的时刻。例如，若使VCO的 相位的0至360° (1个符号周期)对应于计数器的0至30000的计数值，则计时器333对 于每一个过采样点T加上3000，从而能够从24ksps的过采样的数据中再生可采样符号速率 为2. 4ksps的符号值的符号时钟。而且，计时器333在所述图14的情况下，将所述数字VCO的相位为0°时的计数值 初始设定为500，以使下一个符号时钟以采样点T3的方向、即前进的方向作为修正方向，以 与采样点T2处的误差V2相对应的量作为修正量，例如前进500个计数。据此，仅在该计时 器333计数500次的期间，符号时刻加快，下一个采样点T2接近于实际的符号点P。具体 而言，在重复计数动作的过程中，若修正所述500个计数值，则计时器333在30500时溢出 (overflow)，此时重置，并将此次的修正值500与除去了溢出部分的500相加后，再次开始 计数动作，下一次会在31000时溢出。这样，当合计的修正值达到3000时，采样时刻被加快 1个样本份。在图15中，作为所述计时器333的计数动作的例子，表示将初始值设定为负值并 使符号时刻延迟的情况。通过增大该计时器333的最大值，分辨率提高，通过提高过采样的 采样速率，修正精度提高。此外，在所述采样点T2处的误差V2小于指定值时，通过设置不 进行上述时刻修正的死区(dead-band)，可提高稳定性。另外，该计时器333根据从所述同 步字图检测电路34的符号比较器340输出的所述重置信号，在同步字图的检测时刻，强制 地重置为0，并再次开始计数动作。如上所述，本实施方式的4值FSK符号再生电路33为了在预定的符号点对解调信 号进行采样，并根据所获得的符号数据的振幅值再生解调数据，对于以高于符号时钟的频 率对所述解调信号进行过采样所得的符号数据中接近于所述符号点P的采样点T2及其前 后的采样点T1、T3这3个点的符号数据，通过构成运算单元的位移寄存器331-1至3、栅极 电路332、位移寄存器334-1至3、符号判定部335以及减法器336-1至3，求出与应在符号 点P处获得的理想的振幅电平之间的差值Vl至V3，并通过作为选择单元的选择器337选择 所述前后的采样点Τ1、Τ3中所述差值VI、V3较小的测定点，时刻修正电路338使自运行的 所述计时器333的下一个符号点的采样时刻，向由所述选择器337选择的采样点Τ3侧移动对应于所述采样点T2处的差值V2的时间。因此，例如为“00，，、“01，，、“ 10 ”、“ 11，，的4值的调制波的情况下，即使在如“00，，与 “01 ”或“ 10 ”与“ 11 ”并未隔着中间值的转移，或如“00 ”与“ 10 ”、“01”与“ 11”虽然隔着中
间值但距该中间值的偏差为不均等的转移的情况下，采样时刻的偏差最大以各过采样的周 期而被逐步修正。另外，即使采样时刻产生接近于180°的较大的偏差，仍可检测出应修正 时刻的方向。这样，可根据多值调制波再生稳定的符号时钟。另外，因为不依赖于眼图的开 口率(aperturerate)，所以易于应对滚降率(roll-off rate)的变更。另外，因为大致在符 号点P附近的采样点T2及其前后的采样点T1、T3这3个点处进行时刻运算，所以还可减少 运算量。此种符号时钟的再生方法并不限于频率调制，也可适用于相位调制等存在眼图的 各种调制方式。另外，在所述同步字图检测电路34的同步字图的检测时刻，自运行的所述计时器 333以及环路滤波器339强制地被重置，因此，可从主体数据(业务信道)的前端起再生高 精度的符号时钟。另外，在减法器330，根据解调信号修正DC偏移成分，因此，可使在采样点 Τ2处获得的符号数据接近于所述理想的振幅电平，从而可再生更稳定的时钟。如上所述，本说明书揭示了各种方式的技术，其中的主要技术归纳如下。本发明一实施方式所涉及的时钟再生电路，对具有与调制波的频率或相位的偏差 相对应的振幅的解调信号以预先决定的符号点进行采样，并再生用于规定所述采样时刻的 符号时钟以便从所获得的符号数据的振幅值再生解调数据，包括计时器，生成所述符号时 钟；过采样部，以高于所述符号时钟的频率对所述解调信号进行过采样；运算部，对通过所 述过采样所获得的符号数据中所述符号点及其前后的两个测量点的合计三点的符号数据， 运算出与在符号点应得到的理想振幅电平的差值；选择部，选择所述符号点的前后的测量 点中所述差值小的测量点；时刻修正部，使所述计时器的下次符号点的采样时刻向所述选 择部选择的测量点侧移动与所述符号点处的差值所对应的时间。上述结构的时钟再生电路例如应用于FSK接收机等接收机，即根据需要对由天线 接收的信号进行频率转换，并对所获得的中频信号进行数字转换并输入至解调电路，在该 解调电路通过对所述中频信号进行正交转换而获得的I成分、Q成分被正交检波，然后根据 与经延迟检波而被检测出的频率或相位的偏差相对应的振幅值求出符号值，是再生符号时 钟的电路，所述符号时钟规定用于所述同步检波的采样时刻。在这样的时钟再生电路中，在 自运行的计时器生成的符号时钟的时刻是如下地被修正的。即，所述解调信号通过过采样 部以高于所述符号时钟的频率被过采样，针对该所得的采样数据中的所述符号点及其前后 的两个点的合计三点的采样数据，通过运算部运算出与在符号点应得到的理想振幅电平的 差值，并通过选择部选择所述符号点的前后的测量点(采样点)中所述差值较小的测量点， 然后时刻修正部使所述计时器的下次符号点的采样时刻向所述选择部选择的测量点侧移 动与所述符号点处的差值所对应的时间。因此，例如调制波为“ 00 ”、“ 01”、“ 10 ”、“ 11”这4值时，即使在像“ 00 ”与“ 01”或 “10”与“11”这样的并未隔着中央值的转移，或像“00”与“10”、“01”与“11”这样的虽然
隔着中央值但与该中央值的偏差不均等的转移的情况下，采样时刻也最大以各过采样的周 期而被逐步修正偏差。另外，即使采样时刻产生接近于180°的较大的偏差，仍可检测出应 修正时刻的方向。这样，上述结构的时钟再生电路可根据多值调制波再生稳定的时钟。另
13外，因为不依赖于眼图的开口率(aperture rate)，所以易于应对滚降率(roll-off rate) 的变更。另外，因为大致在符号点及其前后的两个点的合计三点处进行时刻运算，所以还可 减少运算量。另外，在另一实施方式中，上述的时钟再生电路还包括从所述解调信号检测同步 字图，并且当判断为检测出同步字图时，在检测出所述同步字图的时刻向所述计时器输出 重置信号的同步字图检测器，所述计时器基于从所述同步字图检测器输出的所述重置信号
而被重置。根据该结构，自运行的计时器在同步字图检测器检测出同步字图时被重置，因此， 可从主体数据(业务信道)的前端起再生高精度的时钟。另外，在另一实施方式中，上述的时钟再生电路中，所述同步字图检测器基于所述 符号时钟的检测，检测出因通信时的收发频率的偏差引起的DC偏移，所述时钟再生电路还 包括根据输入到所述运算部的所述解调信号，进行所述DC偏移的修正的减法器。根据该结构，修正因收发频率的偏差引起的DC偏移后进行时钟再生，从而可使在 采样点处获得的符号数据接近于所述理想的振幅电平。因此，可再生更加稳定的时钟。另外，本发明所涉及的接收机采用上述的任意一种时钟再生电路。上述结构的接收机能够以较少的运算量，由多值调制波再生稳定的时钟。该申请案以2008年7月31日提出的日本专利申请特愿2008-198884为基础，其 内容包含于本申请。为了表述本发明，在上述内容中，参照附图并通过实施方式，恰当且详细地说明了 本发明，但应当认识到对于本领域技术人员而言，可容易地对上述实施方式进行变更及/ 或改良。因此，本领域技术人员所实施的变更方式或改良方式，只要不脱离权利要求书所记 载的保护范围，则解释为该变更方式或该改良方式包含于本权利要求的保护范围。产业上的可利用性根据本发明，可提供一种时钟再生电路以及采用该时钟再生电路的接收机。
1权利要求
一种时钟再生电路，对具有与调制波的频率或相位的偏差相对应的振幅的解调信号以预先决定的符号点进行采样，并再生用于规定所述采样时刻的符号时钟以便从所获得的符号数据的振幅值再生解调数据，其特征在于包括计时器，生成所述符号时钟；过采样部，以高于所述符号时钟的频率对所述解调信号进行过采样；运算部，对通过所述过采样所获得的符号数据中所述符号点及其前后的两个测量点的合计三点的符号数据，运算出与在符号点应得到的理想振幅电平的差值；选择部，选择所述符号点的前后的测量点中所述差值小的测量点；时刻修正部，使所述计时器的下次符号点的采样时刻向所述选择部选择的测量点一侧移动与所述符号点处的差值相对应的时间。
2.根据权利要求1所述的时钟再生电路，其特征在于还包括从所述解调信号检测同 步字图，并且当判断为检测出同步字图时，在检测出所述同步字图的时刻向所述计时器输 出重置信号的同步字图检测器，其中，所述计时器，基于从所述同步字图检测器输出的所述重置信号而被重置。
3.根据权利要求2所述的时钟再生电路，其特征在于所述同步字图检测器，基于所述符号时钟的检测，来检测出因通信时的收发频率的偏 差引起的DC偏移，所述时钟再生电路还包括根据输入到所述运算部的所述解调信号，进行所述DC偏移 的修正的减法器。
4.一种接收机，其特征在于采用如权利要求1至3中任一项所述的时钟再生电路。
全文摘要
本发明提供一种时钟再生电路以及具备该时钟再生电路的接收机，对通过以高于符号时钟的频率对4值FSK解调信号进行过采样所得的、在中央包含符号点P处的采样数据T2的三个采样数据T1、T2、T3，分别求取与理想值的差值V1、V2、V3，并使符号点P的采样时刻向得到差值小的采样数据T3移动与符号点处的差值V2相对应的时间。因此，本发明所涉及的时钟再生电路及接收机能够以较少的运算量，由多值调制波再生稳定的时钟。
文档编号H04L27/38GK101946476SQ20098010596
公开日2011年1月12日 申请日期2009年3月27日 优先权日2008年7月31日
发明者柴田和则 申请人:艾可慕株式会社