帧同步检测电路以及采用该帧同步检测电路的fsk接收机的制作方法

专利名称：帧同步检测电路以及采用该帧同步检测电路的fsk接收机的制作方法
技术领域：
本发明涉及一种在FSK解调电路等中适宜实施的帧同步检测电路以及采用该帧 同步检测电路的FSK接收机。
背景技术：
在所述FSK (Frequency Shift Keying,频移键控)调制方式的情况下，解调是用频
率-电压转换来进行。在此种解调中，作为解调信号，例如对应于2值或4值的多个频 率的电压输出，由于收发的频率误差，DC偏移被重叠在所述解调信号上。另外，在相位 调制方式的情况下，解调是用相位-电压转换来进行，由于收发的相位误差，同样会发 生DC偏移，但以下仅以FSK调制方式进行说明。如果包含所述DC偏移，则难以检测 帧同步等的特定的字图(specific word pattern)。特别是在符号电压间隔(符号频率偏差间 隔(symbol frequency deviation interval))窄的4值FSK的情况下该问题尤其显著。对此， 作为进行偏移修正来检测字图的以往技术，例如有专利文献1。在专利文献1所公开的同步信号检测装置中，为了检测插入到各帧的指定位 置的帧同步字码，首先求出检波信号与已知的帧同步字码的积和相关值(product-sum operation-based correlation value) ο 接着，当该相关值为峰值且超过指定的阈值时，所述
检波信号被判定为帧同步字码候补后，根据检波信号的平均值决定DC偏移值，并通过从 所述检波信号中减去该DC偏移值来进行偏移修正。然后，求出该修正后的检波信号与 已知的帧同步字码之间针对所有符号数据的矢量误差(误差的平方和)。当该矢量误差小 于指定的阈值时，同步信号检测装置判定该检波信号为作为目标的帧同步字码，因此， 实现了同步。据此，可消除为了除去DC偏移而造成的响应延迟，从最初的信号开始正 确地检测出同步。在上述的以往技术中，求出检波信号与已知的帧同步字码的相关性，然后修正 根据检波信号的平均值求得的DC偏移值。因此，如上所述，虽然能够相对较块地进行 帧同步字码候补的判定，但由于是在包含DC偏移的情况下进行相关性运算(卷积)的， 因此用于进行最终的帧同步确立判定的阈值变低，其结果杂音或主体数据(FSK的情况下 为业务信道)会被误判定为帧同步字码，存在确立同步反而费时的问题。专利文献1 日本专利公开公报特开2006-339859号

发明内容
本发明鉴于上述问题，其目的在于提供一种可迅速且高精度地确立帧同步的帧 同步检测电路以及采用该帧同步检测电路的FSK接收机。在本发明所涉及的帧同步检测电路(frame sync detecting circuit)以及FSK接收机
中，根据指定数量的接收字图的移动平均值与指定的理想平均值的差求出DC偏移，通过 从接收字图的各符号值减去所述DC偏移来修正DC偏移，并将该DC偏移修正后的接收 字图与指定的同步字图的各符号值作比较，当全部符号的误差处于一定的范围内时，判定为检测出同步字图。因此，本发明所涉及的帧同步检测电路以及FSK接收机可迅速且 高精度地确立帧同步。本发明的上述及其他目的、特征和优点可通过以下详细的记述与附图而更加明确。


图1是表示本发明的一实施方式所涉及的FSK接收机的电结构的方框图。图2是表示图1所示的FSK接收机中的解调电路的一结构例的方框图。图3是用以说明在4值FSK中，由于收发频率偏差而在接收信号中产生的DC偏 移的波形图。图4是用以说明图1所示的FSK接收机中的DC偏移修正动作以及修正控制动作 的图。图5是表示进行图4所示的动作的DC偏移修正电路以及修正控制电路的一结构 例的图。图6是表示本发明的其他实施方式所涉及的FSK接收机中的解调电路的一结构 例的方框图。图7是表示同步字图(word-pattern)检测电路的一结构例的方框图。图8是用以说明图7所示的同步字图检测电路的动作的波形图。图9是用以说明图7所示的同步字图检测电路的动作的波形图。图10是用以说明图7所示的同步字图检测电路的动作的波形图。图11是用以说明图7所示的同步字图检测电路的动作的波形图。图12是用以说明图7所示的同步字图检测电路的动作的波形图。图13是表示4值FSK符号再生电路的一结构例的方框图。图14是用以说明图13所示的4值FSK符号再生电路的动作的波形图。图15是用以说明图13所示的4值FSK符号再生电路中的计时器的计数动作的 波形图。
具体实施例方式以下，基于

本发明所涉及的一实施方式。此外，各图中赋予相同符号 的结构表示相同的结构，并适宜地省略其说明。图1是表示本发明的一实施方式所涉及的FSK接收机1的电结构的方框图。该 FSK接收机1采用双变频超外差方式(double super heterodyne system)，例如，如图1所 示，FSK接收机1包括天线3、带通滤波器(band-pass filter) 4、放大器(amplifier) 5、混 频器(mixer) 6、局部振荡电路(local oscillator circuit) 7、带通滤波器8、放大器9、混频器
10、局部振荡电路11、带通滤波器12、放大器(中频放大器)13、模拟/数字转换器14、 数字/模拟转换器15、扬声器16、数字/模拟转换器17以及解调电路21。在该FSK接收机1中，由天线3接收的信号经由带通滤波器4，例如440MHz的 FSK高频信号的成分被滤波，并经放大器5放大后，被输入至第一段的混频器6。在混频 器6，与来自局部振荡电路7的例如486.35MHz的振荡信号混合从而获得例如46.35MHz的中频信号(第一中频信号)，该第一中频信号的中频成分通过带通滤波器8被滤波，并 经放大器9放大后，被输入至第二段的混频器10。在混频器10，与来自局部振荡电路 11的例如45.9MHz的振荡信号混合从而获得例如450kHz的中频信号(第二中频信号)， 该第二中频信号的中频成分通过带通滤波器12被滤波，并经放大器(中频放大器)13放 大后，被输入至模拟/数字转换器14。在模拟/数字转换器14，输入信号例如以30kHz 被下采样(down-sampled)，并被转换成速率(rate)为96ksps (sample per second)的数字值 后，被输入至解调电路21。所述解调电路21包括DSP(数字信号处理器)等，在该解调电路21，语音信号 被解调，在数字/模拟转换器15被进行模拟转换后，通过扬声器16转化为声音。另外， 所述解调电路21将对应于其输入信号电平的数据输出到数字/模拟转换器17，该数据经 模拟转换后进行对RF放大器5、中频放大器9、13的增益控制。图2是表示所述解调电路21的一结构例的方框图。从所述模拟/数字转换器14 输出的信号被输入至频率转换器22，首先，通过高通滤波器221高频成分被滤波。接下 来，在混频器222，通过与来自局部振荡电路223的例如18kHz、96ksps的速率的振荡信 号混合获得12kHz、96ksps的信号，该12kHz、96ksps的信号通过带通滤波器224其信号 成分被滤波后，在转换器23以1/2间隔抽取，即以1/2的频率(48kHz)被下采样后，输 入至正交转换器24。所述转换器23是为了减少正交转换器24的处理而设置的，在所述 正交转换器24可充分进行处理的情况下，也可省略所述转换器23。在正交转换器24，被输入的信号被分成两路分别输入至混频器241、242。在 该混频器241，该被分成两路的其中一路信号与来自局部振荡电路243的例如振荡频率为 12kHz、速率为48ksps的振荡信号混合。在混频器242，该被分成两路的另一路信号，与 来自局部振荡电路243的其相位在移相器244被位移90°后的振荡信号混合，成为经过正 交转换后的速率分别为48ksps的I成分、Q成分的信号。所述I成分、Q成分的信号通 过低通滤波器245、246而被输出，在转换器25、26，以1/2的采样频率(24kHz)被下采 样后，通过低通滤波器27、28，并输入至相位检测器29。所述转换器25、26是为了减 轻低通滤波器27、28的频带限制处理的负担而设置的，在低通滤波器27、28可充分进行 处理的情况下，也可省略所述转换器25、26。相位检测器29根据所述I、Q成分，以I = COS θ、Q = sine来计算θ = tan ^Q/l),求出信号的相位。所求出的相位在频率检测器30的加法器301，被减去通 过延迟器302所延迟的1个样本前的相位。由此求出作为相位微分量的所述频率偏差的 量。这样，相位检测器29以及频率检测器30构成检波电路，由它们进行延迟检波(delay detection)，从其输出中获得以采样率为符号速率(2.4kHz) 10倍的采样率(sampling rate) (24kHz)过采样(over-sampled)的解调信号。 所述解调信号从反正弦滤波器31经由根升余弦滤波器(root-raised-cosine filter) 32,输入至4值FSK符号再生电路33以及同步字图检测电路 (synchronization-word-pattern detection circuit) 34。所述反正弦滤波器 31 和根升余弦滤波 器32与插入在发送侧的Sine滤波器一起作为根余弦滚降滤波器(root cosine roll-off filter)
而发挥功能，两者共同构成奈奎斯特滤波器(Nyquistfilter)。而且，所述Sine滤波器 31 (应删除)对高频侧进行抑制，该反正弦滤波器31将高频侧复原(加强高频侧)，从而实现频带限制。在所述4值FSK符号再生电路33，根据解调信号的振幅值(频率偏差)对所述 4值FSK的符号数据进行解调。在该解调过程中，该4值FSK符号再生电路33如下所 述，在内部产生符号时钟，并在所述2.4kHz的该符号时钟的那一时刻，通过读取所述振 幅值(频率偏差)进行图谱判定(map-based determination)，从而判断所述振幅值(频率 偏差)相当于4值FSK的“00”、“01”、“10”、“11”中的哪一个符号值，并进行 符号数据的再生。该4值FSK符号再生电路33，如下所述，在同步字图的检测时刻被输 入来自同步字图检测电路34的重置信号(reset signal)，进行所述内部的符号时钟的时刻 调整。经所述4值FSK符号再生电路33解调的符号数据为所述4值，因此，其作为2 比特的、所述符号速率为2.4ksps的信号被输出到帧生成电路(frame formation circuit) 35。 在帧生成电路35，当所述同步字图检测电路34如下所述地检测到同步字图时，即正常地 进行接收时，将所述符号数据构成为指定的帧，并输出到语音解调部3(应为36)。此 外，关于由该同步字图检测电路34进行的符号时钟的修正以及4值FSK符号再生电路33 中的符号数据的再生，在后文中详述。所获得的此符号数据，在所述语音解调部36，通过使用指定的语音编解码电 路，被压缩的信号被伸长，由此从采样频率为所述2.4kHz的4值的数据，解调为8kHz、 16比特的PCM语音信号。该PCM语音信号在转换器37，以6倍的频率(48kHz)被过 采样，并通过低通滤波器38后，输入至数字/模拟转换器39，被解调成模拟语音信号， 经放大器40放大后，由扬声器41转化为声音。另一方面，来自所述模拟/数字转换器14的转换数据在转换器45，以1/24的频 率(4kHz)被下采样，并被输入至RSSI电路46。在RSSI电路46，通过高通滤波器461 除去在所述模拟/数字转换器14混入的直流成分后，由绝对值电路462求出绝对值，再 由低通滤波器463予以平均化而求出RSSI电平。接下来，将该RSSI电平提供给未图示 的指示器等，并且输入至AGC运算电路42。AGC运算电路42基于所述RSSI电平计算 IF增益，该计算出的数据在所述模拟/数字转换器39被模拟转换后，并进行对所述RF放 大器5、中频放大器9、13的增益控制。在以上述方式构成的FSK接收机1中，应当注意的是在本实施方式中，为了作 为修正单元的DC偏移修正电路50基于所述解调信号的最大值“11”以及最小值“00” 的中间值(F0’)，调整局部振荡电路223(或243)的振荡频率，以除去DC偏移成分 (K)-FO' = Af),而设置有修正控制电路51、52，并视情况停止其修正。此外，所述频 率转换器22是为了减少后阶段的处理而设置的，也可省略所述频率转换器22。此时，局 部振荡电路243输出振荡频率为30kHz、速率为96ksps的振荡信号，通过控制该局部振荡 电路243的振荡频率，进行基于所述频率偏差的DC偏移修正。图3是表示所述修正情况的波形图。在本实施方式中，相对于载波频率:TO，例如 将最小值“00”处的频率偏差设定为-1050HZ，将“01”处的频率偏差设定为-350HZ， 将“10”处的频率偏差设定为+350Hz，将最大值“11”处的频率偏差设定为+1050Hz。若接收侧的载波频率FO与发送侧的载波频率K) 一致，则如图3(a)所示，在采样 点处获得的符号值为所述的各频率。此外，在该图3中，为了简化说明，将采样点设为符号判定点，该符号判定点是在考虑到眼图(eyepattem)时偏差为最少的点。相对于此， 若接收侧的载波频率F0’与发送侧的载波频率K)不一致，则如图3(b)所示，在采样点处 获得的符号值产生偏差。在该图3(b)的例子中，因为接收侧的载波频率F0’偏向较高 侧，所以未出现所述最小值“00”的数据，而仅出现剩余的“01”、“10”、“11”的 数据。因此，灵敏度变差。于是，如上所述，基于解调信号的最大值“11”以及最小 值“00”的中间值(F0’)，调整局部振荡电路223 (或243)的振荡频率，从而除去DC 偏移成分CTO-FO，=Δ )。图4是用以说明所述DC偏移修正电路50的修正动作以及作为第一修正控制单 元的所述修正控制电路51的控制动作的图。作为所述解调信号，如图4(a)所示的波形 数据在以符号速率(2.4kHz)的10倍的所述24kHz被过采样的状态(24ksps)下，从所述根 升余弦滤波器32输出。该波形数据在所述4值FSK符号再生电路33以所述符号速率即 2.4kHz被采样，即可获得图4(a)中的黑圆所示的采样值(频率偏差)Pl至P9。此外， 实际上，根升余弦滤波器32的输出是如该图4(a)所示的DC波形的波高值(wave height value)数据，但在该图4(a)中，为了使说明便于理解，通过将该DC值替换成频率，刻度 (scale)以频率偏差的频率所表示。在此，所述DC偏移修正电路50为了进行DC偏移修正而导入所述采样值Pl 至P9，如图4(d)所示，当输入有大于现有值的值时，将其更新为最大值。同样地，所 述DC偏移修正电路50如图4(e)所示，当输入有小于现有值的值时，将该值更新为最小 值。另一方面，修正控制电路51如图4(f)所示，求出所述最大值与最小值之差，在该 差低于预定的阈值THl时，使所述DC偏移修正电路50的修正动作停止，在所述差达到 所述阈值THl以上时使修正动作进行，并且，使所述最大值以及最小值重置。即，所述 最大值以及最小值被更新为下一个采样点处的符号值。在此，所述阈值THl小于(最大频率偏差_最小频率偏差)，且在η值调制(η 为3以上)的情况下，大于(最大频率偏差-最小频率偏差)乂(11-2)/(11-1)，并考虑适 当的余量加以选择。在本实施方式中，η = 4，最大频率偏差为+1050Hz，最小频率偏差 为-1050Hz，因此，所述阈值THl小于2100Hz且大于1400Hz，并考虑所述余量，例如 选择 1500Hz。在图4的例子中，最初的采样值Pl的频率偏差为-350Hz，其同时被注册为最大 值以及最小值。因为下一个采样值P2处的频率偏差为+1050Hz，所以最大值被更新为 该值，而且最大值与最小值之差为1400Hz，因此，DC偏移的修正动作被禁止。相对于 此，采样值P3处的频率偏差为+1400Hz，最大值被更新为该值，而且最大值与最小值之 差为1750Hz，因此，进行DC偏移的修正动作。如图4(g)所示，该修正动作求出相当 于所述图3的Af的所述最大值与最小值的平均值，并从采样值中减去该平均值。在该 采样值P3的例子中，从所述1400Hz中减去(1400-350) Λ = 525Hz,将875Hz设为修正 后的采样值Ρ3，。在实际的修正动作中，改变所述局部振荡电路223 (或243)的振荡频率，使所输 入的频率偏差的数据降低地移位所述525Hz。S卩，所述局部振荡电路223(或243)包括 数字VCO，DC偏移修正电路50通过改变从作为振荡波形的基础的sin表读取波形(表 示振幅电平)数据的时刻，可改变振荡频率，并将该读取时刻变更为比目前的振荡频率高所述525Hz的振荡频率的时刻。通过该修正动作，之后的采样值P4至P9的频率偏差的数据被移位至参照符号 P4’至P9’，能够使所述4值FSK符号再生电路33的判定结果用比本来要变成图4 (c) 而更准确的如图4(b)所示的值来解调。当恰当地修正为所述采样值P3’时，在输入了修 正后1个样本份的数据的时刻(P7’)，最大值与最小值的绝对值大致相等，修正量(Af) 为0。另一方面，从所述加法器301输出的频率偏差量的数据被提供给静噪电路 (squelch circuit)43。在该静噪电路43，通过高通滤波器431提取杂讯成分，并由绝对值 电路432求出该杂讯的绝对值，进一步通过低通滤波器433予以平均化。由此求出静噪 大小。所述修正控制电路52，在所述静噪大小(杂讯大小)大于预定的阈值TH2的情形 下，禁止所述DC偏移修正电路50对局部振荡电路223 (或243)的振荡频率的调整。由 此防止由杂讯引起的错误的修正。图5是表示DC偏移修正电路50以及修正控制电路51、52的一结构例的图。从 所述根升余弦滤波器32输出的24ksps的解调信号，与所述4值FSK符号再生电路33同 样，在采样器501，以从所述4值FSK符号再生电路33输出的2.4ksps的符号速率的时钟 被进行采样，在减法器502，减去后述的与通过同步字图检测所获得的所述DC偏移Af 相对应的频率偏差信息后，输入至采样保持电路503、504。采样保持电路503将从重置 时刻起依次输入的数据与存储数据(storeddata)作比较，若输入了大于存储数据的数据， 则将存储数据更新为该输入值，从而求出所述最大值并予以保持。同样地，采样保持电 路504将从重置时刻起依次输入的数据与存储数据作比较，若输入了小于存储数据的数 据，则将存储数据更新为该输入值，从而求出并保持所述最小值。接下来，所述最大值 以及最小值的数据通过加法器505彼此相加，并通过除法器506被1/2分割。由此求出 所述频率偏差的信息。换句话说，在允许来自所述除法器的输出后，修正控制电路51使 采样保持电路503所保持的最大值以及采样保持电路504所保持的最小值重置。接着， 在进行该重置后，采样保持电路503以及504将依次输入的数据与存储数据作比较，并根 据该比较结果更新存储数据。所述信息经由用以除去杂讯的低通滤波器507而输入至转 换电路508，被转换为构成所述局部振荡电路223(或243)的数字VCO的波形数据读取 时刻，并提供给所述局部振荡电路223 (或243)。而且，所述修正控制电路51包括从所述采样保持电路503所保持的最大值中 减去所述采样保持电路504所保持的最小值，求出这两个值的差的减法器511 ；将该求出 的差与所述阈值THl即1500Hz作比较的阈值判定部512 ；以及在所述差为所述阈值THl 以上时，允许来自所述除法器506的输出，在所述差低于所述阈值THl时，阻止来自所 述除法器506的输出的栅极(gate)513。同样地，所述修正控制电路52包括将从所述 静噪电路43输出的静噪大小与指定的阈值TH2作比较的阈值判定部521 ；以及在所述静 噪大小为所述阈值TH2以下时，允许来自所述除法器506的输出，在所述静噪大小大于 所述阈值TH2时，阻止来自所述除法器506的输出的栅极522。根据如上所述的结构，在FSK接收机1中，为了 DC偏移修正电路50基于解调 信号的最大值与最小值的中间值，修正由于收发的频率偏差产生的DC偏移成分，而设置 有修正控制电路51，该修正控制电路51当所述最大值与最小值之差低于预定的阈值THl时，使所述DC偏移修正电路50停止修正，因此，例如在所述4值FSK信号的情况下， 对于如“00”与“01”、“10”与“11”这样的并未隔着中间值的值，或如“00” 与“10”、“01”与“11”这样的虽然隔着中间值但与该中间值的偏差不均等的值， 不进行偏移修正，仅在获得“00”与“11”的所述最大值以及最小值的情况下进行偏移 修正，即使对于多值的FSK信号，也可准确地检测出频率偏差，并恰当地除去偏移。另 外，因为在获得所述预定的阈值THl以上的信号的时刻进行偏移修正，所以无需长时间 地监视信号，就可迅速地进行偏移修正。另外，所述DC偏移修正电路50通过控制从接收高频信号中获得中频信号的频 率转换器22中的局部振荡器223、和对该获得的所述中频信号进行正交转换的正交转换 器24中的局部振荡器243中的其中之一振荡频率，由此进行偏移修正，因此，无需变更 带通滤波器224或低通滤波器245、246、27、28的特性(因为通频带相同)，还可提高相 邻信道信号除去能力。另外，修正控制电路52响应静噪电路43的输出，在杂讯大小大时，也会使所述 DC偏移修正电路50的修正动作停止，因此，还可防止由杂讯引起的误动作。这里，所述DC偏移修正电路50，如上所述，通过控制从接收高频信号中获得 中频信号的频率转换器22中的局部振荡器223、或对所获得的所述中频信号进行正交转 换的正交转换器24中的局部振荡器243的振荡频率，进行偏移修正，但作为其他实施方 式，也可如图6的解调电路61所示，所述DC偏移修正电路50，通过让减法器62从根升 余弦滤波器32所输出的24ksps解调信号的输出信号电平(output signal level)减去所述最 大值与最小值的平均值(中间值)，来直接修正解调信号本身。在此情况下，不进行所述 局部振荡器223或243的控制。如上所述，通过直接从解调信号中减去DC偏移，则无论频率偏差的量如何，均 可迅速地使符号再生。另一方面，当如上所述地控制局部振荡器223或243的振荡频率 时，所获得的中频信号的中心频率始终与带通滤波器224的中心频率一致，或与低通滤 波器245、246、27、28的通频带一致，信号劣化少，可获得高灵敏度。另外，应当注意的是在本实施方式中，为使作为帧同步检测电路的所述同步字 图检测电路34检测出同步字图，首先要进行对由所述收发的频率差引起的DC偏移Af的 修正。图7是表示所述同步字图检测电路34的一结构例的方框图。该同步字图检测电路 34大体上包括存储接收字图(所述解调信号)的指定数量、例如10个符号期间的过采 样值的存储器341;计算出所述过采样值的移动平均值的平均值计算部342;存储既定的 同步字图的所述指定数量份的平均值作为理想平均值的寄存器343 ；从所述寄存器343中 所存储的理想平均值与由所述平均值计算部342求出的移动平均值之间的差，求出DC偏 移的减法器344;从接收字图的各过采样值中减去所述DC偏移的减法器345;存储有所 述同步字图的存储器346 ；运算在所述减法器345进行DC偏移修正后的接收字图与所述 存储器346中所存储的同步字图之间的相关性的相关性运算器347 ；存储预定的阈值TH3 的寄存器348 ；比较由所述相关性运算器347求出的相关值与所述寄存器348中所存储的 阈值TH3，当该相关值大于阈值TH3时，辨识为同步字码候补的比较器349;以及当在 所述比较器349已认识到同步字码候补时，比较所述DC偏移修正后的接收字图与所述同 步字图的各符号值，当全部符号的误差处于一定的范围时，判定为已检测出同步字图的符号比较器340。图8至图12是用以说明如上所述的同步字图检测电路34的动作的波形图。此 外，在上述的说明中，过采样以符号时钟的10倍的频率进行，但为了避免使附图变得复 杂，这些图表示间隔1个采样的数据(等同于以符号时钟的5倍的频率进行过采样的情 况)。从所述根升余弦滤波器32输出的24ksps的接收字图(所述解调信号)被输入至存 储器341，在图8中，如时刻……、t-2、t-1、t0所示，每当过采样值被输入时依次进行 更新，仅最新的10个符号期间的过采样值被存储在所述存储器341中。在该图8中，过 采样值由连续的实线表示，符号值Pll至P20由圆圈表示。接下来，在平均值计算部342，每当存储器341的存储内容被更新时，计算其平 均值，并依次求出如图9所示的过采样值的移动平均值。然后，在作为偏移运算单元的 减法器344，从所述平均值计算部342输出的移动平均值减去寄存器343中所存储的同步 字图的所述10个符号期间的平均值，从而求出DC偏移(频率修正量)Δ f。而且，在减 法器345，通过从所述存储器341中所存储的接收字图的各过采样值中减去所述DC偏移 Af,获得DC偏移修正后的接收字图。在相关运算器347，计算所述DC偏移修正后的接收字图与存储器346中所存储 的同步字图之间的相关性(卷积)，求出图10所示的相关值。S卩，当设同步字图为ai，接 收字图为bi时，相关值F为F = Z[aiX(bi_Af)](其中，i为采样数，且i=l，2，……， 91)。在所述FSK的情况下，例如80或40msec的帧数据包括包含同步突发(synchronous burst)的同步字码、以及作为主体数据的业务信道(traffic channel)。所述存储器346中所 存储的同步字图为该同步字码的图案。在作为候补判定单元的比较器349，比较以所述方式求出的相关值F与寄存器 348中所存储的阈值TH3时，在图8至图10所示的例子中，如图11所示，所述相关值F 在5个样本前的时刻t-5大于阈值TH3，则比较器349判定接收了同步字码候补，并且， 将该时刻t-5判定为暂定的符号时刻。S卩，在该相关性运算(卷积)中，接收字图，通过 进行偏移修正，从而执行向图8至图11所示的曲线中的y轴方向的偏移(移位)，并通过 依次输入而变成与执行向χ轴方向的偏移等价，从而判定是否与固定的同步字图吻合。接下来，以所述候补判定作为触发(trigger)，作为最终判定单元的符号比较器 340如图12所示，对于符号值Pll至P20修正所述DC偏移Δ f，并将修正后的符号值 Ρ1Γ至P20’与所述存储器346中所存储的同步字图中的相应的符号值作比较，当全部 符号的误差处于一定的范围时，最终判定为检测到了同步字图。即，当将同步字图的符 号值设为Ak，并将接收字图的符号值设为Bk时，误差E为E = Z|Ak-(Bk-Af)|(其中， k为采样数，且k=l，2，……，10)，当该误差E在指定的阈值TH4以内时，符号比 较器340进行最终的同步判定。在所述同步字图的检测判定中，如下所述，符号比较器340在同步字图的检测 时刻，将重置信号提供给4值FSK符号再生电路33，以调整内部的符号时钟的时刻。另 外，符号比较器340以如上所述的判定中所使用的暂定的DC偏移Af作为真值，将与其 对应的值作为频率偏差信息提供给所述4值FSK符号再生电路33以及DC偏移修正电路 50，并以下述方式进行DC偏移修正，直至通信结束为止。此外，符号比较器340在检 测到同步字图时，通知所述4值FSK符号再生电路33以及帧生成电路35已检测到同步字图，即正在正常地进行接收，允许所述4值FSK符号再生电路33中的符号再生以及帧生 成电路35中的帧形成，即允许输出语音。另一方面，当比较器349检测出相关值为阈值 TH3以下时，以及当符号比较器340未检测到同步字图时，不进行如上所述的控制输出。通过采用如上所述的结构，在相关性运算器347进行相关性运算(卷积)之前， 已由减法器344除去了 DC偏移Af，因此，可严格确定用于符号比较器340判定同步字 码检测的阈值。而且，因为并非根据相关性运算(卷积)结果判定检测出同步字码，而 是以全部符号点的误差处于一定的范围作为最终的检测条件，因此，最终可迅速且高精 度地使帧同步。另外，应当注意的是，在本实施方式中，在所述4值FSK符号再生电路33，进 行获得所述图4(a)中的采样值(频率偏差)Pl至P9、P3’至P9’的符号时钟的修正。 图13是表示所述4值FSK符号再生电路33的一结构例的方框图。在该4值FSK符号再 生电路33，从所述根升余弦滤波器32输出的以符号速率的10倍的速率被过采样的解调信 号被输入至减法器330，并减去对应于由所述同步字图检测电路34的符号比较器340对同 步字图进行检测而获得的DC偏移Af的频率偏差信息后，被输入至位移寄存器331-1。 与位移寄存器331-1级联地连接有两级的位移寄存器331-2、331-3，当新的采样数据被 输入时，其被依次位移。因此，在所述过采样的周期，最新的数据被保存在位移寄存器 331-1中，最旧的数据被保存在位移寄存器331-3中，共保存3份样本。此外，仅当同步字图检测电路34检测到同步字图时，即仅当接收帧且正常地进 行接收时，才通过所述减法器330进行频率偏差信息的减算。除此以外，通过所述DC偏 移修正电路50进行的对局部振荡器223、243的振荡频率的控制，或通过减法器62的DC 偏移成分的减算来进行补偿。而且，当检测到同步字图时，所述符号比较器340输出该 DC偏移Δ f，在未检测到同步字图期间，Af=0。这样，当由同步字图检测电路34检 测到同步字图时，优先进行基于此时所检测出的DC偏移Af的修正，从而可迅速地补偿 所述DC偏移Δ f。在此，同样地，在所述DC偏移修正电路50，通过减法器502进行对应于该DC 偏移Af的频率偏差信息的减算，由此，在所述同步字图检测电路34的同步字图检测 中，如上所述，可迅速地通过4值FSK符号再生电路33的减法器330减去频率偏差信 息，并以与补偿DC偏移的情况相同的条件，进行该DC偏移修正电路50内的修正动作。 即，如上所述，在4值FSK符号再生电路33，优先执行基于同步字图检测电路34的同步 字图检测的DC偏移修正，为了使该修正不与所述DC偏移修正电路50的修正重复，在 该DC偏移修正电路50，通过所述减法器502减去频率偏差信息。在未检测到同步字图 期间，所述符号比较器340将所述频率偏差信息设为0，因此，该DC偏移修正电路50的 对局部振荡器223、243等的修正完全地发挥功能。另外，检测出所述同步字图的通信(呼叫)使用基于最初的同步字码获得的所述 频率偏差信息(DC偏移)，且持续使用该频率偏差信息(DC偏移)，直至该通信(呼叫) 结束。另外，如所述同步字图检测电路34检测到同步字图，则此后可通过4值FSK符 号再生电路33的通常的符号再生来检测同步字码，因此，所述同步字图检测电路34不进 行对于同步字图的检测处理，直至该通信(呼叫)结束。因此，因为在存在频率偏差的 情况下进行接收，所以与由所述DC偏移修正电路50进行的修正动作相比，所述带通滤波器224或低通滤波器245、246、27、28中的相性变差，但因为能够检测出同步字图， 所以所述4值FSK符号再生电路33中输入有可顺利解调的信号，再生后的符号数据无错 误且无问题。返回图13，所述各位移寄存器331-1至3的存储内容通过栅极电路332，在计时 器333产生的所述符号时钟的时刻，分别被导入到位移寄存器334-1至3中。因此，在 各位移寄存器334-2、334-1、334-3中，存储有图14所示的理想的符号点P附近的采样 点T2及其前后的采样点Tl、T3处的采样值。而且，采样点T2处的采样值被输入至符号 判定部335，判定作为根据该采样点T2处的采样值推断出的实际的符号点P的符号值， 最有可能是所述“00”、“01”、“10”、“11”中的哪一个，其判定结果作为所述2 比特、2.4ksps的信号被输出到帧生成电路35。另外，从符号判定部335输出对应于所述判定结果的符号值的理想的振幅电 平，在减法器336-1至3中，从所述各位移寄存器334-1至3的存储内容中减去该理想的 振幅电平。该减算结果，即与所述理想的振幅电平之间的误差(差值)的大小Vl至V3 中，位移寄存器334-1、3即采样点Tl、T3处的采样值的误差VI、V3的大小被输入至 选择器337，判断哪一个误差大。并且，误差小的一方，即图14中的采样点T3作为应 使采样点T2移动的方向的数据(指标)，被输出到时刻修正电路338。另一方面，所述减法器336-2中的误差的大小V2被作为修正量的数据输入至 所述时刻修正电路338，该时刻修正电路338将符号作为修正方向的数据而与对应于所 述修正量的数据的计数值加以组合，并将其作为时刻控制信号，经由环路滤波器(loop filter) 339输出到所述计时器333。所述环路滤波器339包括IIR滤波器等低通滤波器，时 间常数越大，则所述符号时钟越稳定，时间常数越小，则所述符号时钟的追随性越好。所述计时器333包括数字VCO等自运行计数器(free-raraiing counter)，其振荡频 率被设定为符号频率，在达到符号周期(符号时刻)时，除去溢出部分，并重置之后再次 开始计数动作。而且，符号时刻是所述数字VCO的相位通过0°的时刻。例如，若使 VCO的相位的O至360° (1个符号周期)对应于计数器的O至30000的计数值，则计时 器333对于每一个过采样点T加上3000，从而能够从24ksps的过采样的数据中再生可采 样符号速率为2.4ksps的符号值的符号时钟。而且，计时器333在所述图14的情况下，将所述数字VCO的相位为0°时的 计数值初始设定为500，以使下一个符号时钟以采样点T3的方向、即前进的方向作为修 正方向，以与采样点T2处的误差V2相对应的量作为修正量，例如前进500个计数。据 此，仅在该计时器333计数500次的期间，符号时刻加快，下一个采样点T2接近于实际 的符号点P。具体而言，在重复计数动作的过程中，若修正所述500个计数值，则计时 器333在30500时溢出(overflow)，此时重置，并将此次的修正值500与除去了溢出部分 的500相加后，再次开始计数动作，下一次会在31000时溢出。这样，当合计的修正值 达到3000时，采样时刻被加快1个样本份。在图15中，作为所述计时器333的计数动作的例子，表示将初始值设定为负值 并使符号时刻延迟的情况。通过增大该计时器333的最大值，分辨率提高，通过提高过 采样的采样速率，修正精度提高。此外，在所述采样点T2处的误差V2小于指定值时， 通过设置不进行上述时刻修正的死区(dead-band)，可提高稳定性。另外，该计时器333根据从所述同步字图检测电路34的符号比较器340输出的所述重置信号，在同步字图的 检测时刻，强制地重置为0，并再次开始计数动作。如上所述，本实施方式的4值FSK符号再生电路33为了在预定的符号点对解调 信号进行采样，并根据所获得的符号数据的振幅值再生解调数据，对于以高于符号时钟 的频率对所述解调信号进行过采样所得的符号数据中接近于所述符号点P的采样点T2及 其前后的采样点Tl、T3这3个点的符号数据，通过构成运算单元的位移寄存器331-1至 3、栅极电路332、位移寄存器334-1至3、符号判定部335以及减法器336-1至3，求出 与应在符号点P处获得的理想的振幅电平之间的差值Vl至V3，并通过作为选择单元的选 择器337选择所述前后的采样点Tl、T3中所述差值VI、V3较小的测定点，时刻修正电 路338使自运行的所述计时器333的下一个符号点的采样时刻，向由所述选择器337选择 的采样点T3侧移动对应于所述采样点T2处的差值V2的时间。因此，例如为“00”、“01”、“10”、“11”的4值的调制波的情况下， 即使在如“00”与“01”或“10”与“11”并未隔着中间值的转移，或如“00”与 “10”、“01”与“11”虽然隔着中间值但距该中间值的偏差为不均等的转移的情况
下，采样时刻的偏差最大以各过采样的周期而被逐步修正。另外，即使采样时刻产生接 近于180°的较大的偏差，仍可检测出应修正时刻的方向。这样，可根据多值调制波再生 稳定的符号时钟。另外，因为不依赖于眼图的开口率(aperturerate)，所以易于应对滚降 率(roll-of frate)的变更。另外，因为大致在符号点P附近的采样点T2及其前后的采样 点Tl、T3这3个点处进行时刻运算，所以还可减少运算量。此种符号时钟的再生方法 并不限于频率调制，也可适用于相位调制等存在眼图的各种调制方式。另外，在所述同步字图检测电路34的同步字图的检测时刻，自运行的所述计时 器333以及环路滤波器339强制地被重置，因此，可从主体数据(业务信道)的前端起再 生高精度的符号时钟。另外，在减法器330，根据解调信号修正DC偏移成分，因此， 可使在采样点T2处获得的符号数据接近于所述理想的振幅电平，从而可再生更稳定的时 钟。这里，在日本专利公开公报特开2007-150472中公开了与所述专利文献1同样 的、可消除因除去DC偏移而造成的响应延迟，即使是较少的同步字码也可减少误检测的 同步字码检测装置。根据该以往技术的同步字码检测装置，接收的同步字码候补与正式 的同步字码的误差(差)的平均值被作为偏移量，基于从误差减去偏移量的值的平方和求 取与正式的同步字码的相异度，当相异度低于阈值时，判断为检测出同步字码。然而在该以往技术中，仅在各符号点求取误差，来求出平均值。而在本实施方 式中，求取10个符号期间的过采样值的总的平均值，根据与同步字码的理想平均值的差 求取偏移量。因此，虽然在以往技术中其采样点少、抗杂音性差，例如，同步字码为10 符号时，以往技术下杂音的影响为1/10大小，但是在本实施方式下，由于是10倍过采 样，杂音的影响可降低至1/100大小。实际上，在以往技术下，对于各符号点，首先运 算接收的同步字码候补与正式的同步字码的误差，因此负担大，难以适用于本实施方式 所述的过采样的数据。另外，在本实施方式中，首先进行接收字图的DC偏移的修正，然后进行与同步 字图的相关性运算，因此两者间不会产生极端的差，所述相关器347可采用抗杂音性强的积和运算型的相关器。如上所述，本说明书揭示了各种方式的技术，其中的主要技术归纳如下。本发明一实施方式所涉及的帧同步检测电路，从接收的字图检测出帧同步，包 括平均值计算部，计算指定数量的接收字图的移动平均值；偏移运算部，将预先求出 的所述指定数量的同步字图的移动平均值作为理想平均值，并根据所述理想平均值与所 述平均值计算部求出的移动平均值之差求出DC偏移；减算部，从接收字图的各符号值 中减去所述DC偏移；相关性运算部，运算在所述减算部中的DC偏移修正后的接收字图 与所述同步字图之间的相关性；候补判定部，比较由所述相关性运算部求出的相关值与 预先设定的阈值，当所述相关值大于所述阈值时，辨识为同步字码候补；以及最终判定 部，在由所述候补判定部辨识了同步字码候补时，比较所述DC偏移修正后的接收字图与 所述同步字图的各符号值，在全部符号的误差处于一定的范围内时，判定为检测出同步 字图。根据如上结构的帧同步检测电路，在数字无线接收机中，当根据接收的字图检 测用于采样符号值的帧同步(同步字码)时，首先由平均值计算部计算出指定数量的接收 字图的移动平均值，且偏移运算部以既定的指定数量的同步字图的移动平均值作为理想 平均值，通过求出它们的差，求出例如对应于FSK中的频率修正量的DC偏移。接着， 在减算部中，从接收字图的各符号值减去其DC偏移(频率修正量)，然后在相关性运算 部中，运算与所述既定的同步字图之间的相关性。接着，比较作为其运算结果的相关值 与指定的阈值，当只是大于阈值时并不判定为检测出同步字码，而是在候补判定部将其 辨识为同步字码候补，然后在最终判定部中，比较所述DC偏移修正后的接收字图与所述 同步字图的各符号值，当全部符号的误差处于一定的范围内时，最终判定为检测到了同 步字图。因此，在相关性运算(卷积)之前已除去了 DC偏移，于是可严格规定用于判定 检测出同步字码的阈值，而且并非根据相关性运算的结果判定为检测出同步字码，而是 以全部符号点的误差处于一定的范围内作为最终的检测条件，因此，最终可迅速且高精 度地确立帧同步。另外，在另一实施方式中，上述的帧同步检测电路还包括符号再生电路，通过 在指定的符号时钟的时刻对具有与调制波的频率或相位的偏差相对应的振幅的解调信号 进行采样再生符号数据，其中，所述最终判定部，当判定为检测出同步字图时，将由所 述减算部求出的DC偏移作为所述解调信号的频率偏差信息输出至所述符号再生电路。根据该结构，在符号再生电路中，从字图(解调信号)中减去所述DC偏移分 量，从而能够高精度地进行符号值的判定。另外，在另一实施方式中，上述的帧同步检测电路还包括计时器，生成所述符 号再生电路的所述符号时钟，其中，所述最终判定部，当判定为检测出同步字图时，在 检测出所述同步字图的时刻重置所述计时器。根据该结构，响应同步字图的检测，重置生成用于在符号再生电路采样符号值 的符号时钟的计时器，从而能够迅速地使符号再生电路的符号时钟与符号时刻一致。另外，在另一实施方式中，上述的帧同步检测电路还包括环路滤波器，在所述 符号再生电路，将通过再生符号而获得的所述符号时钟的时刻修正量以及修正方向的数据赋予所述计时器，其中，所述最终判定部，也一并重置所述环路滤波器。根据该结构，为了稳定而设置在控制符号再生电路中的符号时钟的环路的滤波 器也配合同步字图的检测而被重置，因此，能够迅速地使符号再生电路中的符号时钟与 符号时刻一致。另外，在另一实施方式中，FSK接收机将所述的同步检测电路用于所述同步字 码的检测。根据该结构，可迅速并高精度地确立帧同步。该申请以2008年7月31日提出的日本专利申请特愿2008-198885为基础，其内 容包含于本申请。为了表述本发明，在上述内容中，参照附图并通过实施方式，恰当且详细地说 明了本发明，但应当认识到对于本领域技术人员而言，可容易地对上述实施方式进行变 更及/或改良。因此，本领域技术人员所实施的变更方式或改良方式，只要不脱离权利 要求书所记载的保护范围，则解释为该变更方式或该改良方式包含于本权利要求的保护 范围。产业上的可利用性根据本发明，可提供一种帧同步检测电路以及FSK接收机。
权利要求
1.一种帧同步检测电路，从接收的字图检测帧同步，其特征在于包括平均值计算部，计算指定数量的接收字图的移动平均值；偏移运算部，将预先求出的所述指定数量的同步字图的移动平均值作为理想平均 值，并根据所述理想平均值与所述平均值计算部求出的移动平均值之差求出DC偏移；减算部，从接收字图的各符号值减去所述DC偏移；相关性运算部，运算在所述减算部中的DC偏移修正后的接收字图与所述同步字图之 间的相关性；候补判定部，比较由所述相关性运算部求出的相关值与预先设定的阈值，当所述相 关值大于所述阈值时，辨识为同步字码候补；以及最终判定部，在由所述候补判定部辨识了同步字码候补时，比较所述DC偏移修正后 的接收字图与所述同步字图的各符号值，在全部符号的误差处于一定的范围内时，判定 为检测出同步字图。
2.根据权利要求1所述的帧同步检测电路，其特征在于还包括符号再生电路，通过在指定的符号时钟的时刻对具有与调制波的频率或相位的偏差 相对应的振幅的解调信号进行采样再生符号数据，其中，所述最终判定部，在判定为检测出同步字图时，将由所述减算部求出的DC偏移作为 所述解调信号的频率偏差信息输出至所述符号再生电路。
3.根据权利要求2所述的帧同步检测电路，其特征在于还包括计时器，生成所述符号再生电路的所述符号时钟，其中，所述最终判定部，当判定为检测出同步字图时，在检测出所述同步字图的时刻重置 所述计时器。
4.根据权利要求3所述的帧同步检测电路，其特征在于还包括环路滤波器，在所述符号再生电路，将通过再生符号而获得的所述符号时钟的时刻 修正量以及修正方向的数据赋予所述计时器，其中，所述最终判定部，也一并重置所述环路滤波器。
5.—种FSK接收机，其特征在于将如权利要求1至4中任一项所述的帧同步检测电路用于所述同步字码的检测。
全文摘要
本发明提供一种帧同步检测电路以及FSK接收机。在图中，根据接收字图的过采样值(实线)，在指定符号期间，依次求出移动平均值(□)，并求出与指定的同步字图的指定符号期间的平均值的差来作为DC偏移Δf。接着，从接收字图中减去所述Δf，并进行与同步字图之间的相关性运算，求出如黑圆表示的相关值(●)。而且，当该相关值超过指定的阈值时，判定为接收了同步字码候补，并比较接收字图的DC偏移修正后的符号值P11’至P20’与同步字图的符号值，当全部符号的误差处于一定的范围内时，最终判定为检测到了同步字图。
文档编号H04L27/14GK102017556SQ20098011436
公开日2011年4月13日 申请日期2009年3月27日 优先权日2008年7月31日
发明者柴田和则 申请人:艾可慕株式会社