专利名称：一种速率匹配实现方法和系统的制作方法
技术领域：
本发明涉及通信领域，具体而言，尤其涉及LTE (长期演进)中一种速率匹配实现 方法和系统。
背景技术：
在移动通信系统中，信道中传输的数据经过信道编码后产生部分冗余数据，这些 冗余信息用于给解码器提供更多的解码信息，提高解码成功率。如果将这些冗余信息全部 传输，会造成传输效率下降。因此一个比较好的方法就是根据信道的质量选择传输信息的 多少，例如信道质量比较好时只传输原始信息，反之信道质量比较差时，除传输原始信息位 还要传输较多的校验位。因此需要对信道编码器产生的数据进行选择传输，而速率匹配就 是实现编码数据选择传输的功能。当前速率匹配的处理方法主要采用按照TS36. 212中协议描述的方法。如图1所 示，首先对系统位，校验1和校验2分别进行交织处理，并存储在3个缓冲区中，然后根据起 始位置和软缓冲区(NCB)的大小从这三个缓冲区中读取数据，其中如果是在系统位缓冲区 中则顺序读取，如果在校验位缓冲区中则交错读取校验位缓冲区，判断读出的数据是否为 有效数据，如果非有效数据则忽略，继续读取，否则，输出有效数据。这里无效数据指码块分 割时第一个数据块添加的NULL和速率匹配时第一行不够32个数据而添加的NULL。这种实现方式中由于要存储的数据有三种格式，分别为0，1和NULL数据，这样就 需要2bit表示一个数据，因此缓冲区只有不到一半的空间用于存储有效数据，存储效率比 较低。而且这种处理方式非常耗费时间，例如最大写入数据个数为6176个数据，如果不计 循环读取就顺序读取3个这样的数据，总共185 个数据，那么写入时间至少6176个时钟 周期，读出时间至少185 个时钟周期，所以需要19204个时钟周期，对于比特级处理造成 了瓶颈。在LTE基带处理中，速率匹配是比特级处理的一个瓶颈，提高速率匹配处理速率 是一项迫切需求。
发明内容
本发明要解决的技术问题是提供一种速率匹配实现方法和系统，提高存储效率和 处理速度。为了解决上述问题，本发明提供了一种速率匹配实现方法，包括根据系统位数据、校验1数据、校验2数据建立系统位矩阵、校验1矩阵和校验2 矩阵，在各矩阵添加无效数据后，对各矩阵进行交织处理；获取交织处理后所述系统位矩阵、校验1矩阵和校验2矩阵中有效数据的位置 信息，根据该位置信息确定存储地址；确定起始位置和软缓冲区末尾位置在存储器中的位 置；根据所述存储地址将所述系统位矩阵、校验1矩阵和校验2矩阵中的有效数据存入存储器；根据起始位置和软缓冲区末尾位置在存储器中的位置从所述存储器中读取所需 数据。进一步地，上述方法还可具有以下特点，进行交织处理前，将所述校验2矩阵的所 有数据进行移位，使得移位后校验2矩阵的交织操作与系统位矩阵、校验1矩阵的交织操作 相同。进一步地，上述方法还可具有以下特点，将所述校验2矩阵的所有数据进行移位 包括，将所述校验2矩阵的所有数据向左移一位，其中，每行第一列的数据移动到前一行的 最后一列，第一行第一列的数据移至最后一行最后一列。进一步地，上述方法还可具有以下特点，所述获取系统位矩阵中有效数据的位置 信息，根据位置信息确定存储地址包括设置参考位置，计算有效数据与参考位置的绝对距离，以及所述有效数据与参考 位置之间的无效数据的个数，二者相减得到有效数据与参考位置的有效距离，根据所述有 效距离确定有效数据的存储地址。进一步地，上述方法还可具有以下特点，获取校验1矩阵、校验2矩阵中有效数据 的位置信息，根据位置信息确定存储地址包括对校验1矩阵和校验2矩阵任一相同位置，如果校验1矩阵或者校验2矩阵在该位 置上存在有效数据，则计算校验1矩阵该位置与参考位置的有效距离，得到第一有效距离， 计算校验2矩阵该位置与参考位置的有效距离，得到第二有效距离，将二者相加，得到第三 有效距离；根据第三有效距离确定校验1矩阵和校验2矩阵该位置上的有效数据的存储地 址；其中，按如下方式计算任一位置与参考位置的有效距离设置参考位置，计算该位置与参考位置的绝对距离，以及所述位置与参考位置之 间的无效数据的个数，二者相减得到该位置与参考位置的有效距离。进一步地，上述方法还可具有以下特点，所述根据第三有效距离确定校验1矩阵 和校验2矩阵该位置上的有效数据的存储地址包括根据第三有效距离确定一存储地址；如果校验1矩阵该位置上存在有效数据，将该存储地址作为校验1矩阵该位置的 有效数据的存储地址；如果校验2矩阵该位置上存在有效数据，将该存储地址的下一存储 地址作为校验2矩阵该位置上的有效数据的存储地址。进一步地，上述方法还可具有以下特点，根据所述存储地址将所述系统位矩阵的 有效数据存储在一个存储器中，将所述校验1矩阵和校验2矩阵中的有效数据存入一个双 口存储器中，校验1矩阵和校验2矩阵各占用该双口存储器的一个端口。本发明还提供一种速率匹配实现系统，包括地址计算模块，用于根据系统位数据、校验1数据、校验2数据建立系统位矩阵、校 验1矩阵和校验2矩阵，在各矩阵添加无效数据后，对各矩阵进行交织处理，获取交织处理 后所述系统位矩阵、校验1矩阵和校验2矩阵中有效数据的位置信息，根据位置信息确定存 储地址；数据存储模块，用于根据所述存储地址将所述系统位矩阵、校验1矩阵和校验2矩
5阵中的有效数据存入存储器；预处理模块，用于确定起始位置和软缓冲区末尾位置在存储器中的位置；读出模块，根据起始位置和软缓冲区末尾位置在存储器中的位置从所述存储器中 读取所需数据。进一步地，上述系统还可具有以下特点，所述地址计算模块，还用于在进行交织处 理前，将所述校验2矩阵的所有数据进行移位，使得移位后校验2矩阵的交织操作与系统位 矩阵、校验1矩阵的交织操作相同。进一步地，上述系统还可具有以下特点，所述地址计算模块，用于在对所述校验2 矩阵进行交织处理前，将所述校验2矩阵的所有数据向左移一位，其中，每行第一列的数据 移动到前一行的最后一列，第一行第一列的数据移至最后一行最后一列，然后再对移位后 的校验2矩阵进行交织处理。进一步地，上述系统还可具有以下特点，所述地址计算模块，用于按如下方式获取 系统位矩阵中有效数据的位置信息，根据位置信息确定存储地址设置参考位置，计算有效数据与参考位置的绝对距离，以及所述有效数据与参考 位置之间的无效数据的个数，二者相减得到有效数据与参考位置的有效距离，根据所述有 效距离确定有效数据的存储地址。进一步地，上述系统还可具有以下特点，所述地址计算模块，用于按如下方式获取 校验1矩阵、校验2矩阵中有效数据的位置信息，根据位置信息确定存储地址对校验1矩阵和校验2矩阵任一相同位置，如果校验1矩阵或者校验2矩阵在该位 置上存在有效数据，则计算校验1矩阵该位置与参考位置的有效距离，得到第一有效距离， 计算校验2矩阵该位置与参考位置的有效距离，得到第二有效距离，将二者相加，得到第三 有效距离；根据第三有效距离确定校验1矩阵和校验2矩阵该位置上的有效数据的存储地 址；其中，按如下方式计算任一位置与参考位置的有效距离设置参考位置，计算该位置与参考位置的绝对距离，以及所述位置与参考位置之 间的无效数据的个数，二者相减得到该位置与参考位置的有效距离。进一步地，上述系统还可具有以下特点，所述地址计算模块，用于根据第三有效距 离确定一存储地址；如果校验1矩阵该位置上存在有效数据，将该存储地址作为校验1矩阵 该位置的有效数据的存储地址；如果校验2矩阵该位置上存在有效数据，将该存储地址的 下一存储地址作为校验2矩阵该位置上的有效数据的存储地址。采用本发明所述方法和系统，与现有技术相比，只存储有效数据，提高了存储效 率，另外，不需要进行有效数据和无效数据的判断，提高了处理速度，达到了消除系统瓶颈 的效果，节省了存储面积节省50%和处理时间最多可以提高1个数量级，提高了系统性能。
图1是3GPP TS36. 212中速率匹配框图；图2是数据矩阵未进行交织变换的模型；图3是数据矩阵进行交织变换后的模型；图4是系统位和校验1输入数据形成的矩阵；
图5是校验2输入数据进行变换后的矩阵；图6是本发明速率匹配实现系统框图。
具体实施例方式本发明的核心思想是获取交织后有效数据的位置信息，根据该位置信息只将有 效数据存储到存储器中，可以节约存储空间，而且存储时直接对校验1数据和校验2数据交 错存储，读取数据时直接读取存储器中的有效数据，不需要进行有效数据和无效数据的判 断，可以提高处理速度。本发明提供的速率匹配实现方法包括步骤101，将系统位，校验1和校验2数据根据码块大小建立矩阵模型，系统位矩 阵，校验1矩阵和校验2矩阵大小均为r_sub*32，其中r_sub = code_size/32的向上取整 值。r_sub代表矩阵行数，code_size表示码块大小。本实施例中矩阵列数为32，也可 根据需要设置为其它值。步骤102，在系统位和校验1，校验2中添加NULL(即无效数据)，包括两部分产生 的NULL，一部分是速率匹配中添加的，个数等于r_Sub*32-COde_Size，另一部分是对第一 个码块进行码块分割时添加的，码块分割时添加的无效数据个数可以通过上游模块计算传 递。总的无效数据个数用null_all表示，此时，各矩阵中前null_all个位置均为无效数据， 其余为有效数据。如图2、4所示，其中η代表NULL，即无效数据，d代表有效数据，图2中第 一行表示有若干个NULL空行，第二行表示有NULL的数据行，其余全为数据行，图2仅为示 例，具体包含多少个NULL空行根据产生的NULL决定。步骤103，将所述校验2矩阵的所有数据进行移位，使得移位后校验2矩阵的交织 操作与校验1矩阵的交织操作相同；一种移位方法为对校验2矩阵进行变换，将校验2矩 阵的所有数据向左移一位，即第1行第1列的数据移到最后一行最后一列(第32列)位置， 第1行第2列的数据移到第1行第1列的位置，每一行的第一列的数据移动到前一行的最 后一列的位置，其余数据依次类推完成矩阵变换。变换后，校验2矩阵的最后一行的最后一 列的数据为无效数据，校验2矩阵的前null_all-l个位置为无效数据。图3、5表示经过交 织变换后的矩阵结构，其中第二行变成了数据和NULL的交错列。作了该变换后，校验2矩 阵可以进行和系统位矩阵、校验1矩阵相同的交织处理，简化了交织过程。当然，也可以根 据需要移动多位，本发明对此不做限定，只要使得变换后的校验2矩阵可以进行和系统位 矩阵、校验1矩阵相同的交织处理即可。 步骤104，对系统位矩阵，校验1矩阵和变换后的校验2矩阵进行交织变换，交织规 则如下
表1列间交织图样表
权利要求
1.一种速率匹配实现方法，其特征在于，包括根据系统位数据、校验1数据、校验2数据建立系统位矩阵、校验1矩阵和校验2矩阵， 在各矩阵添加无效数据后，对各矩阵进行交织处理；获取交织处理后所述系统位矩阵、校验1矩阵和校验2矩阵中有效数据的位置信息，根 据该位置信息确定存储地址；确定起始位置和软缓冲区末尾位置在存储器中的位置；根据所述存储地址将所述系统位矩阵、校验1矩阵和校验2矩阵中的有效数据存入存 储器；根据起始位置和软缓冲区末尾位置在存储器中的位置从所述存储器中读取所需数据。
2.如权利要求1所述的方法，其特征在于，进行交织处理前，将所述校验2矩阵的所有 数据进行移位，使得移位后校验2矩阵的交织操作与系统位矩阵、校验1矩阵的交织操作相 同。
3.如权利要求2所述的方法，其特征在于，将所述校验2矩阵的所有数据进行移位包 括，将所述校验2矩阵的所有数据向左移一位，其中，每行第一列的数据移动到前一行的最 后一列，第一行第一列的数据移至最后一行最后一列。
4.如权利要求1所述的方法，其特征在于，所述获取系统位矩阵中有效数据的位置信 息，根据位置信息确定存储地址包括设置参考位置，计算有效数据与参考位置的绝对距离，以及所述有效数据与参考位置 之间的无效数据的个数，二者相减得到有效数据与参考位置的有效距离，根据所述有效距 离确定有效数据的存储地址。
5.如权利要求1所述的方法，其特征在于，获取校验1矩阵、校验2矩阵中有效数据的 位置信息，根据位置信息确定存储地址包括对校验1矩阵和校验2矩阵任一相同位置，如果校验1矩阵或者校验2矩阵在该位置上 存在有效数据，则计算校验1矩阵该位置与参考位置的有效距离，得到第一有效距离，计算 校验2矩阵该位置与参考位置的有效距离，得到第二有效距离，将二者相加，得到第三有效 距离；根据第三有效距离确定校验1矩阵和校验2矩阵该位置上的有效数据的存储地址；其中，按如下方式计算任一位置与参考位置的有效距离设置参考位置，计算该位置与参考位置的绝对距离，以及所述位置与参考位置之间的 无效数据的个数，二者相减得到该位置与参考位置的有效距离。
6.如权利要求5所述的方法，其特征在于，所述根据第三有效距离确定校验1矩阵和校 验2矩阵该位置上的有效数据的存储地址包括根据第三有效距离确定一存储地址；如果校验1矩阵该位置上存在有效数据，将该存储地址作为校验1矩阵该位置的有效 数据的存储地址；如果校验2矩阵该位置上存在有效数据，将该存储地址的下一存储地址 作为校验2矩阵该位置上的有效数据的存储地址。
7.如权利要求1所述的方法，其特征在于，根据所述存储地址将所述系统位矩阵的有 效数据存储在一个存储器中，将所述校验1矩阵和校验2矩阵中的有效数据存入一个双口 存储器中，校验1矩阵和校验2矩阵各占用该双口存储器的一个端口。
8.一种速率匹配实现系统，其特征在于，包括地址计算模块，用于根据系统位数据、校验1数据、校验2数据建立系统位矩阵、校验1矩阵和校验2矩阵，在各矩阵添加无效数据后，对各矩阵进行交织处理，获取交织处理后所 述系统位矩阵、校验1矩阵和校验2矩阵中有效数据的位置信息，根据位置信息确定存储地 址；数据存储模块，用于根据所述存储地址将所述系统位矩阵、校验1矩阵和校验2矩阵中 的有效数据存入存储器；预处理模块，用于确定起始位置和软缓冲区末尾位置在存储器中的位置；读出模块，根据起始位置和软缓冲区末尾位置在存储器中的位置从所述存储器中读取 所需数据。
9.如权利要求8所述的系统，其特征在于，所述地址计算模块，还用于在进行交织处理 前，将所述校验2矩阵的所有数据进行移位，使得移位后校验2矩阵的交织操作与系统位矩 阵、校验1矩阵的交织操作相同。
10.如权利要求9所述的系统，其特征在于，所述地址计算模块，用于在对所述校验2矩 阵进行交织处理前，将所述校验2矩阵的所有数据向左移一位，其中，每行第一列的数据移 动到前一行的最后一列，第一行第一列的数据移至最后一行最后一列，然后再对移位后的 校验2矩阵进行交织处理。
11.如权利要求8所述的系统，其特征在于，所述地址计算模块，用于按如下方式获取 系统位矩阵中有效数据的位置信息，根据位置信息确定存储地址设置参考位置，计算有效数据与参考位置的绝对距离，以及所述有效数据与参考位置 之间的无效数据的个数，二者相减得到有效数据与参考位置的有效距离，根据所述有效距 离确定有效数据的存储地址。
12.如权利要求8所述的系统，其特征在于，所述地址计算模块，用于按如下方式获取 校验1矩阵、校验2矩阵中有效数据的位置信息，根据位置信息确定存储地址对校验1矩阵和校验2矩阵任一相同位置，如果校验1矩阵或者校验2矩阵在该位置上 存在有效数据，则计算校验1矩阵该位置与参考位置的有效距离，得到第一有效距离，计算 校验2矩阵该位置与参考位置的有效距离，得到第二有效距离，将二者相加，得到第三有效 距离；根据第三有效距离确定校验1矩阵和校验2矩阵该位置上的有效数据的存储地址；其中，按如下方式计算任一位置与参考位置的有效距离设置参考位置，计算该位置与参考位置的绝对距离，以及所述位置与参考位置之间的 无效数据的个数，二者相减得到该位置与参考位置的有效距离。
13.如权利要求12所述的系统，其特征在于，所述地址计算模块，用于根据第三有效距 离确定一存储地址；如果校验1矩阵该位置上存在有效数据，将该存储地址作为校验1矩阵 该位置的有效数据的存储地址；如果校验2矩阵该位置上存在有效数据，将该存储地址的 下一存储地址作为校验2矩阵该位置上的有效数据的存储地址。
全文摘要
本发明提供了一种速率匹配实现方法，包括根据系统位数据、校验1数据、校验2数据建立系统位矩阵、校验1矩阵和校验2矩阵，在各矩阵添加无效数据后，对各矩阵进行交织处理；获取交织处理后所述系统位矩阵、校验1矩阵和校验2矩阵中有效数据的位置信息，根据该位置信息确定存储地址；确定起始位置和软缓冲区末尾位置在存储器中的位置；根据所述存储地址将所述系统位矩阵、校验1矩阵和校验2矩阵中的有效数据存入存储器；根据起始位置和软缓冲区末尾位置在存储器中的位置从所述存储器中读取所需数据。本发明还提供一种速率匹配实现系统。本发明节约了存储空间，提高了处理速度。
文档编号H04L1/00GK102136878SQ20101010352
公开日2011年7月27日 申请日期2010年1月26日 优先权日2010年1月26日
发明者王卫涛, 甄守洪 申请人:中兴通讯股份有限公司