数据流定帧方法及装置的制作方法

专利名称：数据流定帧方法及装置的制作方法
技术领域：
本发明涉及通信领域，具体而言，涉及一种数据流定帧方法及装置。
背景技术：
承载网在电信网络中起承上启下的作用，它按照业务层的要求把每个业务信息流 从源端引导到目的端，由于在网络上传送的IP业务和其他基于包传送数据业务的爆炸式 增长，对传输容量的要求在不断迅猛增加。基于0TN(0ptical Transport Network，光传送 网)的光传送网应运而生，满足了传送海量增长的业务容量的要求。在其发展过程中，由于 所传送的业务容量比以前大很多，所以在高速接口和处理能力上对于硬件和可编程逻辑资 源相应的都提出了更高的要求。通常在高速领域中，信号都是串行传输的，而电层处理过程通常处理的是并行数 据流，这就需要首先对接收到的信号做定帧处理，通过检测业务流的帧头字节，将业务流数 据做字节对齐，然后再做进一步的业务映射、调度和开销管理等处理。由于OTN传送的业务容量越来越大，在可编程逻辑处理中通常采用比更多的并行 信号来处理，也就是增加位宽的方法来处理更多的业务，相应的会造成可编程逻辑资源的 增加，而这种增加通常是成几倍上涨的，它会对可编程逻辑器件造成很大的资源压力，也会 对设计造成很大的成本压力。

发明内容
本发明的主要目的在于提供一种数据流定帧方法及装置，以至少解决上述的因增 加可编程逻辑资源而造成的资源压力和成本压力的问题。根据本发明的一个方面，提供了一种数据流定帧方法，包括对输入的数据流进 行比特移位，该数据流为在一个完整的光传送网数据帧周期内未检测到数据帧帧头的数据 流；判断移位后的数据流中是否至少连续二个数据帧的数据帧帧头和数据帧周期正确；若 是，则进入定帧状态，对移位后的数据流进行定帧处理。根据本发明的另一方面，提供了一种数据流定帧装置，包括移位控制模块，用于 对输入的数据流进行比特移位，该数据流为在一个完整的光传送网数据帧周期内未检测到 数据帧帧头的数据流；定帧模块，用于判断移位后的数据流中是否至少连续二个数据帧的 数据帧帧头和数据帧周期正确；若是，则进入定帧状态，对移位后的数据流进行定帧处理。通过本发明，采用当输入的数据流中的数据帧帧失步，且在一个完整的OTN周期 内都检测不到数据帧帧头时，对该输入的数据流进行比特移位。与现有技术相比，现有技术 在进行数据定帧时，由于缺乏比特Bit移位反馈控制机制，对于输入的未对齐的数据流，每 一种对齐方式都设计了一套用于定帧和数据对齐的可编程逻辑，而实际上一旦系统工作稳 定，数据只按照一种方式来对齐，除了用于正确定帧的那套可编程逻辑，其余的可编程逻辑 模块都是冗余的，而本发明通过设计Bit移位控制机制就可以保证用一套用于定帧的可编 程逻辑模块来遍历所有的对齐方式，从而节省了可编程逻辑资源，解决了现有技术因增加可编程逻辑资源而造成的资源压力和成本压力的问题，进而达到了在大容量传输的背景条 件下，缓解可编程逻辑随着业务容量线性增长的矛盾，节约了可编程逻辑资源和设计成本 的效果。


此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发 明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中图1是根据本发明实施例一的一种数据流定帧方法的步骤流程图；图2是根据本发明实施例的数据流比特移位的示意图；图3是根据本发明实施例二的一种数据流定帧方法的步骤流程图；图4是根据本发明实施例三的一种数据流定帧方法的步骤流程图；图5是根据本发明实施例四的一种数据流定帧装置的结构框图；图6是根据本发明实施例五的一种数据流定帧装置的结构示意图；图7是图6所示数据流定帧装置中的定帧模块的状态转移图。
具体实施例方式下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的 情况下，本申请中的实施例及实施例中的特征可以相互组合。参照图1，示出了根据本发明实施例一的一种数据流定帧方法的步骤流程图，包括 以下步骤步骤S102 对输入的数据流进行比特移位；其中，所述输入的数据流为处于帧失步状态，在一个完整的光传送网数据帧周期 内未检测到数据帧帧头的数据流。本步骤中，系统在一个完整的光传送网数据帧周期内未检测到输入的数据流的数 据帧帧头，确定该输入的数据流处于帧失步状态，对该数据流进行比特(Bit)移位，如图2 所示。步骤S104 判断移位后的数据流中是否至少连续二个数据帧的数据帧帧头和数 据帧周期正确；若是，则执行步骤S106 ；若否，则返回步骤S102。若系统检测到移位后的数据流中至少连续二个数据帧的数据帧帧头和数据帧周 期正确，则认为可以进行定帧处理，否则，进行其它处理，如继续对数据流进行比特移位，或 者，本领域技术人员可以参照相关技术中的方法，对数据流做适当处理。步骤S106 若判断结果为是，则进入定帧状态，对移位后的数据流进行定帧处理。
相关技术中，在进行数据定帧时，缺乏比特移位反馈控制机制，对于输入的未对齐 的数据流，每一种对齐方式都设计了一套用于定帧和数据对齐的可编程逻辑，而一旦系统 工作稳定，数据只按照一种方式来对齐，除了用于正确定帧的那套可编程逻辑，其余的可编 程逻辑模块都是冗余的。通过本发明，采用数据流比特移位机制，当输入的数据流中的数据 帧帧失步，且在一个完整的OTN周期内都检测不到数据帧帧头时，对该输入的数据流进行 比特移位。与相关技术相比，本发明通过设计比特移位控制机制就可以保证用一套用于定 帧的可编程逻辑模块来遍历所有的对齐方式，从而节省了可编程逻辑资源，解决了现有技术因增加可编程逻辑资源而造成的资源压力和成本压力的问题，进而达到了在大容量传输 的背景条件下，缓解可编程逻辑随着业务容量线性增长的矛盾，节约了可编程逻辑资源和 设计成本的效果。参照图3，示出了根据本发明实施例二的一种数据流定帧方法的步骤流程图，包括 以下步骤步骤S302 对输入的未对齐数据流做一个比特位的移位；本步骤中，未对齐数据即为处于帧失步状态，在一个完整的光传送网数据帧周期 内未检测到数据帧帧头的数据流。对未对齐数据流的比特移位可以如图2所示。步骤S304 检测移位后的数据流中的数据帧的帧头字节和帧周期；步骤S306 判断在一个OTN的帧周期内，是否能够至少连续2帧检测到正常的帧 头字节并且帧周期正确，若是，则执行步骤S308 ；否则，保持帧失步状态，输出帧失步指示， 继续执行步骤S302 ；如果未能够至少连续2帧在帧头位置检测到正常的帧头字节，仍然有帧失步指示 信号输出，则不能进入定帧过程，继续保持帧失步状态，输出帧失步指示，执行步骤S302 ； 否则，执行步骤S308，进入定帧状态。步骤S308 若至少连续2帧检测到了正常的帧头字节并且帧周期正确，则转入定 帧状态，进行定帧处理。参照图4，示出了根据本发明实施例三的一种数据流定帧方法的步骤流程图，包括 以下步骤步骤S402 对输入的未对齐数据流做一个比特位的移位。本步骤中，未对齐数据即为处于帧失步状态，在一个完整的光传送网数据帧周期 内未检测到数据帧帧头的数据流。对未对齐数据流的比特移位可以如图2所示。步骤S404 如果未能够至少连续2帧在帧头位置检测到正常的帧头字节，仍然有 帧失步指示信号输出，则不能进入定帧过程，继续保持帧失步状态，输出帧失步指示，执行 步骤S402 ；否则，执行步骤S406，进入定帧状态。如果在一个OTN的帧周期内，未能够连续2帧检测到正常的帧头字节并且帧周期 正确，则不能进入定帧过程，继续进行比特移位；若连续2帧检测到正常的帧头字节并且帧 周期正确，则执行步骤S406，进入定帧状态。步骤S406 若至少连续2帧检测到了正常的帧头字节并且帧周期正确，则转入定 帧状态。步骤S408 在定帧状态下，若连续的非正常的帧头字节小于5帧，则保持定帧状 态；若连续的非正常帧头字节大于等于5帧，则转入帧失步状态，转步骤S402。通过判断连续的非正常的帧头字节是否小于5帧，以保持定帧状态的稳定。步骤S410 在定帧状态下，对移位后的数据流中的数据做对齐处理，提前(优先) 将数据帧的帧头指示输出。步骤S412 然后，将数据帧帧头与该帧头对应的数据帧中的数据进行对齐处理， 完成整个定帧过程。
本实施例通过提前输出帧头的方法，减少了输入数据延迟所占用的寄存器资源。 在定帧过程中，数据处理都会有几个周期的延迟，才能得到数据帧的帧头，传统的定帧方法，是将输入数据也延迟一些周期来和帧头指示对齐，这样处理起来比较简单，但是数据的 延迟寄存器会占用较多的可编程逻辑资源，如果位宽比较宽，那么这部分的逻辑资源占用 也是很大的。通过本实施例，采用定帧后帧头提前输出的方法，将输入数据的延时寄存器减 到最少，有效减少了可编程逻辑资源的占用。参照图5，示出了根据本发明实施例四的一种数据流定帧装置的结构框图，包括移位控制模块502，用于对输入的数据流进行比特移位，所述数据流为在一个完整 的光传送网数据帧周期内未检测到数据帧帧头的数据流；定帧模块504，用于判断移位后 的数据流中是否至少连续二个数据帧的数据帧帧头和数据帧周期正确；若是，则进入定帧 状态，对移位后的数据流进行定帧处理。优选的，定帧模块504包括数据对齐模块5042，用于在定帧模块504进入定帧状 态后，先输出移位后的数据流中的数据帧的帧头指示；对帧头指示和该帧头指示对应的数 据帧中的数据作帧边界对齐处理。优选的，定帧模块504还用于若判断结果为否，则继续对输入的数据流进行比特 移位，直至至少有连续二个数据帧的数据帧帧头和数据帧周期正确。优选的，本实施例的数据流定帧装置还包括第一判定模块，用于在定帧状态下， 若连续的正常的数据帧帧头大于或等于5帧，则保持定帧状态，进行定帧处理；若连续的正 常的数据帧帧头小于5帧，则转入帧失步状态；第二判定模块，用于在转入帧失步状态时， 启动计时器对帧失步状态的持续时间进行计时；若持续时间等于或大于3毫秒，则转入帧 丢失状态；第三判定模块，用于在帧丢失状态下，查找移位后的数据流中的数据帧帧头；若 连续查找到正确的数据帧帧头，且数据帧周期正确，且持续时间大于或等于3毫秒，则转入 定帧状态；否则，保持帧丢失状态，并对数据流继续进行比特移位和帧边界对齐。参照图6，示出了根据本发明实施例五的一种数据流定帧装置的结构示意图，包 括移位控制模块602、定帧模块604，其中定帧模块604中包括数据对齐模块6042。其中， 移位控制模块602，用于对高速数据流进行比特(Bit)移位控制，在帧失步的状态 下，如果间隔一个完整的OTN帧周期都检测不到帧头，那么该模块控制输入的数据做一个 Bit的移位，再检测数据帧头；如果能检测到数据帧头，那么就不做Bit移位。定帧模块604，用于对移位后的输入数据做定帧处理，功能相对复杂，它的状态转 移关系如图7所示。系统复位后，处于帧失步状态；在输入数据流进行了比特移位处理后，定帧模块 604若连续2帧检测到了正常的帧头字节并且帧周期正确，则转入定帧状态；若连续正确的 帧头字节小于2帧，则保持帧失步状态，重新启动系统的移位控制模块602进行数据流比特 移位，和帧边界对齐模块(图中未示出)进行帧边界对齐。在帧失步状态下，定帧模块604可以启动一个计时器对帧失步状态持续时间进行 计时(或者，启动一个计数器进行计数)，若连续3ms处于帧失步状态，则转入帧丢失状态。 在帧丢失状态下，进行帧头标志字节的查找，若连续找到了正常的帧头字节，同时帧周期也 正确，并且持续时间大于等于3ms，则转入定帧状态；否则，保持帧丢失状态，并重新启动系 统的移位控制模块602进行数据流的比特移位，和系统的帧边界对齐模块进行数据流中数 据帧的帧边界对齐。
定帧模块604在定帧状态下，若连续的非正常的帧头字节小于5帧，则保持定帧状 态；若连续的非正常帧头字节大于等于5帧，则转入帧失步状态。数据对齐模块6042，用于在定帧模块604进入定帧状态后，将输入的数据流对齐 到低速的并行数据流，并且保证帧头放在输出数据的高位Bit (比特)，即先输出所述移位 后的数据流中的数据帧的帧头指示；然后对帧头指示和该帧头指示对应的数据帧中的数据 作帧边界对齐处理。
例如，移位控制模块602对输入的未对齐数据流做一个Bit的移位，然后将数据流 输出到定帧模块604 ；如果定帧模块604在一个OTN的帧周期内没有进入定帧过程，仍然有 帧失步指示信号输出，则保持帧失步状态，输出帧失步指示，继续使用移位控制模块602进 行数据流比特移位，否则，若定帧模块604连续2帧检测到了正常的帧头字节并且帧周期正 确，则转入定帧状态；在定帧状态下，若连续的非正常的帧头字节小于5帧，则保持定帧状 态；若连续的非正常帧头字节大于等于5帧，则转入帧失步状态；在定帧状态下，数据对齐 模块6042对输入数据做对齐处理，将输出数据与输出帧头对应起来，即在定帧状态下，提 前将帧头指示输出，然后与Bit移位后的数据做对齐，完成整个定帧过程。本实施例中，(1)设计了移位控制模块。传统的定帧处理没有移位控制模块，由于 缺乏比特移位反馈控制机制，对于输入的未对齐的数据流，每一种对齐方式都设计了一套 定帧和数据对齐逻辑，而实际上一旦系统工作稳定，数据只按照一种方式来对齐，除了正确 定帧的那套逻辑，其余的逻辑模块都是冗余的，本实施例通过设计比特移位控制机制就可 以保证用一套定帧模块来遍历所有的对齐方式，从而节省逻辑资源。(2)本实施例通过提前 输出帧头的方法，减少了输入数据延迟所占用的寄存器资源。在定帧过程中，做数据处理都 会有几个周期的延迟，才能得到数据的帧头，传统的定帧方法，是将输入数据也延迟一些周 期来和帧头指示对齐，这样处理起来比较简单，但是数据的延迟寄存器会占用一些逻辑资 源，如果位宽比较宽，那么这部分的逻辑资源占用也是很大的。本实施例采用定帧后帧头提 前输出的方法，将输入数据的延时寄存器减到最少，减少了逻辑资源的占用。本发明通过用很少量的可编程逻辑资源来实现高速数据流的定帧。与现有技术相 比，大大减少了逻辑资源，以Altera的Stratix4GX180K为例，比传统设计节约大概75%的 可编程逻辑资源，节省了设计成本，具体节省逻辑资源情况见表1。表 1
查找表LUT~~ 寄存器FF 现有定帧技术方案854709
本发明定帧技术方案241131
节省逻辑资源所占百分比 28. 2%1^5% 通过表1可见，为了解决业务容量增大后对可编程逻辑处理造成的资源压力，本 发明提出了一种数据流定帧方法及装置，可以有效地节约可编程逻辑资源，采用新的方案 后可以节约75%的逻辑资源，而且，对于设计成本的节约也很明显。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用 的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成 的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储 在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示 出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或 步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技 术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
一种数据流定帧方法，其特征在于，包括对输入的数据流进行比特移位，所述数据流为在一个完整的光传送网数据帧周期内未检测到数据帧帧头的数据流；判断所述移位后的数据流中是否至少连续二个数据帧的数据帧帧头和数据帧周期正确；若是，则进入定帧状态，对所述移位后的数据流进行定帧处理。
2.根据权利要求1所述的方法，其特征在于，对所述移位后的数据流进行定帧处理包括先输出所述移位后的数据流中的数据帧的帧头指示；对所述帧头指示和该帧头指示对应的数据帧中的数据作帧边界对齐处理。
3.根据权利要求1所述的方法，其特征在于，还包括若判断结果为否，则继续对所述输入的数据流进行比特移位，直至至少有连续二个数 据帧的所述数据帧帧头和所述数据帧周期正确。
4.根据权利要求1、2或3所述的方法，其特征在于，还包括在所述定帧状态下，若连续的正常的数据帧帧头大于或等于5帧，则保持所述定帧状 态，进行所述定帧处理；若连续的正常的数据帧帧头小于5帧，则转入帧失步状态。
5.根据权利要求4所述的方法，其特征在于，还包括在转入所述帧失步状态时，启动计时器对所述帧失步状态的持续时间进行计时； 若所述持续时间等于或大于3毫秒，则转入帧丢失状态。
6.根据权利要求5所述的方法，其特征在于，还包括在所述帧丢失状态下，查找所述移位后的数据流中的数据帧帧头； 若连续查找到正确的所述数据帧帧头，且所述数据帧周期正确，且持续时间大于或等 于3毫秒，则转入所述定帧状态；否则，保持所述帧丢失状态，并对所述数据流继续进行所 述比特移位和帧边界对齐。
7.一种数据流定帧装置，其特征在于，包括移位控制模块，用于对输入的数据流进行比特移位，所述数据流为在一个完整的光传 送网数据帧周期内未检测到数据帧帧头的数据流；定帧模块，用于判断所述移位后的数据流中是否至少连续二个数据帧的数据帧帧头和 数据帧周期正确；若是，则进入定帧状态，对所述移位后的数据流进行定帧处理。
8.根据权利要求7所述的装置，其特征在于，所述定帧模块包括数据对齐模块，用于在所述定帧模块进入定帧状态后，先输出所述移位后的数据流中 的数据帧的帧头指示；对所述帧头指示和该帧头指示对应的数据帧中的数据作帧边界对齐 处理。
9.根据权利要求7所述的装置，其特征在于，所述定帧模块还用于若判断结果为否，则 继续对所述输入的数据流进行比特移位，直至至少有连续二个数据帧的所述数据帧帧头和 所述数据帧周期正确。
10.根据权利要求7、8或9所述的装置，其特征在于，还包括第一判定模块，用于在所述定帧状态下，若连续的正常的数据帧帧头大于或等于5帧， 则保持所述定帧状态，进行所述定帧处理；若连续的正常的数据帧帧头小于5帧，则转入帧失步状态；第二判定模块，用于在转入所述帧失步状态时，启动计时器对所述帧失步状态的持续 时间进行计时；若所述持续时间等于或大于3毫秒，则转入帧丢失状态；第三判定模块，用于在所述帧丢失状态下，查找所述移位后的数据流中的数据帧帧头；若连续查找到正确的所述数据帧帧头，且所述数据帧周期正确，且持续时间大于或等于3 毫秒，则转入所述定帧状态；否则，保持所述帧丢失状态，并对所述数据流继续进行所述比 特移位和帧边界对齐。
全文摘要
本发明公开了一种数据流定帧方法及装置，其中，数据流定帧方法包括对输入的数据流进行比特移位，所述数据流为在一个完整的光传送网数据帧周期内未检测到数据帧帧头的数据流；判断所述移位后的数据流中是否至少连续二个数据帧的数据帧帧头和数据帧周期正确；若是，则进入定帧状态，对所述移位后的数据流进行定帧处理。通过本发明，达到了在大容量传输的背景条件下，缓解可编程逻辑随着业务容量线性增长的矛盾，节约了可编程逻辑资源和设计成本的效果。
文档编号H04Q11/00GK101990140SQ20101054815
公开日2011年3月23日 申请日期2010年11月17日 优先权日2010年11月17日
发明者孙巨揆 申请人:中兴通讯股份有限公司