专利名称：光电转换设备和图像拾取系统的制作方法
技术领域：
本发明涉及光电转换设备，并且更具体地，涉及输出数字信号的光电转换设备。
背景技术：
在数字照相机等中使用的光电转换设备需要具有各种功能。在日本专利待审公开No. 08-111821中公开了一种配置，其中使用多个彼此相邻的列作为单元，将像素部分分为多个区域，并且每个区域具有输出端口。然而，在日本专利待审公开No. 08-111821公开的配置的情况下，模拟信号被传输到每个输出端口，并且未考虑输出数字信号的情况。
发明内容
下面将公开的光电转换设备包括像素阵列，其中多个像素以行和列布置；对应于像素阵列的列提供的并且配置为具有至少多个模数转换器的信号处理单元，所述模数转换器将从像素输出的信号转换为数字信号；输出单元，配置为具有两个或更多个输出端子，并且包括对应于输出端子提供的多个输出块；以及配置为输出同步信号的同步信号产生单元。彼此相邻的多个列中的信号处理单元或每隔一个列中的信号处理单元被布置为块。多个输出块输出从属于相同块的多个信号处理单元输出的信号。还包括同步码添加单元，其配置为与同步信号同步，并且给从多个输出块输出的信号添加同步码。结合附图，从对示例实施例的下列描述中将会明了本发明的其它特征。
图1是示出了根据本发明的第一实施例的光电转换设备的示例配置的方框图；图2是示出了根据第一实施例的输出信号的状态的时序图；图3是示出了根据第二实施例的光电转换设备的示例配置的方框图；图4是示出了根据第三实施例的光电转换设备的示例配置的方框图；图5是示出了根据第三实施例的输出信号的状态的时序图；图6是示出了根据第三实施例的输出信号的状态的另一个时序图；图7是示出了根据第四实施例的光电转换设备的示例配置的图；图8是示出了根据第四实施例的光电转换设备的另一个示例配置的图；图9是根据第五实施例，用于解释图像拾取面的状态的图；图10是示出了根据第六实施例的光电转换设备的操作的状态的图；图11是示出了根据第七实施例的光电转换设备的操作的状态的图；图12是示出了根据第八实施例的光电转换设备的示例配置的方框图；图13是示出了根据第九实施例的图像拾取系统的示例配置的方框图。
具体实施方式
第一实施例将参考附图描述实施例。图1是示出了根据这个实施例的例如形成在相同半导体衬底上的光电转换设备的示例配置的方框图。光电转换设备1包括像素阵列PA，其中像素101以行和列布置。此处，提供像素 101的N行和M列。像素阵列PA的相同列内的像素101通过公共信号线104连接到信号处理单元102。信号处理单元102各具有至少一个模数转换器并且输出数字信号。行选择单元103提供信号以便选择向信号线104输出信号的一行像素101，并且该行像素101向对应的信号线104同时输出信号。输出选择单元105包括开关单元106，并且向第一输出单元 107或第二输出单元109传输从信号处理单元102输出的数字信号。以从未示出的控制单元输入的信号控制开关单元106。第一输出单元107包括多个第一输出块，每个第一输出块与三个相邻列内的信号处理单元102相关联。从信号处理单元102输入的数字信号被顺序地从第一输出端子108输出。第二输出单元109包括多个第二输出块，每个第二输出块与六个相邻列内的信号处理单元102相关联。从信号处理单元102输入的数字信号被顺序地从第二输出端子110输出。即，借助于将多个信号处理单元102视为块，第一输出单元107 从两个或更多个输出端子108输出从属于相同块的信号处理单元102输入的信号，并且第二输出单元109从一个或多个输出端子110输出属于不同块的信号处理单元102输入的信号。为了概括第一输出单元107和第二输出单元109之间的关系，第一输出单元107从M/ S个输出端子108输出信号，其中S(S>幻个信号处理单元102被布置为一个块。另一方面，第二输出单元109从M/T个输出端子110输出信号，其中T (T > 2)个信号处理单元102 被布置为一个块，其中T大于S。图1示出了 S = 3并且T = M/2的情况。将详细描述配置光电转换设备1的元件。像素101对入射光执行光电转换，并且输出对应于入射光的量的电信号。像素101可以是结合有放大元件(诸如源跟随器电路) 的放大类型的像素，或可以是输出通过光电转换产生的电荷的无源类型的像素。除了模数转换器之外，信号处理单元102还可以包括相关双采样(⑶幻电路作为用于减少包括在从像素101输出的信号中的噪声分量的噪声减小电路。通过对已被减小噪声的信号执行模数转换，可以提高准确性。另外，信号处理单元102还可以包括临时保持从模数转换器获得的数字数据的存储器单元。可由例如静态随机存取存储器(SRAM)配置每个存储器单元。在图1中，出于简化视图的目的，以单线指示每个信号处理单元102的输出， 但是在实际配置中并行输出η位数据。输出选择单元105将从信号处理单元102输出的数字信号选择性地传输到第一输出单元107或第二输出单元109。在图1中，输出选择单元105具有用于每个信号处理单元 102的开关106-1和106-2。通过分别闭合开关106-2或开关106-1，数字信号被传输到第一输出单元107或第二输出单元109。第一输出单元107的第一输出块107-1、107_2等具有并行到串行转换器(下面称为P/S转换器)。第一输出块107-1、107-2等将通过输出选择单元105输入的η位并行数据转换为串行数据，并且从第一输出端子108输出串行数据。第一输出端子108可以使用其中单个端子执行电压输出的方法，或可以使用其中使用两个差分端子的低压差分信令 (LVDS)方法。另外，为了从自信号处理单元102的三个列并行传输的信号中选择将被传输
5到每个第一输出端子108的信号，第一输出单元107具有列选择单元。可以使用解码器和移位寄存器作为列选择单元。因此，可以通过从信号处理单元102输出并行数据实现高速传输，并且可以通过在第一输出单元107中将并行数据转换为串行数据来抑止输出端子数目的增加。由于形成在半导体衬底上的光电转换设备需要面积较小，抑止输出端子数目的增加是有效的。当从第一输出单元107输出信号时，对应于输出块数目的若干信号可被彼此并行输出。即，采用图1所示的配置作为例子，从各第一列中的信号处理单元102(其中每一个是与每个输出块相关联的三个信号处理单元102中的一个)传输的信号被同时从对应的第一输出端子108输出。此处从像素阵列PA的最左列起计数第η列。然后，从每个输出块的第二列的信号处理单元102传输的输出块中的信号被同时从对应的第一输出端子108输出。 简而言之，对于整个像素阵列ΡΑ，在输出来自第一、第四和第七列等中的信号处理单元102 的信号之后，输出来自第二、第五和第八列等中的信号处理单元102的信号。结果，以不连续方式输出信号。换言之，输出来自不相邻列的信号。因此，在未示出的处理电路中，执行用于重新排列信号顺序的处理。如同第一输出单元107的情况，第二输出单元109的输出块109_1、109_2等具有 P/S转换器，并且可以具有这样的配置，其中通过输出选择单元105输入的η位并行数据被转换为串行数据，并且然后被从第二输出端子110输出。另外，如同第一输出单元107，第二输出单元109具有列选择单元，以便从自信号处理单元102的六个列并行传输的信号中选择将被传输到每个第二输出端子110的信号。可以使用解码器和移位寄存器作为列选择单兀。当将从第二输出单元109输出信号时，由于在输出从第一和第((M/2)+l)列中的信号处理单元102传输的信号之后输出从第二和第((Μ/2)+》列中的信号处理单元102传输的信号，通过未示出的处理电路执行重新排列信号顺序的处理。光电转换设备1可以操作于从第一输出端子108输出信号的第一模式，或从第二输出端子110输出信号的第二模式，在第一模式和第二模式之间切换。在两种模式中，通过停止给不输出信号的输出单元供电或通过停止部分电路的操作或这两者，来实现减少电力消耗。在第二模式中从Μ/Τ个输出端子110同时输出信号，而在第一模式中从M/S个输出端子108同时输出信号(S < Τ)，这使得可以较高的速度读取信号。例如，当需要高读取速度时，诸如在拍摄影片的情况下，第一模式是有效的。然而，由于在第一模式中较多数目的输出块操作，电力消耗较大。另一方面，在第二模式中，由于数目少于第一模式的输出块操作，可以减少电力消耗，不过读取速度较低。例如，当不需要高读取速度时，如在拍摄静态图像的情况下，第二模式是有效的。可以在输出选择单元105和每个输出单元之间提供能够执行加法、减法、增益调整等的数字信号处理单元。例如，可以通过相加从多个信号处理单元102传输的信号并且将结果信号视为单个信号来提高灵敏度。另外，通过对数字数据执行移位，可以数字地应用增益。通过将这些功能结合在内，光电转换设备1可以减小后级处理电路上的负载。后级处理电路可被例如形成在与在其上形成光电转换设备1的半导体衬底不同的半导体衬底上。如这个实施例中所述，通过配置光电转换设备1从而可以从第一输出单元107或第二输出单元109输出信号，可以抑止电力消耗的增加，同时实现高速读取。本发明的一个特征点是包括同步信号产生单元701和同步码添加单元702。同步信号产生单元701包括例如锁相环(PLL)电路。可以通过在光电转换设备1 内提供振荡器，通过振荡器产生要提供给PLL电路的周期信号，或可以从光电转换设备1外部提供所述周期信号。PLL电路可以包括对输入周期信号进行乘法的乘法器，从而改变同步信号的频率。PLL电路可以使得提供给第一输出单元107和第二输出单元109的同步信号具有不同频率。同步码添加单元702给从每个输出块输出的数字信号的头部添加与从同步信号产生单元701输出的同步信号同步的同步码。同步码用于识别每段数据的头部。更具体地， 同步码添加单元702在输出选择单元105开始向每个输出块传输数字信号之前的预定时刻输出同步码。该预定时刻可以是，例如，通过与未示出的外部设备通信设置的时刻，或可以是事先存储在未示出的存储器设备内的时刻。从每行读取的数据的量根据读取模式(如，读取像素阵列PA中的所有像素101的情况，读取特定区域内的像素101的情况，或读取数目减少的像素的情况)而不同。因此， 通过为水平方向的每个读取操作(即，为每行)添加同步码，后级处理电路可以容易地识别行的开始，并且从而可以减少数据采样时可能发生的错误。驱动信号产生单元703给同步信号产生单元701提供同步信号输出控制信号704， 并且给同步码添加单元702提供同步码添加控制信号705，以便控制操作定时和添加同步码的定时。图2是示出了从第一输出单元107或第二输出单元109输出数字信号时的同步信号状态和同步码的时序图。在图2中，“同步信号”指从同步信号产生单元701输出的同步信号，并且“数字输出”指从第一输出端子108或第二输出端子110输出的数字信号。与同步信号变为高电平同步地从第一输出端子108或第二输出端子110逐位输出数字信号。在第一行的像素输出(从信号处理单元102提供的数字信号)之前，从第一输出端子108或第二输出端子110输出同步码。当第一行的像素输出完成时，在第二行的像素输出之前再次从第一输出端子108或第二输出端子110输出同步码。此处，添加16位数据“1111000011110000”作为同步码。通过接收这个同步码，后级处理电路可以识别某行的数据传输的开始，从而减少了获得数据时可能发生的错误。具体地，通过给每个输出块的输出添加同步码，即使在输出块之间发生了关于信号输出的时刻的错误，也可以识别数据的头部。虽然在上面描述的例子中为第一输出单元107和第二输出单元109两者共同提供同步信号产生单元701和同步码添加单元702，但可以为第一输出单元107和第二输出单元 109分别提供同步信号产生单元和同步码添加单元。第二实施例图3是示出了根据另一个实施例的配置的例子的方框图。此处，示出了输出选择单元105和后续组件的配置。在第一个实施例中，在第一输出单元107的一侧提供同步信号产生单元701和同步码添加单元702 ；然而，在这个配置中，以公共导线驱动第一输出单元107的所有输出块， 这可能造成信号延迟，尤其是当像素阵列PA的列的数目大时。另一方面，在图3所示的配置中，在第一输出单元107的两侧提供同步信号产生单元901和902以及同步码添加单元 903和904，以便改进驱动导线的驱动能力，从而减小延迟。以驱动信号产生单元905控制同步信号产生单元901和902以及同步码添加单元 903和904。为了保持被彼此分离提供的同步信号产生单元901和902之间以及同步码添加单元903和904之间的操作的同步，同步信号产生单元901和902以及同步码添加单元 903和904被以具有相同长度的线路连接到驱动信号产生单元905。即，使同步信号产生单元901和902之间以及同步码添加单元903和904之间的信号延迟相等。虽然在图3中示出了提供两个同步信号产生单元901和902以及两个同步码添加单元903和904的配置，不过也可以提供三个或更多同步信号产生单元和同步信号添加单兀。根据上述这个实施例，通过添加同步码，可以识别数据的头部，并且可以减少由于输出块之间的导线延迟引起的不利影响。更具体地，可以减少由于获得数据时在输出块中的错误以及行之间在获得数据的时刻的非预期变化(它们是由提供给每个输出块的同步码和同步信号的导线延迟造成的)引起的不利影响。第三实施例图4是示出了根据另一个实施例的配置的例子的方框图。此处，示出了输出选择单元105和后续组件的配置。在这个实施例中，同步信号产生单元1002和同步码添加单元1003被包括在第一输出单元107的每个输出块内。对于第二输出单元109的输出块，提供了公共使用的同步信号产生单元1006和同步码添加单元1007。由公共驱动信号产生单元1001控制在第一输出单元107的每个输出块内提供的同步信号产生单元1002和同步码添加单元1003以及同步信号产生单元1006和同步码添加单元1007。在这个实施例中，同样，如同第一实施例，同步码被添加到每行像素输出(从信号处理单元102提供的数字信号)的头部。图5是示出了某行像素输出和同步信号之间的关系的时序图。从驱动信号产生单元1001输出图5所示的同步信号输出控制信号1004和同步码添加控制信号1005。“同步信号”指由同步信号产生单元1002产生的同步信号，并且“传输信号”指使得输出选择单元 105中的开关单元106将从信号处理单元102输出的数字信号传输到第一输出单元107的信号。另外，“数字输出”指从第一输出端子108输出的信号。在图5中，当同步信号输出控制信号1004变为高电平时输出同步信号。此后，同步码添加控制信号1005与在同步信号的产生开始后的第二周期的脉冲同步地变为高电平， 并且因此输出同步码。此处，添加“1010”作为同步码。在输出同步码的最后一位之后，传输信号立刻与同步信号变为高电平同步地变为高电平。因此，从信号处理单元102输出的数字信号被转换为串行数据，并且被顺序输出。另外，同步码不仅可以指示行的头部，而且可以添加另一段信息。图6示出了一个例子，其中除了关于行的头部的信息之外，添加关于输出块的位置的信息和关于输出像素的位数的信息作为同步码。添加用于标识行的头部的代码“1010”作为同步码的前4位，并且然后添加用于标识输出块的代码“00110”。最后，添加用于指示输出的像素位数的代码 “01010”。
在根据这个实施例的配置中，由于相位关系在每个输出块内是完整的，可以忽略输出块之间的相位控制，从而减少后级处理电路上的负载。第四实施例将参考附图描述另一个实施例。将描述这个实施例，重点在于输出选择单元的配置。在图1所示的配置中，当从第二输出单元109输出信号时，为相应列提供的信号处理单元102驱动对应的信号线104，以便将信号传输到第二输出单元109。然而，被位于靠近第二输出单元109的信号处理单元102驱动的信号线104具有较短长度，而被远离第二输出单元109的信号处理单元102驱动的信号线104具有较长长度。因此，从远离第二输出单元109的信号处理单元102输出的信号的传输速度可能不合需要地低。在这个实施例中，输出来自第二输出单元109中的相同输出块的信号的信号处理单元102配置为通过公共传输线连接到第二输出单元109。如图7所示，多个列被布置为一个块，并且这些块通过连接单元501连接，连接单元501分离不必要部分的传输线。采用这种配置，可以减少信号处理单元102在驱动线路方面的负载，从而抑止传输速度的减小。连接单元501可被配置为包括缓冲器，而不是被配置为图7所示的开关。当连接单元501包括缓冲器时，可以通过配置每个缓冲器具有同步功能并且与未示出的时钟信号同步地将信号传输到下一个缓冲器，保持块之间的信号的连续性。图8示出了另一个示例配置。在这个配置中，单个传输线用于像素阵列PA的整体，并且块被以缓冲器连接。因此，可以抑止信号传输速度的减小。另外，由于第二输出单元109中仅使用一个输出块，可以进一步减小第二模式中的电力消耗。具体地，当仅使用单个传输线时，由于第二输出端子110从传输自第一列的信号顺序地输出信号，后级处理电路不必重新排列信号的顺序。第五实施例将参考附图描述另一个实施例。光电转换设备有时需要以部分读取模式操作，其中读出成像区域的一部分。图9 是示意地示出了作为成像区域的像素阵列PA和信号处理单元102的图。将描述剪切并且读取图9所示的区域201的情况。当仅读取区域201时，仅有对应于这个区域的列中的信号处理单元102操作就足够了。因此，通过设置省电状态，诸如通过停止给读取操作中不涉及的列内的信号处理单元 102供电，可以减小光电转换设备1的电力消耗。作为特定例子，可以切断驱动模数转换器的比较器的电流。省电机制可被结合在每个信号处理单元102内，或可针对图1所示的每个块提供。如果为每个块提供省电机制，不需要读取信号的列内的信号处理单元102可能不合需要地操作，但是与为每列提供省电机制时相比，可以用更简单的配置实现电力消耗的减小。另外，通过将读取操作中不涉及的输出块设置为省电状态，可以实现电力消耗的
进一步减小。根据上述这个实施例，可以实现高速读取，同时抑止电力消耗的增加。第六实施例
将参考附图描述另一个实施例。光电转换设备有时需要以缩减读取模式操作，其中从成像区域上间隔已被增加的像素读取信号。图10是示意地示出了当从每隔一列的像素读取信号时像素阵列PA和信号处理单元102的图。假设从对应于阴影的信号处理单元102的列中的像素读取信号。在这个实施例中，同样，通过仅将要在其中读取信号的列中的信号处理单元102 设置为操作状态，并且通过将其它列中的信号处理单元102设置为省电状态，可以减少电力消耗。从信号处理单元102输出的信号可从第一输出单元107或第二输出单元109输出。根据用途选择将要使用的输出单元。为了简化描述，已经描述了从在其上执行读取操作的列中的所有像素读取信号的情况。然而，可以驱动行选择单元103，从而例如从每隔一行的像素读取信号。第七实施例将参考附图描述根据本发明的另一个实施例。此处，将考虑提供有对应于像素101的滤色器的光电转换设备。如图11所示，当使用具有交替布置的红色(R)像素和绿色(G)像素的像素行和具有交替布置的绿色(G)像素和蓝色(B)像素的像素行被交替排列的Bayer模式时，如果从每隔一列或每隔一行的像素读取信号，存在不能获得其信号的颜色。因此，如图11所示，可以从每三列或每三行中的所选择的像素读取信号。这样一来，可以获得所有颜色的信号。在这个实施例中，如同第六实施例，通过将要在其中读取信号的列中的信号处理单元102设置为操作状态，并且通过将其它列中的信号处理单元102设置为省电状态，可以减少电力消耗。另外，从信号处理单元102输出的信号可从第一输出单元107或第二输出单元109输出。可以根据用途选择将要使用的输出单元。第八实施例将参考附图描述根据本发明的另一个实施例。图12是示出了根据这个实施例的光电转换设备1”的配置的方框图。光电转换设备1”与图ι所示的光电转换设备1的不同之处在于不是相邻列中的信号处理单元102而是每隔一个列中的两个信号处理单元102被布置为一个块。虽然图12中未示出驱动信号产生单元、同步信号产生单元和同步码添加单元以便简化附图，但是在本实施例中同样如同上述实施例那样添加同步码。提供信号处理单元102，输出选择单元105，第一输出单元107A和107B和第二输出单元109A和109B，像素阵列PA在它们之间。在像素阵列PA中，从图12下部所示的输出单元输出传输自从左边起的奇数列中的像素的信号，并且从图12上部所示的输出单元输出传输自从左边起的偶数列中的像素的信号。为了概括讨论，彼此相邻的多个(图12中为四个)列被布置为一个块，并且每个块被划分为多个(图12中为两个)子块(例如，图12中子块107A-1和107B-1、子块107A-2 和107B-2等)。每个子块对应于像素阵列PA中每隔一列内的多个像素。由于为每个子块提供第一输出端子108A和108B和第二输出端子IlOA和110B，与不将每个块划分为子块时相比，能够以更高的速度读取信号。每隔一列中的多个信号处理单元102被选择并且布置为子块的这种配置的优点
10是由未示出的提供在第一输出单元107A和107B以及第二输出单元109A和109B的后级的处理电路执行的处理更简单，这是因为当提供以Bayer模式布置的滤色器时，仅从任意一侧的子块输出R和G或G和B信号。第九实施例将参考图13描述根据这个实施例的图像拾取系统的概况。图像拾取系统800包括例如光学单元810、光电转换设备1000、图像信号处理单元 830、记录和通信单元840、定时控制电路单元850、系统控制电路单元860、播放和显示单元 870。可以使用上面实施例中描述的光电转换设备作为光电转换设备1000。作为诸如透镜的光学系统的光学单元810将来自物体的光聚焦到光电转换设备 1000的像素阵列上，以便形成物体的图像，在光电转换设备1000的像素阵列中，多个像素以二维方式布置。光电转换设备1000在基于从定时控制电路单元850传输的信号的时刻， 输出对应于聚焦到像素部分上的光的信号。从光电转换设备1000输出的信号被输入作为处理电路的图像信号处理单元830。 图像信号处理单元830然后执行处理，诸如根据由程序等定义的方法重新排列信号的顺序等。作为图像信号处理单元830执行的处理的结果获得的信号被作为图像数据传输到记录和通信单元840。记录和通信单元840向播放和显示单元870传输形成图像的信号，使得播放和显示单元870回放或显示影片或静态图像。播放和显示单元870还从图像信号处理单元830接收信号，并且与系统控制电路单元860通信，以及执行在未示出的记录介质上记录用于形成图像的信号的操作。系统控制电路单元860控制图像拾取系统800的整个操作，并且还控制光学单元 810、定时控制电路单元850、记录和通信单元840以及播放和显示单元870，以便驱动这些组件。另外，系统控制电路单元860具有例如存储设备作为未示出的存储介质，并且在存储设备上记录控制图像拾取系统800的操作所必需的程序等。另外，在图像拾取系统800中， 系统控制电路单元860提供例如用于根据用户操作切换驱动模式的信号。特定例子包括改变将要读取或重置的行，根据电子变焦改变视角，以及为了电子图像稳定性而移动视角。定时控制电路单元850基于作为控制单元的系统控制电路单元860执行的控制， 控制光电转换设备1000和图像信号处理单元830的驱动定时。上述实施例是用于实现本发明的示例实施例，并且可被以各种方式修改或彼此组合，只要不偏离本发明的技术思路。虽然已经参考示例实施例描述了本发明，应当理解，本发明不限于公开的示例实施例。下面的权利要求的范围与最宽的解释一致，以便包括所有这些修改和等同结构和功能。
权利要求
1.一种光电转换设备，包括像素阵列，其中多个像素以行和列布置；对应于像素阵列的列提供的信号处理单元，所述信号处理单元包括多个模数转换器， 所述模数转换器将从所述多个像素输出的信号转换为数字信号；输出单元，所述输出单元具有两个或更多个输出端子，并且包括对应于所述输出端子提供的多个输出块；以及用于输出同步信号的同步信号产生单元， 其中彼此相邻的多个列中的信号处理单元被布置为一个块， 其中多个输出块输出从属于相同块的多个信号处理单元输出的信号，和其中所述光电转换设备还包括同步码添加单元，用于与同步信号同步地给从多个输出块输出的信号添加同步码。
2.如权利要求1所述的光电转换设备，其中同步信号产生单元包括锁相环电路，并且使用从锁相环电路输出的信号作为同步信号。
3.如权利要求1所述的光电转换设备，其中同步码添加单元对应于像素阵列的行添加同步码。
4.如权利要求1所述的光电转换设备，其中信号处理单元输出数字信号作为并行数据，和其中多个输出块将并行数据转换为串行数据，并且从输出端子输出串行数据。
5.如权利要求1所述的光电转换设备，其中信号处理单元具有噪声减小电路，用于减小从多个像素输出的信号中的噪声，并且用于将信号传输到多个模数转换器。
6.如权利要求1所述的光电转换设备，其中信号处理单元具有用于存储数字信号的存储器单元。
7.一种图像拾取系统，包括如权利要求1所述的光电转换设备；用于在光电转换设备的像素部分上形成图像的光学系统；和用于通过处理从光电转换设备输出的信号产生图像数据的图像信号处理单元。
8.一种光电转换设备，包括像素阵列，其中多个像素以行和列布置；对应于像素阵列的列提供的信号处理单元，所述信号处理单元包括多个模数转换器， 所述模数转换器将从所述多个像素输出的信号转换为数字信号；输出单元，所述输出单元具有两个或更多个输出端子，并且包括对应于所述输出端子提供的多个输出块；以及用于输出同步信号的同步信号产生单元，其中每隔一列中的多个信号处理单元被布置为一个块，其中多个输出块输出从属于相同块的多个信号处理单元输出的信号，和其中同步码添加单元用于与同步信号同步地给从多个输出块输出的信号添加同步码。
9.如权利要求8所述的光电转换设备，其中同步信号产生单元包括锁相环电路，并且使用从锁相环电路输出的信号作为同步信号。
10.如权利要求8所述的光电转换设备，其中同步码添加单元对应于像素阵列的行添加同步码。
11.如权利要求8所述的光电转换设备，其中信号处理单元输出数字信号作为并行数据，和其中多个输出块将并行数据转换为串行数据，并且从输出端子输出串行数据。
12.如权利要求8所述的光电转换设备，其中信号处理单元具有噪声减小电路，用于减小从多个像素输出的信号中的噪声，并且用于将信号传输到多个模数转换器。
13.如权利要求8所述的光电转换设备，其中信号处理单元具有用于存储数字信号的存储器单元。
14.一种图像拾取系统，包括 如权利要求8所述的光电转换设备；用于在光电转换设备的像素部分上形成图像的光学系统；和用于通过处理从光电转换设备输出的信号产生图像数据的图像信号处理单元。
全文摘要
本发明涉及光电转换设备和图像拾取系统。所述光电转换设备包括对应于像素阵列的列提供的并且具有至少多个模数转换器的信号处理单元，所述模数转换器将从像素输出的信号转换为数字信号；输出单元，配置为具有两个或更多个输出端子，并且包括对应于输出端子提供的多个输出块；以及配置为输出同步信号的同步信号产生单元。彼此相邻的多个列中的信号处理单元或每隔一列中的信号处理单元被布置为一个块。多个输出块输出从属于相同块的多个信号处理单元输出的信号。还包括同步码添加单元，其配置为与同步信号同步，并且给从多个输出块输出的信号添加同步码。
文档编号H04N5/357GK102447846SQ20111024846
公开日2012年5月9日 申请日期2011年8月26日 优先权日2010年8月27日
发明者小林大祐, 山崎善一 申请人:佳能株式会社