专利名称：用于电力电子系统的多通道隔离高速智能收发装置的制作方法
技术领域：
本实用新型涉及一种用于电力电子系统的多通道隔离高速智能收发装置，特别适用于复杂中大型功率电力电子系统的采样设计。
背景技术：
目前，电力电子装置的一个发展趋势是系统复杂化和高功率化，电力电子装置的主功率器件在开关过程中产生很高的电流和电压变化率，它们通过电路中寄生的电容和电感产生电磁噪声，容易对采样线路产生干扰，影响采样精度。传统功率变换器的控制单元多数经过金属电缆与采样单元直接对接，电磁环境极易影响电缆中的信号传输。数字信号处理器通过采样信号做出反应，传输给功率单元做相应动作。如果采样出现错误，会大大影响系统性能，甚至可能导致整个系统的瘫痪。当前，传统传感器多为简单被动采样及传输信号，不具有自主优先级判断及纠错能力，这样会使下层控制单元计算量增大，拖慢系统响应速度。且传统传感器只针对一个信号进行传输，对于三相或者多相应用场合，需要同时对多个电压电流信号进行监测，会使接线复杂程度和成本明显增加。从目前发展来看，复杂电力电子系统主控单元一般采用数字控制的方式，适用传统传感器会在控制端进行一次模数转换，这个过程容易产生误差或引入干扰。随着高压隔离技术及数字处理技术的发展，现代电力电子采样系统中采用数字式传输方式代替模拟传输方式、高隔离媒质代替普通金属电缆的技术已经成熟。与传统的采样传输方式比较，高隔离的数字传输方式具有电气绝缘性能好、动态范围大、不易饱和等优点。金属电缆的取代使通信更快速更可靠。基于以上分析，有必要实用新型一种多通道隔离高速智能收发装置，使其在保持结构简单采样准确的同时具有高隔离性、高可靠性和高实时性等特点。
实用新型内容本实用新型的目的提供一种用于电力电子系统的多通道隔离高速智能收发装置。为实现上述目的，本实用新型所采用的技术方案是该用于电力电子系统的多通道隔离高速智能收发装置包括发送单元、接收单元和隔离传输媒质；所述发送单元包括数据采样及信号调理模块、A/D转换模块、发送主控单元和发送单元信号转换模块，所述发送主控单元包括采样控制模块、数据编码模块和校验码植入模块；所述接收单元包括接收单元信号转换模块、接收单元信号调理模块、接收主控单元和存储输出模块，所述接收主控单元包括时钟提取及同步模块、起始指令判断模块、数据解码模块和解码校验模块；所述数据采样及信号调理模块与A/D转换模块的输入端连接，A/D转换模块的输出端和控制端同时与所述采样控制模块连接，所述采样控制模块与所述校验码植入模块连接，所述校验码植入模块与数据编码模块连接，数据编码模块与所述发送单元信号转换模块连接；所述接收单元信号转换模块的输入端通过所述隔离传输媒质与发送单元信号转换模块连接，所述接
3收单元信号转换模块的输出端与所述接收单元信号调理模块的输入端连接，所述接收单元信号调理模块的输出端同时与所述时钟提取及同步模块、所述起始指令判断模块连接，所述时钟提取及同步模块的输出端同时与所述起始指令判断模块、所述解码校验模块、所述数据解码模块连接，所述起始指令判模块的输出端与所述数据解码模块的输入端连接，所述解码校验模块的输出端与所述数据解码模块的输入端连接，所述数据解码模块的输出端与所述存储输出模块连接。进一步地，本实用新型所述发送主控单元和接收主控单元为现场可编程逻辑阵列。进一步地，本实用新型所述发送单元的数据采样及信号调理模块的模拟量采样通道数量为1 4个。进一步地，本实用新型所述发送单元的开关量采样通道数量为1 3个。与现有技术相比，本实用新型的有益效果是(1)隔离传输媒质可以为光纤隔离、射频无线信号隔离、多芯电缆与光耦隔离组合、或者多芯电缆与变压器隔离组合，由非接触传输方式取代传统信号传输电缆，彻底解决布线易受电磁干扰等问题，提高了系统的准确性和可靠性。(2发送单元可以采集模拟量或开关量，并将二者组合。即可以简化系统结构，降低采样成本，又可以有效利用通信带宽。(3)改进了信号传输结构。现代电力电子系统中控制装置多为数字装置，传统的采样电路模拟输出信号传输到所述数字装置时需要经过采样保持、多路转换开关和模数转换。本实用新型装置在采样信号经传输及处理后存放在存储输出模块，可以直接为所述数字装置所读取使用，省略信号变换过程，简化硬件结构，并且减少信号干扰途径。(4)发送主控单元和接收主控单元为现场可编程逻辑阵列(FPGA)，通过可编程设计来实现数据处理。现有技术多为硬件设计或者单片机设计，与之对比本实用新型装置具有维护简单、可扩展能力强的特点。(5)采样单元和控制装置之间的连线更为简单。传统电力电子系统中，需对多点进行采样时，需要进行复杂的连线。而本实用新型装置可以实现多通道采样，并且通过点对点、多点对多点以及多点对单点通信方式减少大量连线，简化通信过程，提高系统的准确度。(6)传统隔离信号传输装置收发两端需要专设时钟传输线路，或者通过GPS同步， 以使两端时钟相位相同。本实用新型装置通过进一步改进的时钟提取及同步模块，直接从传输数据中提取出时钟，不需要专设时钟线和GPS同步，这样既能减小设计复杂度，又能降低成本。(7)本实用新型适用于复杂电力电子系统，对电力系统同样适用，具有突出的高可靠电气隔离性、实时性。
图1是本实用新型智能收发装置的结构示意图；图2是本实用新型智能收发装置的发送单元的结构示意图；图3是本实用新型智能收发装置的接收单元的结构示意图；[0022]图4是本实用新型智能收发装置所定义的数据帧的结构图；图5是本实用新型智能收发装置的提取及同步模块的工作示意图；图6是本实用新型智能收发装置的存储输出模块的工作方式示意图；图7是本实用新型智能收发装置的数据采样及信号调理模块的示意图；图8是本实用新型智能收发装置的接收单元信号调理模块的示意图；图9是本实用新型智能收发装置中一个接收单元配多个发送单元的工作示意图。
具体实施方式
在本实用新型多通道隔离高速智能收发装置中，隔离传输媒质4可以为光纤隔离、射频无线信号隔离、多芯电缆与光耦隔离组合、或者多芯电缆与变压器隔离组合。在不同的隔离传输媒质中信号存在的形式也不一样，例如光纤中采用激光进行传输，变压器隔离中为磁场交变信号。本实用新型彻底解决电力电子系统中信号传输布线容易受电磁干扰等问题，提高了系统的准确性和可靠性。本实用新型的发送主控单元13和接收主控单元23中的模块以可编程模块形式存在，其定义内容包括数据转换形式、数据帧结构、数据校验、时钟管理及起始同步信息。发送主控单元13和接收主控单元23中的模块固化到现场可编程逻辑阵列(FPGA)中。本实用新型多通道隔离高速智能收发装置具有高电压隔离特性，采样单元中如若采样电压信号可以直接采用电阻分压或电容分压采样；如若采样电流信号可以使用大功率精密电阻串联接入所采样回路，取电阻两端电压差分作为电流采样信号，这样具有精度高成本低等特点，采样信号也可以通过霍尔传感器或电流/电压专用集成芯片来获得。发送单元可输入多通道采样数据，采样信号可为电压信号、电流信号、温度信号、转速信号、风流量信号或开关量信号等。传统各行业传感器若为模拟单电压量输出端口，亦可通过电压幅值匹配后与发送单元连接以实现高隔离数字传输。发送单元中的数据采样及信号调理模块11的模拟量采样通道数目标准设计为4 通道；开关量采样通道数目标准设计为3通道，可通过调整数据帧中开关量位来调整，考虑到每增加一位开关量位会增加一个时钟周期延时，所以本实用新型多通道隔离智能收发装置中的开关量采样通道的设置范围优选为1 3个。在采样速度要求低的场合可增加模拟量和开关量采样通道数目，在采样速度要求高的场合减少模拟量和开关量采样通道数目。 增加通道数目可以起到节约硬件成本的目的。数据采样及信号调理模块11的几个模拟量采样通道的顺序可以通过采样控制模块131进行调整。开关量采样实际为数字量信号，逻辑高电平对应数字量‘ 1’，逻辑低电平对应数字量‘ 0 ’。传统电力电子采样方式一个单元只能采样一个信号，然后通过复杂二次接线连接到控制层，控制器被动接收信号对电力电子系统的运行状态进行判断，再发出后续动作指令。本实用新型多通道隔离高速智能收发装置在采样端进行控制，通过调整采样顺序传输重要程度相异的信号，这样既能对系统运行状态做出及时反映，又能减小控制器的负担，并且大量减少二次连线而降低成本。如图9所示，本实用新型多通道隔离高速智能收发装置的每个接收单元2可以连接一个或多个发送单元1，对应不同发送单元1的接收单元信号转换模块21之间相对独立互不影响，同样对应不同发送单元1的接收单元信号调理模块22之间相对独立互不影响； 而对应不同发送单元1的接收主控单元23则可以以模块形式共同存在于一个FPGA模块中。显然，可扩展数目由FPGA资源利用率及FPGA运行状态决定。本实用新型多通道隔离高速智能收发装置的特别之处还在于接收单元解码出的数据为数字量，存放在存储输出模块M中，可直接提供给数字装置使用，从而省略输出级模拟信号调理电路，减少误差产生途径，且可简化电路设计。同时，本实用新型接收单元的存储输出模块M还可以提供一路或多路模拟信号输出，供观察测量使用。本实用新型多通道隔离高速智能收发装置的贡献还在于同一时间点的开关量采集信号和模拟采样信号包含在同一帧数据中进行传输，可以有效提高通道利用效率。不仅如此，本实用新型多通道隔离高速智能收发装置在时钟进行同步时，发送单元不需要专门发送同步时钟信号或者GPS同步，而是直接从接收的数字信号中提取位同步信号，可以有效减少系统复杂度，降低成本。根据上述所需要实现的功能，本实用新型的装置分为3个部分，如图1所示，包括发送单元1、接收单元2以及隔离传输媒质4。发送单元结构如图2所示，包括数据采样及信号调理模块11、A/D转换模块12、发送主控单元13和发送单元信号转换模块14，发送主控单元13包括采样控制模块131、数据编码模块132和校验码植入模块133。接收单元结构如图3所示，包括接收单元信号转换模块21、接收单元信号调理模块22、接收主控单元 23和存储输出模块M ；接收主控单元23包括时钟提取及同步模块231、起始指令判断模块 232、数据解码模块233和解码校验模块234 ；数据采样及信号调理模块11与A/D转换模块 12的输入端连接，A/D转换模块12的输出端和控制端同时与采样控制模块131连接，采样控制模块131与校验码植入模块133连接，校验码植入模块133与数据编码模块132连接， 数据编码模块132与发送单元信号转换模块14连接；接收单元信号转换模块21的输入端通过隔离传输媒质4与发送单元信号转换模块14连接，接收单元信号转换模块21的输出端与所收单元信号调理模块22的输入端连接，接收单元信号调理模块22的输出端同时与时钟提取及同步模块231、起始指令判断模块232连接，时钟提取及同步模块231的输出端同时与起始指令判断模块232、解码校验模块234、数据解码模块233连接，起始指令判模块 232的输出端与数据解码模块233的输入端连接，解码校验模块234的输出端与数据解码模块233的输入端连接，数据解码模块233的输出端与存储输出模块M连接。作为本实用新型的一种实施方式，数据采样及信号调理模块11的调理电路可采用ST公司的运放芯片LM358实现，如图7所示，运放的正输入端接偏置电压，负输入端接信号输入；A/D转换模块12可采用美国TI公司的ADS7950，具有4个采样通道，输出形式为串行输出，采样精度是12位，采样延时800ns ；发送主控单元13和接收主控单元23可采用美国Altera公司的Cyclone 系列FPGA作为核心，输入时钟频率为20MHz，FPGA内部工作时钟频率最高可达320MHz ；发送单元中模拟量采样通道与采样及信号调理模块11中的调理电路连接，开关量采样通道直接与FPGA的I/O 口连接。隔离传输媒质4采用光纤隔离的方式，发送单元信号转换模块11和接收单元信号转换模块21分别可采用美国AVAGO公司的光纤发送模块HFBR-1527和光纤接收模块HFBR_25^，光纤发送模块将电信号转换为光信号，光纤接收模块将光信号转换为电信号，二者所支持的最高通信速率为125Mbps ；隔离传输媒质可采用单模塑料光纤，具有高抗干扰性，负责连接发送单元和接收单元，传输数字信号。接收单元信号调理模块如图8所示，由安森美公司芯片10H116和MC100ELT组成，负责将接受单元信号转换模块输出的PECL信号调理转换为TTL信号；存储输出模块可采用FPGA内部寄存器通过FPGA I/O 口外接ADI公司的D/A转换器芯片ADS5342，以达到数字信号存储与模拟信号输出的目的。本实施方式中，发送主控单元131和接收主控单元232中的模块以可编程模块形式存在于FPGA中，它们之间通过FPGA内部逻辑单元连接，实现的功能包括定义数据转换形式、数据帧结构、数据校验、时钟管理及起始同步信息。本实用新型装置的工作过程如下首先，模拟采样数据通过信号调理和A/D转换以串行方式输入到发送主控单元， 开关量采样则直接进入发送主控单元。发送主控单元将同一时间点采样数据放入一个数据帧，对采样通道地址编码放在采样数据之前，然后在数据帧首位加入起始指令，后面加入校验信息和终止位。本实用新型采用的数据帧结构如图4所示，包含开始标识位1位；地址位4位，对每个采样通道进行编码；数据位12位，数据位长度由A/D转换模块决定，目前A/ D的数据采样一般以12位定义；校验位5位；另外3位为开关量位，可以为多种不同类型的开关量数据，如保护信息、故障或模块的运行状态；结束标识位1位。发送单元加入的校验信息辅助实现高压侧采样数据还原后的循环冗余校验。由于电磁环境比较恶劣，本实用新型智能收发装置数据采样及信号调理模块在高压侧所获得的数据容易受到干扰，为保证数据的准确性发送单元中的校验码植入模块会在数据帧中植入校验码。考虑到需要减少FPGA的计算量和降低传输带宽的占用，本实用新型中校验生成多项式采用常见的CRC-5= x5+x4+x2+l,即对应的代码为110101，这样CRC生成监督码为5 位。利用CRC进行检错的过程可简单描述为用发送单元传送的k位二进制码数据序列对上述生成多项式对应的代码进行计算机模二除法运算，即除数和被除数之间做异或运算， 进行运算时除数和被除数最高位对齐，依次由左向右按位异或。最后得到一个5位余数即为CRC监督码，附在原始字符串后边，构成一个新的k+5位的二进制码序列数。数据帧补充完整后由数据编码模块转换为CMI编码，这种编码用‘01’替换原始数据中‘0’ ；用‘00’和‘11’替换数据中的‘1’，如果上一周期用‘00’表示，下一周期则用 ‘11’表示，二者交替进行；‘10’为禁用码。这样可以避免长时间高电平和长时间低电平的情况存在，使码流趋于均衡，利于误码检测。再者，CMI编码方式能制造尽量多的高低电平转换，为后面的时钟提取提供方便，减少误码几率。光纤收发器采用PECL标准的差分串行 I/O高速信号，抗干扰能力强。数据流经过CMI编码后，经由发送单元信号转换模块转变成光信号，再经过光纤作为隔离传输媒质传输到接收单元。接收单元的接收单元信号转换模块将光信号还原为电信号，交由接收主控单元处理。接收单元数据转换是发送单元的逆过程，负责接收并还原数据，再将数据存储供后续的二次设备读取使用。在得到数据流之后，接收主控单元首先要产生与数据同步的时钟。本实用新型所提及的接收单元时钟同步不需要专门的同步时钟线，具体实施办法是由时钟提取及同步模块利用数字锁相环DPLL从串行位流数据中恢复出接收位同步时钟。所设计数字锁相环是一种带相位反馈的控制系统，主要由时钟沿检测电路、鉴相器、时钟倍频电路和分频器组成。它的实现过程如下，如图5所示首先将输入码流的数据高低变化沿进行提取，其中包括上升沿和下降沿，提取出的变化沿用时间很短的脉冲表示出来。假如发送单元数据传输的频率为/，则在FPGA内部生产一频率为16X/的时钟。然后以提取的数据变化沿脉冲为起始标志对16倍频的时钟进行计数。每计数到8或者输入为脉冲变化沿时计数器输出翻转一次，这样就得到一个与输入数据同频率且相位大致相同的时钟。这时鉴相器将所产生时钟与数据跳变沿进行比较，判断是超前还是滞后，再对计数器发出控制指令，如果/_超前则增加计数器计数，延后输出翻转时机；如果滞后则减少计数器计数，使其输出提前翻转。通过持续的反馈调节，动态调整高速计数器的计数结果，最终使输出时钟的相位与输入数据也即是发送单元时钟同步。提取出同步时钟后，接收单元中将接收到的CMI编码的数据还原为原始数据，过程如下首先要将每位原始数据对应的CMI字符串分离出来，由于CMI编码两位数据代表一位原始数据，且每个原始数据只对应‘00’ ‘11’ ‘01’三种形式，所以在CMI码中找到从高电平到低电平的跳变沿‘10’即为两个原始数据的转换时间点。然从这个跳变沿开始，将 CMI码两两分组放入移位寄存器，然后按照CMI编码的逆规则进行还原，最后就得到与原始数据相同的数据流。本实用新型装置还对每个周期中移位寄存器数据进行监控，如果里面出现禁用码‘10’，则说明移位出现错误，及时进行纠正。接下来起始指令判断模块要判断发送单元的工作起始状态，然后对原始数据流中每帧数据进行分离。作为长距离传输装置，发送单元与接收单元的上电顺序不一致不会影响系统运行。且系统中途增加和减少发送单元不应影响整个系统的持续正常运行，即发送单元支持热插拔(Plug and Play)。本实用新型中发送单元在传输数据中加入起始指令，以便接收单元随时判断发送单元是否接入，从而使系统能够正确解码。本实用新型发送单元用一帧数据‘1’作为发送起始指令，在发送单元接入后接收单元在可能的起始指令到来时启动计数器，以提取出的同步时钟为标准对数据中‘1’进行计数，当计数器连续计数达到15个‘1’时既可以保证可靠判断发送单元起始指令，又可以在后续信息里有效提取出每帧数据的起始指令，此处受干扰的可能性最小，这时启动解码程序。发送起始指令可以采用其他字符串，但要确保不和正常工作时采样数据中字符串重复，以免混淆，并使接收单元能准确有效提取出起始位。另外本实用新型的发送单元在每发送10帧有效数据后会再次发送起始指令，接收单元进行重新判断，以减少误差积累。在接收单元中，每帧数据分离后，解码校验模块对每帧数据的有效数据段进行CRC 校验。用与发送单元相同的CRC校验多项式对有效数据段进行计算，重新生成5位CRC码， 再与发送单元插入的5位校验码进行比较，如果相同，则数据正确无误，如果不同，说明数据在传输过程中出现错误。当CRC校验数据不正确时，本实用新型智能收发装置输出会维持上一组数据，并告知二次设备此次采样数据出现错误。如果连续出现错误，则由二次设备控制器判断是否应停机检修。最后存储输出模块将正确数据存放于寄存器中。数据存储采用8位编址方式，包含每个发送单元的序号信息和一个发送单元中每个通道的序号信息。由于各路数据通道相互独立，可以在存储区划分不同的存储模块进行区分，同一通道保留3个连续时间点数据， 当有新数据进来时自动替换掉最旧的数据。这样方便二次设备简单准确的提取数据，并且能有效的利用存储空间。同时，如需测量观察需要，接收单元可以将数字信号还原成模拟信号使用。数据的存储输出方式由图6表示，二次设备与寄存器以总线形式相连接，包括地址线，数据线和控制线；控制线发送读/写信号，然后根据地址线上的地址信息，通过数据线进行寄存器读取/写入操作。如图9所示，本实用新型多通道隔离高速智能收发装置的每个接收单元2可以连接一个或多个发送单元1，对应不同发送单元1的接收单元信号转换模块21之间相对独立互不影响，同样对应不同发送单元1的接收单元信号调理模块22之间相对独立互不影响； 而对应不同发送单元1的接收主控单元23则可以以模块形式共同存在于一个FPGA模块中。显然，可扩展数目由FPGA资源利用率及FPGA运行状态决定。在本实用新型中，连接一个发送单元时，接收单元FPGA资源利用率为6%，在运行温度允许的情况下可进行6组发送单元同时采样解码。发送单元数据采样及信号调理模块11的通道数目及采样顺序由所采用A/D转换模块的具体型号、所采样信号的速率以及系统的速度要求确定。以典型三相VSI控制系统为例，所需传递的变量有各开关管门极驱动信号、各开关管的运行状态信号、反馈的电压和电流信号。对于门极驱动信号，假设驱动信号的上升时间远远小于开关频率，每个开关需要的最小通信带宽可近似为如下式子
权利要求1.一种用于电力电子系统的多通道隔离高速智能收发装置，其特征在于包括发送单元(1)、接收单元(2)和隔离传输媒质(4);所述发送单元(1)包括数据采样及信号调理模块 (11)、A/D转换模块(12)、发送主控单元(13)和发送单元信号转换模块(14)，所述发送主控单元(13)包括采样控制模块(131)、数据编码模块(132)和校验码植入模块(133)；所述接收单元(2)包括接收单元信号转换模块(21)、接收单元信号调理模块(22)、接收主控单元 (23)和存储输出模块(24)，所述接收主控单元(23)包括时钟提取及同步模块(231)、起始指令判断模块(232)、数据解码模块(233)和解码校验模块(234)；所述数据采样及信号调理模块(11)与A/D转换模块(12)的输入端连接，A/D转换模块(12)的输出端和控制端同时与所述采样控制模块(131)连接，所述采样控制模块(131)与所述校验码植入模块(133) 连接，所述校验码植入模块(133)与数据编码模块(132)连接，数据编码模块(132)与所述发送单元信号转换模块(14)连接；所述接收单元信号转换模块(21)的输入端通过所述隔离传输媒质(4)与发送单元信号转换模块(14)连接，所述接收单元信号转换模块(21)的输出端与所述接收单元信号调理模块(22)的输入端连接，所述接收单元信号调理模块(22) 的输出端同时与所述时钟提取及同步模块(231)、所述起始指令判断模块(232)连接，所述时钟提取及同步模块(231)的输出端同时与所述起始指令判断模块(232)、所述解码校验模块(234)、所述数据解码模块(233)连接，所述起始指令判模块(232)的输出端与所述数据解码模块(233)的输入端连接，所述解码校验模块(234)的输出端与所述数据解码模块 (233)的输入端连接，所述数据解码模块(233)的输出端与所述存储输出模块(24)连接。
2.根据权利要求1所述的多通道隔离高速智能收发装置，其特征在于所述发送主控单元(13)和接收主控单元(23)为现场可编程逻辑阵列。
3.根据权利要求1或2所述的多通道隔离高速智能收发装置，其特征在于所述发送单元的数据采样及信号调理模块(11)的模拟量采样通道数量为1 4个。
4.根据权利要求1或2所述的多通道隔离高速智能收发装置，其特征在于所述发送单元的开关量采样通道数量为1 3个。
专利摘要本实用新型公开一种用于电力电子系统的多通道隔离高速智能收发装置。其装置包括发送单元、接收单元以及隔离传输媒质。发送单元包括数据采样及信号调理模块、A/D转换模块、发送主控单元以及发送单元信号转换模块；接收单元包括接收单元信号转换模块、接收单元信号调理模块、接收主控单元以及存储输出模块；本实用新型装置可对多通道模拟量采样及开关量采样进行数字编码，并通过隔离传输媒质传输。每个接收单元可连接多个发送单元同时解码。本实用新型装置具有突出的高可靠电气隔离性、实时性和智能化特点。
文档编号H04L1/00GK202034996SQ201120096070
公开日2011年11月9日 申请日期2011年4月4日 优先权日2011年4月4日
发明者吕征宇, 张德华, 杭丽君, 靳晓光 申请人:浙江大学