专利名称：用于在射频电路和基带电路之间发送信号的方法和设备的制作方法
技术领域：
本发明涉及用于在射频电路和基带电路之间发送信号的方法和设备。具体地，本发明涉及在射频电路和基带电路之间发送数据信号和时钟信号。
背景技术：
运行在无线电传输系统中的设备通常具有射频电路(例如RF芯片)和基带电路(例如基带芯片)，以及允许在射频电路和基带芯片之间发送数据的链路。射频电路通常包括用于通过无线电传输系统发射和接收无线电信号的至少一个天线。射频电路运行在(大约为IO9Hz的)无线电频率以发射和接收无线电信号。基带电路根据设备中所提供的时钟信号(具有时钟频率Fe)运行在(通常大约为IO8Hz的)设备的工作频率。
当在设备处接收到无线电信号时，通常在射频电路中将其解调以提取该无线电信号中所携载的数据。然后将解调信号发送到基带电路以供设备使用。在基带电路运行在数字域的一些系统中，在通过链路将解调信号发送到基带电路之前，解调信号(其为模拟信号)经过射频电路中的模拟-数字转换器。因此数字信号通过链路发送。解调数据信号包括可以通过链路发送的至少一个数据流信号(具有2Fc的比特率)。除了发送至少一个数据流信号之外，还通过链路发送提供允许基带电路解释数据流信号的时序信息的时钟信号。类似地，当将要经由天线从设备发射信号时，将信号通过链路从基带电路发送到射频电路。信号包括数据信号(包括至少一个数据流信号)和时钟信号。在射频电路上，数据信号经过数字-模拟转换器以将数据信号转换为模拟信号。在射频电路中调制模拟信号并随后使用天线从设备通过无线电传输系统将其发射。由 Mohindra 等人在题为 “Serial Digital Interface for WirelessNetworkRadios and Baseband Integrated Circuits”的以公开号US 2005/0119025 Al 公开的美国专利申请中描述了一个这样的系统，该申请公开了一种包括以下部件的系统无线电接收机集成电路、无线电发射机集成电路、基带数字信号处理集成电路以及无线电集成电路和基带数字信号处理集成电路之间的数字接口。在射频电路和基带电路之间的链路上发送信号可能产生杂散辐射，其可能干扰无线电信号至天线的发射和从天线的接收。这些杂散辐射增加了无线电信号在天线处遭受的噪声。如果由通过链路发送时钟信号或数据信号，在设备通过无线电传输系统发射或接收无线电信号的无线电频带内产生了强噪声，那么对设备性能有不利影响。本发明的目的是减小由在射频电路和基带电路之间的链路上发送信号所产生的噪声的不利影响。
发明内容
根据本发明的第一方面，提供了在设备的射频电路和设备的基带电路之间发送数据信号和时钟信号的方法，射频电路经配置用于在无线电频带中无线电信号的发射和接收中的至少一个，时钟信号具有时钟频率Fe，该方法包括确定是否数据信号和时钟信号中的至少一个因为在无线电频带内具有谐波而是干扰的，其中如果确定数据信号和时钟信号中的至少一个是干扰的，该方法进一步包括加扰至少一个干扰信号以针对低于时钟频率Fe的频率来平坦化其频谱；设置各自的至少一个指示符以指示已经加扰至少一个干扰信号；以及在射频电路和基带电路之间发送至少一个所加扰的信号，其中该方法进一步包括，在发送至少一个所加扰的信号的步骤之后，如果设置了各自的至少一个指示符，则解扰至少一个所加扰的信号。 根据本发明的第二方面，提供了设备，包括射频电路，经配置用于在无线电频带中无线电信号的发射和接收中的至少一个；以及基带电路，该设备配置为在射频电路和基带电路之间发送数据信号和时钟信号，时钟信号具有时钟频率Fe，该设备进一步配置为确定是否数据信号和时钟信号中的至少一个因为在无线电频带内具有谐波而是干扰的；以及如果确定数据信号和时钟信号中的至少一个是干扰的则加扰至少一个干扰信号以针对低于时钟频率Fe的频率来平坦化其频谱；设置各自的至少一个指示符以指示已经加扰至少一个干扰信号；以及在射频电路和基带电路之间发送至少一个所加扰的信号，其中该设备进一步配置为如果设置了至少一个指示符，则在射频电路和基带电路之间发送至少一个所加扰的信号之后，解扰各自的至少一个所加扰的信号。由时钟和数据流所发出的总噪声功率可以是恒定的，并且仅取决于它们的振幅。如果在一些情况下(例如当在某些频带中运行射频电路时)，数据信号或时钟信号的噪声频谱的某些强频率分量影响设备的性能，那么通过在从O到Fe的所有频率上平坦化其频谱(从而影响所有较高频率图像)来白化噪声频谱可能是有用的。通过平坦化频谱，噪声散布在所有频率上。换言之，噪声在低于时钟频率的整个频率内平均化。例如，如果时钟信号的谐波之一落入射频电路经由天线发射或接收无线电信号的无线电频带中，那么通过平坦化频谱，来自时钟信号处于该特定谐波频率的噪声被有利地减小。平均化时钟信号的频谱增加了谐波频率之间的噪声的功率级。因此，如果确定时钟信号的谐波并未影响当前正在由设备使用的无线电发射/接收，那么白化时钟信号的频谱可能是有害的，因为至少该噪声的一些会散布进感兴趣的无线电频带。类似地，由于同样的原因，白化数据流频谱并不总是有益的。用于白化链路上的噪声的两个单独的机制可以独立启用I)白化数据流的频谱的数据加扰机制；以及2)使用数据流之一来白化时钟信号的频谱的机制在下面所描述的实施例中，系统确定是否数据流频谱的嘈杂部分的谐波正在影响射频电路的性能。如果是，那么上述的第一机制(以白化数据流的频谱)启用。独立地，系统确定是否时钟信号的谐波正在影响射频电路的性能。如果是，那么上述的第二机制(以白化时钟信号的频谱)启用。如果数据流频谱的谐波和时钟信号的谐波二者都正在影响射频电路的性能，那么上述的两种机制都启用。优选地，在这种情况下，首先加扰数据流并随后将所加扰的数据流用于白化时钟信号的频谱。在从O到Fe的整个频率上白化干扰信号的频谱通常比仅减小信号中的干扰谐波的功率更好，这是因为白化机制是快速的、容易实现的并且需要很小的处理能力。这允许该机制被用于无线电传输系统上的实时数据传输以及允许该机制用在可能不具有太大的处·理能力或存储器容量的小型的设备上，诸如移动电话或其他移动用户设备。射频电路可以是RF芯片以及基带电路可以是基带芯片。RF芯片和基带芯片可以是设备中的单独芯片。可替代地，射频电路和基带电路可以存在于设备中的同一物理芯片上。
为了更好地理解本发明以及为了显示上述情况如何付诸实施，现在将通过举例的方式，对下面的附图加以参考，其中图1是根据优选实施例的设备的示意图；图2是根据优选实施例的显示时钟信号和多个数据流信号的时序图；图3是根据优选实施例的用于发送数据信号和时钟信号的过程的流程图；图4是根据优选实施例的用于加扰数据信号的电路的示意图；图5是根据优选实施例的用于加扰时钟信号的电路的示意图；图6是根据优选实施例的用于解扰所加扰的时钟信号的电路的示意图；图7是根据优选实施例的用于解扰所加扰的数据信号的电路的示意图；图8是根据另一个实施例的用于加扰时钟信号的电路的示意图；图9a是定性地表示由时钟信号所产生的噪声频谱的曲线图；图9b是定性地表示由所加扰的时钟信号所产生的噪声频谱的曲线图；图1Oa是定性地表示由数据信号所产生的噪声频谱的曲线图；图1Ob是定性地表示由所加扰的数据信号所产生的噪声频谱的曲线图；图11是表示由与设备可以在无线电传输系统上发射和接收的各种频带有关的数据和时钟信号所产生的噪声的曲线图。
具体实施例方式参照图1，现在描述设备100的优选实施例。设备100包括射频芯片(RF芯片)101和基带芯片102。设备100进一步包括用于从无线电传输系统接收无线电信号的接收天线103a和用于在无线电传输系统上发射无线电信号的发射天线103b。在优选实施例中，接收天线103a和发射天线103b作为同一天线实现。然而,在其他实施例中，接收天线103a与发射天线103b是分离的。设备100进一步包括下行解调块104和上行调制块130。RF芯片101包括模拟-数字转换器106、下行RF采样率转换器108、上行RF采样率转换器126、数字-模拟转换器128、RF串行外围接口(SPI)块146和RF计时器块148。基带芯片102包括下行BB采样率转换器112、多个下行信道114、下行开放核心协议(OCP)块116、上行开放核心协议(OCP)块118、多个上行信道120和上行BB采样率转换器122。设备100进一步包括片上系统部件132，其包括软件块134、BB计时器块136、BB串行外围接口(SPI)块138和通用输入/输出(GPIO)块142。设备进一步包括下行链路110、上行链路124、SPI链路140和GPIO链路144。接收天线103a的输出耦合到下行解调块104的输入。下行解调块104的输出耦合到模拟-数字转换器106的输入。模拟-数字转换器106的输出耦合到下行RF采样率转换器108的输入。下行RF采样率转换器108的输出经由下行链路110耦合到下行BB采样率转换器112的输入。下行BB采样率转换器112的输出经由多个下行信道114耦合到下行开放核心协议(OCP)块116的输入。上行开放核心协议块118的输出经由多个上行信
道120耦合到上行BB采样率转换器122的输入。上行BB采样率转换器122的输出经由上行链路124耦合到上行RF采样率转换器126的输入。上行RF采样率转换器126的输出耦合到数字-模拟转换器128的输入。数字-模拟转换器128的输出耦合到上行调制块130的输入。上行调制块130的输出耦合到发射天线103b的输入。BB SPI块138经由SPI链路140耦合到RF SPI块146。GPIO块142经由GPIO链路144耦合到RF芯片101。BB计时器块136控制BB SPI块138和GPIO块142的时序。RF SPI块146的第一输出耦合到下行RF采样率转换器108的输入并耦合到下行解调块104的输入。RF SPI块146的第二输出耦合到上行RF采样率转换器126的输入并耦合到上行调制块130的输入。RF计时器块148控制下行解调块104、下行RF采样率转换器108、上行RF采样率转换器和上行调制块130的时序。现在我们描述设备100的运行的宽泛概述。首先，描述当在接收天线103a处接收无线电信号时的设备的运行。从设备100运行在其中的无线电传输系统接收无线电信号。所接收的无线电信号是已经调制到无线电频率的模拟数据信号。将所接收的无线电信号传递到下行解调块104，在该处解调无线电信号(使用如技术人员显而易见的常规解调方法)，以致下行解调块104的输出是模拟数据信号。下行解调块104的时序由RF计时器块148控制。将模拟数据信号传递到模拟-数字转换器106，模拟-数字转换器106将模拟数据信号转换成数字数据信号并将该数字数据信号输出到下行RF采样率转换器108。在下行链路110上将信号从RF芯片101中的下行RF采样率转换器108传递到基带芯片102中的下行BB采样率转换器112。采样率转换器108、112、122和126不包含缓冲，例如没有FIFO，也没有串并转换。下行RF采样率转换器108基本上是具有Σ Δ调制器的低通滤波器。这允许使用I比特采样穿过下行链路110，不伴随数据信号的分包(packetisation)，以致下行链路110在信道上传送I比特串行流。下行链路110包括两个相同的RX信道(一个主信道和一个分集信道)。每个信道均由I和Q路径组成。每个信道路径由两根导线构建，两根导线是差分的低压差分信号(LVDS)对。因此，共计有8根导线用于下行链路110，即2个信道，每个信道具有2个每LVDS对2根导线的I/Q路径。在RF芯片101中产生接口时钟并将其作为LVDS信号发送到基带芯片102，从而使用2根导线。在下行链路110上，时钟信号和数据信号一起发送。在其他实施例中，如本领域技术人员显而易见的是，下行链路可以包括不同数量和/或不同类型的导线以及配置为以不同方式传送数据和时钟信号。使用BB计时器块136控制下行BB采样率转换器112的时序。下行BB采样率转换器112的输出包括与BB计时器块136所产生的时钟信号同步的至少一个数字数据流。将数字数据流在多个下行信道114上发送到下行OCP块116。下行OCP块116提供下行信道114上的数据信号和片上系统元件132之间的接口。其次，现在我们描述当信号将要从发射天线103b发射时设备100的运行的宽泛概述。将数字数据信号从片上元件132馈送入上行OCP块118。上行OCP块118提供上行信道120上的数据信号和片上系统元件132之间的接口。经由上行信道120将数据信号传递到上行BB采样率转换器122。在上行链路124上将信号从BB芯片102中的上行BB采样率转换器122传递到RF芯片101中的上行RF采样率转换器126。上行BB采样率转换器122基本上是具有Σ Δ调制器的低通滤波器。这允许使用I比特采样穿过上 行链路124，不伴随数据信号的分包，以致上行链路124在信道上传送I比特串行流。上行链路124上存在单一信道(即没有如下行链路110上所有的分集信道)。上行链路124上的信道包括I和Q路径。每个信道路径均包括两根导线，两根导线是LVDS对。因此，在上行链路124上共计有4根导线，有每个由每LVDS对2根导线形成的2个I/Q路径。使用2线LVDS对将在基带芯片102处从RF芯片101接收到的时钟信号返回到RF芯片101。在上行链路124上时钟信号与数据信号一起发送。在其他实施例中，如本领域技术人员显而易见的是，上行链路可以包括不同数量和/或不同类型的导线以及配置为以不同方式传送数据和时钟信号。使用BB计时器块136控制上行BB采样率转换器122的时序，以及使用RF计时器块148控制上行RF采样率转换器126的时序。从上行RF采样率转换器块126输出数据信号并将其传递到数字-模拟转换器128，在该处将数据信号转换为模拟信号。随后将模拟信号传递到上行调制块130，在该处调制模拟信号(使用如技术人员显而易见的常规技术)并随后将其在无线电传输系统上经由发射天线103b发射。SPI链路140使用4线SPI接口用于控制数据到RF芯片101上的寄存器的移送，以及用于将数据从这些寄存器读回到基带芯片102。在GPIO链路144上提供单独的计时精确选通(TAS)信号，其用于以比与控制数据一起在SPI链路140上发送所可能达到的更精确的方式来在RF芯片101上激活某些任务。应该理解在下行链路110和上行链路124上所传递的信号是数字信号，因为下行中的模拟-数字转换器106和上行中的数字-模拟转换器128 二者都位于RF芯片101中。如上所述，为了在RF芯片101和基带芯片102之间的下行和上行链路(110和124)上发送数据信号，使用时钟信号来提供数据信号的时序。图2显示了正在链路(110或124)上发送的时钟信号和多个数据流。时钟信号具有时钟频率Fe以及数据流上的数据比特边界由时钟信号上的跃迁来定义。因此，数据流信号具有每秒2Fc比特的比特率。时钟信号大约是具有频率Fe的方波。由时钟信号所产生的噪声的频谱将包括处于时钟信号的谐波(即处于Fe的倍数)处的分量。基频Fe将包含最强的分量。较高的奇次谐波(即具有频率3Fc、5Fc等等)将弱于基波。如果时钟信号是完美的方波(即如果它是完全对称的)，那么偶次谐波(即具有频率2Fc、4Fc等等)的强度会是O。然而，事实上时钟信号不会是完美的方波而偶次谐波的强度将取决于时钟的占空比误差。即使是在时钟信号中非常轻微的不对称，也可以引起较高的偶次谐波。因此可以假设时钟信号的偶次谐波将在某种程度上存在。由数据流信号所产生的噪声的频谱将取决于(此外)用于产生比特流和比特流率的数字噪声整形器。数据流信号携载作为数据比特的信息，其中时钟信号上的跃迁指定数据流信号上的数据比特边界。因此，数据流信号(携载单一比特流)可以产生的最高的噪声频率具有等于时钟频率Fe的频率，其对应于数据流信号中在每个时钟跃迁上交替的数据比特(即数据流信号中的数据比特是‘01010101...’)。低于Fe的频率分量将包括在其中数据比特不在每个数据比特边界之间交替的数据流信号中。例如，当数据流信号携载数
据比特‘001100110011... ’时，其具有*的频率。从频率O到Fe的数据信号的噪声功率
谱的形状将在较高频率处被镜像和重复，以取决于信号转换速率的速率来随着频率增加而衰减。此外，数据流信号可以包括两个交织的比特流，诸如正交调制信号的同相和正交相位 分量(I和Q分量)。显而易见的是诸如这样的信号交织将影响由数据流信号所产生的噪声的频谱。如上所述，由在RF芯片101和基带芯片102之间的链路(110和124)上发送的信号所产生的噪声可能影响从天线103a和103b进行无线电发射/接收的性能。因为时钟信号具有规则的频率(Fe)，所以由时钟信号所造成的噪声将在一些频率(谐波频率)处比其他频率处强的多。数据流信号也是如此，这是因为它们包括仅可以在整数个半时钟周期之
后(即在$秒之后，其中η是整数)改变值的数据比特。如果数据流信号或时钟信号的
谐波之一落入天线(103a或103b)正运行在该处的无线电频带，那么设备的性能可能受到不利影响。现在将参考图3所示的流程图来描述根据优选实施例的发送数据信号和时钟信号的过程。在信号在RF芯片101和基带芯片102之间发送之前，在步骤S302中确定是否数据信号中的数据流之一是干扰的。如果它具有在天线103a或103b正运行在该处的无线电频带中造成噪声的谐波，则信号是“干扰的”。实际上-当特定的带或带内信道正在使用时，可以由软件选择数据和时钟白化。为获取这一软件，优选使用实验室测量来确定这样的白化对特定系统中的每个特定带或信道是否是有利的或不利的。电路板布局拓扑、屏蔽措施和调制解调器系统的密度都可以对干涉程度产生显著影响。如果在步骤S302中确定数据流信号之一是干扰的，则方法传递到步骤S304。在步骤S304中，在设备100中设置指示符(例如在data_scrambling (数据加扰)寄存器中的比特)以指示要被加扰的数据流信号。在以下所述与图4和7有关的示例中，指示符包括设置在设备100的寄存器中以指示数据信号应该于在链路(110或124)上发送之前被加扰的enable_data_scrambling(使能数据加扰)比特，以及设置在设备100的寄存器中以指示数据信号应该于在链路(110或124)上发送之后被解扰的enable_data_descrambling (使能数据解扰)比特。enable_data_scrambling 比特和 enable_data_descrambling 比特可以是单独的比特，或者可替代地同一比特可以用于两种用途，并且例如存储在data_scrambling寄存器中。方法随后从步骤S304传递到步骤S306，在步骤S306中对干扰数据流信号进行加
扰。以此方式，修改数据流信号的噪声频谱。可以使用如技术人员显而易见的任何已知的加扰技术来加扰数据流信号。不同的加扰技术将以不同的方式影响数据流信号的噪声频谱。加扰数据流信号所预期的效果是减小来自在天线103a或103b正运行在该处的无线电频带内的频率处的数据流信号的噪声。这通过平坦化数据流信号的频谱来达到。换言之，数据流信号的频率分量的强度在O到Fe的频率上被平均化，即，针对低于时钟频率的频率。以此方式，白化数据流信号的频谱。图4显示了根据优选实施例的用于加扰数据流信号的数据加扰电路400。数据加扰电路400位于链路(110或124)的发送端并用于白化数据流噪声频谱。数据加扰电路400是经修改的最大长度线性反馈移位寄存器(LFSR)，其足够长以明显地白化数据流信号的频谱。数据加扰电路包括第一 XOR门402、AND门404、7个寄存器406-418和第二 XOR门420。数据流信号稱合到第一XOR门402的第一输入。来自存储了 enable_data_scrambling比特的寄存器的信号耦合到AND门404的第一输入。AND门404的输出耦合到第一 XOR门402的第二输入。第一 XOR门402的输出I禹合到第一寄存器406的输入。第一寄存器406的输出耦合到第二寄存器408的输入。第二寄存器408的输出耦合到第三寄存器410的输入。第三寄存器410的输出耦合到第四寄存器412的输入。第四寄存器412的输出耦合到 第五寄存器414的输入。第五寄存器414的输出稱合到第六寄存器416的输入。第六寄存器416的输出耦合到第七寄存器418的输入。第六寄存器416的输出还耦合到第二 XOR门420的第一输入。第七寄存器418的输出耦合到第二 XOR门420的第二输入。第二 XOR门420的输出耦合到AND门404的第二输入。第一 XOR门402的输出提供所加扰的数据流信号在数据加扰电路400的输出线422上。当没有设置enable_data_scrambling比特(即到AND门404的第一输入为‘0’)时，AND门404的输出也是‘0’。因此，第一 XOR门402的输出跟随数据流信号，以致当数据流信号是‘I’时，第一 XOR门402的输出是‘1’，而当数据流信号是‘0’时，第一 XOR门402的输出是‘O’。因此，数据加扰电路400在输出线422上的输出与传入的数据流信号相匹配，即数据流信号未加扰。然而，当设置了 enable_data_scrambling比特(即到AND门404的第一输入为‘I’ )时，AND门404的输出与至IJ AND门404的第二输入的值相匹配，到AND门404的第二输入来自第二 XOR门420的输出。因此到第一 XOR门402的第二输入的值取决于寄存器406-418的状态。第一 XOR门402的输出将是数据流信号的加扰版本，其是输出线422上的输出。如果加扰电路400已知则数据流信号的加扰是可预测的。因此设备100能够解扰已经使用数据加扰电路400加扰的所加扰数据。以下表I提供了示出数据加扰电路400如何加扰数据流信号的示例。在由表I所示的示例中，输入到第一 XOR门402的第一输入的数据流信号具有数据比特‘1010001101001’，其中序列中最左边的比特是首先到达电路400的。表I显示了随着电路400加扰数据信号，在每个时钟脉冲上寄存器406-418以及第一和第二 XOR门402和420的输出的状态。
权利要求
1.一种在设备的射频电路和所述设备的基带电路之间发送数据信号和时钟信号的方法，所述射频电路经配置用于在无线电频带中无线电信号的发射和接收中的至少一个，所述时钟信号具有时钟频率Fe，所述方法包括 确定是否所述数据信号和所述时钟信号中的至少一个因为在所述无线电频带内具有谐波而是干扰的， 其中如果确定所述数据信号和所述时钟信号中的至少一个是干扰的，所述方法进一步包括 加扰所述至少一个干扰信号以针对低于所述时钟频率Fe的频率来平坦化其频谱； 设置各自的至少一个指示符以指示所述至少一个干扰信号已被加扰；以及 在所述射频电路和所述基带电路之间发送所述至少一个所加扰的信号， 其中所述方法进一步包括，如果设置了所述各自的至少一个指示符，则在发送所述至少一个所加扰的信号的步骤之后，解扰所述至少一个所加扰的信号。
2.根据权利要求1所述的方法，其中所述数据信号包括至少一个数据流信号。
3.根据权利要求2所述的方法，其中所述至少一个数据流信号之一是所述至少一个干扰信号之一。
4.根据权利要求3所述的方法，其中所述至少一个数据流信号包括两个交织的比特流。
5.根据权利要求4所述的方法，其中所述两个交织的比特流是正交调幅信号的同相分量和正交相位分量。
6.根据权利要求3-5中的任何一项所述的方法，其中所述加扰所述至少一个干扰信号包括通过线性反馈移位寄存器传递干扰数据流信号。
7.根据权利要求6所述的方法，其中所述线性反馈移位寄存器是最大长度线性反馈移位寄存器。
8.根据权利要求6或7所述的方法，其中所述解扰所加扰的数据流信号的步骤包括通过与所述线性反馈移位寄存器互补的解扰移位寄存器传递所述所加扰的数据流信号。
9.根据权利要求8所述的方法，进一步包括使用与所述所加扰的数据流信号一起发送的所述时钟信号为所述解扰移位寄存器计时。
10.根据权利要求1-9中的任何一项所述的方法，其中所述时钟信号是所述至少一个干扰信号之一，并且其中所述加扰所述干扰时钟信号的步骤包括基于所述数据信号加扰所述干扰时钟信号。
11.根据从属于权利要求2的权利要求10所述的方法，其中所述时钟信号的每个边沿均定义所述数据信号上的数据比特边界，所述方法进一步包括选择所述至少一个数据流信号之一，并且其中所述加扰所述干扰时钟信号的步骤包括当且仅当所选择的数据流信号在对应的数据比特边界翻转时，对于所述时钟信号的每个边沿翻转所述所加扰的时钟信号。
12.根据权利要求11所述的方法，其中所述解扰所述所加扰的时钟信号的步骤包括每当所述所选择的数据流翻转或所述所加扰的时钟信号翻转时，都翻转所述所解扰的时钟信号。
13.根据权利要求11或12所述的方法，其中如果所述所选择的数据流信号和所述时钟信号二者都是所述干扰信号之一，那么在加扰所述时钟信号之前加扰所述所选择的数据流信号，以致基于所加扰的所选择的数据流信号来加扰所述时钟信号。
14.根据前述任一项权利要求所述的方法，其中所述至少一个指示符包括各自的至少一个寄存器。
15.根据前述任一项权利要求所述的方法，其中所述数据流信号和所述时钟信号在所述射频电路和所述基带电路之间作为连续比特流发送。
16.根据前述任一项权利要求所述的方法，其中所述数据信号和所述时钟信号在所述射频电路和所述基带电路之间在单独的有线链路上发送。
17.根据前述任一项权利要求所述的方法，其中如果确定在所述无线电频带内所述数据信号和所述时钟信号都不具有谐波，那么所述方法进一步包括在所述射频电路和所述基带电路之间发送所述数据信号和所述时钟信号，但既不加扰所述数据信号也不加扰所述时钟信号并且不设置所述至少一个指示符。
18.—种设备,包括 射频电路，经配置用于在无线电频带中无线电信号的发射和接收中的至少一个；以及 基带电路， 所述设备配置为在所述射频电路和所述基带电路之间发送数据信号和时钟信号，所述时钟信号具有时钟频率Fe，所述设备进一步配置为 确定是否所述数据信号和所述时钟信号中的至少一个因为在所述无线电频带内具有谐波而是干扰的；以及 如果确定所述数据信号和所述时钟信号中的至少一个是干扰的 加扰所述至少一个干扰信号以针对低于所述时钟频率Fe的频率平坦化其频谱； 设置各自的至少一个指示符以指示所述至少一个干扰信号已被加扰；以及 在所述射频电路和所述基带电路之间发送所述至少一个所加扰的信号， 其中所述设备进一步配置为如果设置了所述至少一个指示符，则在所述射频电路和所述基带电路之间发送所述至少一个所加扰的信号之后，解扰各自的至少一个所加扰的信号。
19.根据权利要求18所述的设备，进一步包括线性反馈移位寄存器，其中所述数据信号是所述至少一个干扰信号之一，所述设备配置为通过所述线性反馈移位寄存器来传递所述干扰数据信号以由此加扰所述干扰数据信号。
20.根据权利要求19所述的设备，其中所述线性反馈移位寄存器是最大长度线性反馈移位寄存器。
21.根据权利要求19或20所述的设备，进一步包括移位寄存器，其与所述线性反馈移位寄存器互补，用于解扰所述所加扰的数据流信号。
22.根据权利要求18-21中的任何一项所述的设备，其中所述至少一个指示符包括各自的至少一个寄存器。
23.根据权利要求18-22中的任何一项所述的设备，进一步包括用于在所述射频电路和所述基带电路之间发送所述数据信号和所述时钟信号的单独的有线链路。
24.根据权利要求23所述的设备，其中所述设备配置为在所述有线链路上作为连续比特流来发送所述数据信号和所述时钟信号。
全文摘要
一种在设备的射频电路和设备的基带电路之间发送数据信号和时钟信号的方法。该方法包括确定是否数据信号和时钟信号中的至少一个因为在无线电频带内具有谐波而是干扰的。如果确定数据信号和时钟信号中的至少一个是干扰的，则该方法进一步包括加扰至少一个干扰信号以针对低于时钟频率Fc的频率来平坦化其频谱，设置各自的至少一个指示符以指示该至少一个干扰信号已被加扰，以及在射频电路和基带电路之间发送至少一个所加扰的信号。该方法进一步包括，在发送至少一个所加扰的信号的步骤之后，如果设置了各自的至少一个指示符，则解扰该至少一个所加扰的信号。
文档编号H04B15/04GK103004113SQ201180022676
公开日2013年3月27日 申请日期2011年3月4日 优先权日2010年3月5日
发明者斯泰韦·费利克斯 申请人:辉达技术英国有限公司