微波调制解调器及其交叉干扰抵消的方法
【专利摘要】本发明公开了一种微波调制解调器及其交叉干扰抵消的方法，其中，该方法包括：第一调制解调器的第一同步模块对水平极化信号进行同步处理，将处理后的水平极化信号输入到第一调制解调器的第一均衡模块和第二调制解调器的第二均衡模块；第二调制解调器的第二同步模块对垂直极化信号进行同步处理，将处理后的垂直极化信号输入到第二均衡模块和第一均衡模块；第一均衡模块利用第二调制解调器的第二同步模块处理后的垂直极化信号，对第一同步模块输出的水平极化信号进行干扰抵消；第二均衡模块利用第一调制解调器的第一同步模块处理后的水平极化信号，对第二同步模块输出的垂直极化信号进行干扰抵消。通过本发明，降低了交叉干扰抵消的复杂度。
【专利说明】微波调制解调器及其交叉干扰抵消的方法
【技术领域】
[0001]本发明涉及通信领域，具体而言，涉及一种微波调制解调器及其交叉干扰抵消的方法。
【背景技术】
[0002]微波通信与光纤通信、卫星通信一起被称为现代通信传输的三大主要手段。微波通信一般采用点对点的传输方式，目前主要应用于第二代或第三代(2G/3G)移动的承载网络，为移动运营商提供语音和数据业务的传输，具有传输容量大、长途传输质量稳定、投资少、建设周期短以及维护方便等特点。微波通信应用于移动承载网络的典型网络拓扑如图1所示，点对点的场景即可用于基站之间也可用于基站与基站控制站或接入网关之间的骨干传输。
[0003]通常微波通信节点由调制解调单元和射频收发单元两部分组成(如图2所示)。调制解调单元包括基带接口和调制解调单元，一般放置在室内所以又称为室内单元(In-DoorUnit，简称为IDU)。射频收发单元主要实现射频收发功能，一般和天线一起放置在铁塔上，所以又称为室外单元(Out-DoorUnit,简称为0DU)。
[0004]随着移动无线网络和以太网技术的发展，微波传输由传统的时分复用(TimeDivision Multiplexing,简称为TDM)业务传输逐步发展为现今的混合业务传输，即TDM、E1、以太网等各种类型数据混合的模式，并且传输容量在逐步增大。来自不同接口的数据被统一调度封装成数据帧，然后通过调制解调单元进行调制，并通过射频单元发送出去。
[0005]为了增加微波通信系统的传输容量，提高频谱利用率，采用了同信道双极化(Co-Channel Dual-Polarization,简称为CO)P)技术，即在相同载波频率上,通过双极化天线传输两路不同极化的信号。理想情况下两个同频微波信号是正交信号，二者之间不会产生干扰，接收机很容易恢复。并且，由于天线自身无法做到完全极化隔离，同时无线信道的传播以及天气等因素也会进一步降低极化隔离效果。所以同频的交叉极化信道之间存在相互干扰，会对传输质量产生严重影响。对此，相关技术中，在接收机采用交叉极化干扰抵消(Cross-polarization Interference counteracter,简称为 XPIC)技术,用来消除交叉极化干扰信号。
[0006]传统的微波XPIC技术实现处理框图如图3和图4所示。图3是根据相关技术的CCDP系统中接收端单路的结构框图，图4是根据相关技术的CCDP系统中接收端双路的结构框图。如图3和图4所示，传统的微波系统在接收端使用XPIC技术，从双极化天线上同时接收的水平方向和垂直方向的信号，分别经过接收端的模拟/数字(Analog/Digital，简称为A/D)、中频、同步后进入均衡器，完成干扰信号的抵消，进而正确的接收主路业务。相关技术中的XPIC技术存在以下特点:
[0007]—、水平调制解调器的接收端和垂直调制解调器的接收端都需要两个A/D、两个中频和两个同步分别对主、从路信号做基本相同的处理，增加了设计的复杂度；二、增加了现场可编程门阵列(Field Programmable Gate Array,简称为FPGA)全芯片验证的难度；三、使用两个a/d、中频和同步增加了芯片的成本。
[0008]针对相关技术中的上述问题，目如尚未提出有效的解决方案。
【发明内容】
[0009]针对相关技术中微波XPIC技术的上述问题，本发明提供了一种微波调制解调器及其交叉干扰抵消的方法，以至少解决上述问题之一。
[0010]根据本发明的一个方面，提供了一种微波调制解调器，包括:用于处理水平极化信号的第一调制解调器和用于处理垂直极化信号的第二调制解调器，其中，所述第一调制解调器的第一同步模块用于对水平极化信号进行同步处理，将处理后的水平极化信号输入到所述第一调制解调器的第一均衡模块和所述第二调制解调器的第二均衡模块；所述第一均衡模块用于利用所述第二调制解调器的第二同步模块处理后的垂直极化信号，对所述第一同步模块输出的所述水平极化信号进行干扰抵消；以及所述第二调制解调器的所述第二同步模块用于垂直极化信号进行同步处理，将处理后的垂直极化信号输入到所述第二均衡模块和所述第一均衡模块；所述第二均衡模块用于利用所述第一调制解调器的第一同步模块处理后的水平极化信号，对所述第二同步模块输出的所述垂直极化信号进行干扰抵消。
[0011]优选地，所述第一同步模块，用于通过高速串行接口或并行接口将所述第一同步模块处理后的水平极化信号输入到所述第一均衡模块和所述第二均衡模块；所述第二同步模块，用于通过高速串行接口或并行接口将所述第二同步模块处理后的垂直极化信号输入到所述第二均衡模块和所述第一均衡模块。
[0012]根据本发明的另一方面，提供了一种交叉干扰抵消的方法，包括:第一调制解调器的第一同步模块对水平极化信号进行同步处理，将处理后的水平极化信号输入到所述第一调制解调器的第一均衡模块和所述第二调制解调器的第二均衡模块；所述第二调制解调器的所述第二同步模块对垂直极化信号进行同步处理，将处理后的垂直极化信号输入到所述第二均衡模块和所述第一均衡模块；所述第一均衡模块利用所述第二调制解调器的第二同步模块处理后的垂直极化信号，对所述第一同步模块输出的所述水平极化信号进行干扰抵消；所述第二均衡模块利用所述第一调制解调器的第一同步模块处理后的水平极化信号，对所述第二同步模块输出的所述垂直极化信号进行干扰抵消。
[0013]优选地，所述第一同步模块通过高速串行接口或并行接口将所述第一同步模块处理后的水平极化信号输入到所述第一均衡模块和所述第二均衡模块；所述第二同步模块通过高速串行接口或并行接口将所述第二同步模块处理后的垂直极化信号输入到所述第二均衡模块和所述第一均衡模块。
[0014]优选地，所述第一均衡模块利用所述第二调制解调器的第二同步模块处理后的垂直极化信号，对所述第一同步模块输出的所述水平极化信号进行干扰抵消之前，还包括:对齐所述第二同步模块处理后的垂直极化信号和所述第一同步模块输出的所述水平极化信号；所述第二均衡模块利用所述第一调制解调器的第一同步模块处理后的水平极化信号，对所述第二同步模块输出的所述垂直极化信号进行干扰抵消之前，还包括:对齐所述第一同步模块处理后的水平极化信号和所述第二同步模块输出的所述垂直极化信号。
[0015]通过本发明，第一调制解调器处理水平极化信号，并利用第二调制解调器的第二同步模块处理后的垂直极化信号，对第一同步模块输出的水平极化信号进行干扰抵消；第二调制解调器处理垂直极化信号，利用第一调制解调器的第一同步模块处理后的水平极化信号，对第二同步模块输出的垂直极化信号进行干扰抵消。只需要一个A/D、一个中频和一个同步就能够完成信号的处理，降低了设计的复杂度；节省了资源，有利于接收端设备的小型化，同时降低了成本；在对系统建链时间、吞吐量不影响的情况下，降低了 FPGA验证的难度；降低了系统设备的功耗。
【专利附图】
【附图说明】
[0016]此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0017]图1是根据相关技术的微波点对点传输场景的示意图；
[0018]图2是根据相关技术的微波传输系统的示意图；
[0019]图3是根据相关技术的CCDP系统中接收端单路的结构框图；
[0020]图4是根据相关技术的CCDP系统中接收端双路的结构框图；
[0021]图5是根据本发明实施例的微波调制解调器的结构框图；
[0022]图6是根据本发明实施例优选的单路微波调制解调器的结构框图；
[0023]图7是根据本发明实施例优选地的双路微波调制解调器的结构框图；
[0024]图8是根据本发明实施例的交叉干扰抵消的方法的流程图。
【具体实施方式】
[0025]下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0026]根据本发明实施例，提供了一种微波调制解调器，第一调制解调器处理水平极化信号，利用第二调制解调器帧同步后的垂直极化信号进行干扰抵消；第二调制解调器处理垂直极化信号，利用第一调制解调器帧同步后的水平极化信号进行干扰抵消。
[0027]图5是根据本发明实施例的微波调制解调器的结构框图，如图5所示，该微波调制解调器主要包括:用于处理水平极化信号的第一调制解调器I和用于处理垂直极化信号的第二调制解调器2，其中，第一调制解调器I的第一同步模块用于对水平极化信号进行同步处理，将处理后的水平极化信号输入到第一调制解调器I的第一均衡模块和第二调制解调器2的第二均衡模块；第一均衡模块用于利用第二调制解调器2的第二同步模块处理后的垂直极化信号，对第一同步模块输出的水平极化信号进行干扰抵消；以及，第二调制解调器2的第二同步模块用于垂直极化信号进行同步处理，将处理后的垂直极化信号输入到第二均衡模块和第一均衡模块；第二均衡模块用于利用第一调制解调器I的第一同步模块处理后的水平极化信号，对第二同步模块输出的垂直极化信号进行干扰抵消。
[0028]通过本发明实施例，第一调制解调器I用于处理水平极化信号，并利用第二调制解调器2的第二同步模块处理后的垂直极化信号，对第一同步模块输出的水平极化信号进行干扰抵消；第二调制解调器2用于处理垂直极化信号，利用第一调制解调器I的第一同步模块处理后的水平极化信号，对第二同步模块输出的垂直极化信号进行干扰抵消。只需要一个A/D、一个中频和一个同步就能够完成信号的处理，降低了设计的复杂度；节省了资源，有利于接收端设备的小型化，同时降低了成本；在对系统建链时间、吞吐量不影响的情况下，降低了 FPGA验证的难度；降低了系统设备的功耗。
[0029]图6是根据本发明实施例优选的单路微波调制解调器的结构框图，图7是根据本发明实施例优选地的双路微波调制解调器的结构框图，如图6和图7所示，在第一调制解调器I和第二调制解调器2中增加高速串行接口。第一同步模块，用于通过高速串行接口将第一同步模块处理后的水平极化信号输入到第一均衡模块和第二均衡模块；第二同步模块，用于通过高速串行接口将第二同步模块处理后的垂直极化信号输入到第二均衡模块和第一均衡模块。
[0030]进一步的，如图6和图7所示，在水平方向微波调制解调器(第一调制解调器)的接收端，仅仅接收水平方向信号，在同步位置处将输出的基带符号(IQ)通过高速串行接口传送给垂直方向的调制解调器(第二调制解调器)，同时均衡器通过高速串行接口接收来自垂直方向的调制解调器中同步输出的基带符号IQ，与水平方向微波调制解调器中同步输出的基带符号IQ—起进行极化干扰的抵消。垂直方向的处理方法与水平方向相同。
[0031]在本发明实施例的一个优选实施方式中，为了节省芯片管脚，提高高速串行接口的速率，在高速串行接口的发送端，基带符号IQ (经同步模块进行帧同步后的极化信号)可以分时的通过一个高速串行通道发送出去。在高速串行接口的接收端，可以将接收到的基带符号IQ (另一调制解调器的同步模块处理后的极化信号)存入从路先进先出(First InFirst Out，简称为FIFO)中，同时也将主路基带符号(本调制解调器的同步模块处理后的极化信号)存入到主路FIFO中；将主路FIFO和从路FIFO中的数据对齐后，同时送入调制解调器的均衡器(均衡模块)中进行干扰信号的抵消。
[0032]在本发明实施例的另一个优选实施方式中，第一同步模块，还可以用于通过并行接口将第一同步模块处理后的水平极化信号输入到第一均衡模块和第二均衡模块；第二同步模块，还可以用于通过并行接口将第二同步模块处理后的垂直极化信号输入到第二均衡模块和第一均衡模块。
[0033]根据本发明实施例，提供了一种交叉干扰抵消的方法，用以在本发明实施例提供的微波调制解调器中进行交叉干扰抵消处理。
[0034]图8是根据本发明实施例的交叉干扰抵消的方法的流程图，如图8所示，该方法包括步骤S802至步骤S808。
[0035]步骤S802，第一调制解调器的第一同步模块对水平极化信号进行同步处理，将处理后的水平极化信号输入到第一调制解调器的第一均衡模块和第二调制解调器的第二均衡模块。
[0036]步骤S804，第二调制解调器的第二同步模块对垂直极化信号进行同步处理，将处理后的垂直极化信号输入到第二均衡模块和第一均衡模块。
[0037]步骤S806，第一均衡模块利用第二调制解调器的第二同步模块处理后的垂直极化信号，对第一同步模块输出的水平极化信号进行干扰抵消。
[0038]步骤S808，第二均衡模块利用第一调制解调器的第一同步模块处理后的水平极化信号，对第二同步模块输出的垂直极化信号进行干扰抵消。
[0039]通过本发明实施例，第一调制解调器处理水平极化信号，并利用第二调制解调器的第二同步模块处理后的垂直极化信号，对第一同步模块输出的水平极化信号进行干扰抵消；第二调制解调器处理垂直极化信号，利用第一调制解调器的第一同步模块处理后的水平极化信号，对第二同步模块输出的垂直极化信号进行干扰抵消。只需要一个A/D、一个中频和一个同步就能够完成信号的处理，降低了设计的复杂度；节省了资源，有利于接收端设备的小型化，同时降低了成本；在对系统建链时间、吞吐量不影响的情况下，降低了 FPGA验证的难度；降低了系统设备的功耗。
[0040]在本发明实施例的一个优选实施方式中，可以由第一同步模块通过高速串行接口或并行接口将第一同步模块处理后的水平极化信号输入到第一均衡模块和第二均衡模块；可以由第二同步模块通过高速串行接口或并行接口将第二同步模块处理后的垂直极化信号输入到第二均衡模块和第一均衡模块。
[0041]进一步的，第一均衡模块利用第二调制解调器的第二同步模块处理后的垂直极化信号，对第一同步模块输出的水平极化信号进行干扰抵消之前，还可以对齐第二同步模块处理后的垂直极化信号和第一同步模块输出的水平极化信号；第二均衡模块利用第一调制解调器的第一同步模块处理后的水平极化信号，对第二同步模块输出的所述垂直极化信号进行干扰抵消之前，还可以对齐第一同步模块处理后的水平极化信号和第二同步模块输出的垂直极化信号。
[0042]优选地，为了节省芯片管脚，提高高速串行接口的速率，在高速串行接口的发送端，基带符号IQ可以分时的通过一个高速串行通道发送出去。在高速串行接口的接收端，可以将接收到的另一调制解调器发送的基带符号IQ存入从路FIFO当中，同时将本调制解调器处理后的极化信号存入到主路FIFO当中；将主路FIFO和从路FIFO中的数据对齐后，同时送入均衡器中进行干扰信号的抵消。
[0043]从以上的描述中，可以看出，本发明实现了如下技术效果:传统的XPIC联合均衡器方案中，水平方向和垂直方向的两路信号需要顺序同时进入两个调制解调器，采用本发明实施例的微波调制解调器，水平方向和垂直方向分别帧同步之后进入对方的均衡器进行干扰抵消，仅仅在高速串行接口或并行接口上增加了很小的时延，从而简化了设计结构，增加了一个高速串行通道，相比传统的结构增加一个A/D、一套中频和同步结构以及从路信号的相关处理，降低了设备的功耗，节省了设备的成本。
[0044]显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
[0045]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种微波调制解调器，其特征在于，包括:用于处理水平极化信号的第一调制解调器和用于处理垂直极化信号的第二调制解调器，其中， 所述第一调制解调器的第一同步模块用于对水平极化信号进行同步处理，将处理后的水平极化信号输入到所述第一调制解调器的第一均衡模块和所述第二调制解调器的第二均衡模块；所述第一均衡模块用于利用所述第二调制解调器的第二同步模块处理后的垂直极化信号，对所述第一同步模块输出的所述水平极化信号进行干扰抵消；以及 所述第二调制解调器的所述第二同步模块用于垂直极化信号进行同步处理，将处理后的垂直极化信号输入到所述第二均衡模块和所述第一均衡模块；所述第二均衡模块用于利用所述第一调制解调器的第一同步模块处理后的水平极化信号，对所述第二同步模块输出的所述垂直极化信号进行干扰抵消。
2.根据权利要求1所述的微波调制解调器，其特征在于， 所述第一同步模块，用于通过高速串行接口或并行接口将所述第一同步模块处理后的水平极化信号输入到所述第一均衡模块和所述第二均衡模块； 所述第二同步模块，用于通过高速串行接口或并行接口将所述第二同步模块处理后的垂直极化信号输入到所述第二均衡模块和所述第一均衡模块。
3.一种交叉干扰抵消的方法，其特征在于，包括: 第一调制解调器的第一同步模块对水平极化信号进行同步处理，将处理后的水平极化信号输入到所述第一调制解调器的第一均衡模块和所述第二调制解调器的第二均衡模块； 所述第二调制解调器的所述第二同步模块对垂直极化信号进行同步处理，将处理后的垂直极化信号输入到所述第二均衡模块和所述第一均衡模块； 所述第一均衡模块利用所述第二调制解调器的第二同步模块处理后的垂直极化信号，对所述第一同步模块输出的所述水平极化信号进行干扰抵消； 所述第二均衡模块利用所述第一调制解调器的第一同步模块处理后的水平极化信号，对所述第二同步模块输出的所述垂直极化信号进行干扰抵消。
4.根据权利要求3所述的方法，其特征在于， 所述第一同步模块通过高速串行接口或并行接口将所述第一同步模块处理后的水平极化信号输入到所述第一均衡模块和所述第二均衡模块； 所述第二同步模块通过高速串行接口或并行接口将所述第二同步模块处理后的垂直极化信号输入到所述第二均衡模块和所述第一均衡模块。
5.根据权利要求4所述的方法，其特征在于， 所述第一均衡模块利用所述第二调制解调器的第二同步模块处理后的垂直极化信号，对所述第一同步模块输出的所述水平极化信号进行干扰抵消之前，还包括:对齐所述第二同步模块处理后的垂直极化信号和所述第一同步模块输出的所述水平极化信号； 所述第二均衡模块利用所述第一调制解调器的第一同步模块处理后的水平极化信号，对所述第二同步模块输出的所述垂直极化信号进行干扰抵消之前，还包括:对齐所述第一同步模块处理后的水平极化信号和所述第二同步模块输出的所述垂直极化信号。
【文档编号】H04L25/03GK103546401SQ201210235699
【公开日】2014年1月29日 申请日期:2012年7月9日 优先权日:2012年7月9日
【发明者】万辉辉, 彭俊峰 申请人:中兴通讯股份有限公司