专利名称：数字化变电站测试系统中的多通道同步方法
技术领域：
本发明涉及电力控制领域，具体涉及数字化变电站测试系统中的多通道同步方法。
背景技术：
全数字化变电站相对于传统变电站发生了革命的变化，其主要表现在传输介质及控制方式发生了变化，传统的由功率放大器输出的互感器电信号被遵循IEC61850通信规约的采样值(SV)光纤数字信号所取代，传统的断路器控制电信号被面向通用对象的变电站事件(GOOSE)报文所取代。另一方面，正是由于大功率信号被光纤数字信号所取代，这使得数字化变电站全站的仿真测试成为可能。在进行数字化变电站全站的仿真测试中，因为需要仿真测试的设备和回路众多，选择多CPU方案成为必然。这样又会出现新的问题:数字化变电站全站仿真测试的一个重要任务是仿真测试全站设备的协调动作，这就要求仿真测试发出的信号或报文必须同步，也就是说，各CPU之间的时钟必须精确同步，根据IEC61850协议的要求，各CPU之间的时钟误差应该满足小于lus，采用本发明方案的多CPU时间同步技术能够使同步时间误差小于IOOns0
发明内容
本发明提供了一种数字化变电站测试系统中的多通道同步方法。为解决上述技术问题，本发明通过以下技术方案来实现:数字化变电站测试系统中的多通道同步方法，基于协议标准IEC61850为核心的数字化变电站控制系统，进行数字化变电站全站的仿真测试，其特征在于:变电站全站的多通道同步仿真测试方法包括以下步骤，a、数字化变电站仿真测试系统采用多CPU的方案中，采用多CPU的时间同步技术，各CPU用千兆以太网实现互联通讯，通过网络测量和控制系统的精密时钟同步协议标准(IEEE1588)实现精确时间同步；b、记录消息在离开和到达一台设备时的“时间戳”(记录本地时间)，并消息实际到达或离开设备时出现硬件时间戳；C、计算主时钟设备到从时钟设备的延迟，消息由主时钟设备发送，从时钟设备负责接收这些消息，并计算主时钟设备到从时钟设备的通信路径延迟；d、计算从时钟设备到主时钟设备的延迟，从时钟设备发送DelayReq消息，主时钟设备予以响应发送DelayResp消息，利用这些消息，从时钟设备可以计算从时钟设备到主时钟设备的通信路径延迟；e、计算从时钟与主时钟的时间差；f、调整从时钟设备的时间，知道与主时钟的时间差之后，各从时钟需要调整自己的本地时间，与主时钟保持一致。
进一步的，所述步骤f 调整从时钟设备的时间包括两方面，1、从时钟设备需要加上时间差以调整绝对时间，使其时间在此刻与主时钟时间完全一致；2、从时钟设备需要调整各自的时钟频率，与主时钟的频率保持一致。进一步的，在实际调整从时钟设备的时间的操作中，调整分两步进行，1、如果时间差过大，例如I秒以上，则应用绝对时间调整；2、如果时间差较小，则使从时钟的频率改变某一百分比。本发明采用主-从CPU多通道处理方案，一主CPU时钟为基准，通过网络测量和控制系统的精密时钟同步协议标准(IEEE1588)来实现多CPU的时间同步，解决了全数字化变电站仿真测试处理大量数据信息的处理速度问题，有使各个设备信息处理实现精确的时间同步。
一下结合附图对本发明做详细的举例说明。图1为本发明CPU分布连接图；图2为本发明主时钟设备到从时钟设备的延迟流程图；图3为本发明从时钟设备到主时钟设备的延迟流程图。
具体实施例方式数字化变电站测试系统中的多通道同步方法，基于IEC61850协议标准为核心的数字化变电站控制系统，进行数字化变电站全站的仿真测试，变电站全站的多通道同步仿真测试方法包括以下步骤，a、图1所示，数字化变电站仿真测试系统采用多CPU方案，在多CPU系统中，有且只有一个CPU作为时间同步的主CPU，该CPU的时钟同时也是整个系统的时钟，其它的CPU均为从CPU，从CPU的时钟均需与主CPU的时钟进行同步，各CPU之间采用千兆以太网进行互联通讯，通过网络测量和控制系统的精密时钟同步协议标准(IEEE1588)实现精确时间同步；b、记录消息在离开和到达一台设备时的“时间戳”(记录本地时间)，并消息实际到达或离开设备时出现硬件时间戳；C、计算主时钟设备到从时钟设备的延迟，消息由主时钟设备发送，从时钟设备负责接收这些消息，并计算主时钟设备到从时钟设备的通信路径延迟；d、计算从时钟设备到主时钟设备的延迟，从时钟设备发送DelayReq消息，主时钟设备予以响应发送DelayResp消息，利用这些消息，从时钟设备可以计算从时钟设备到主时钟设备的通信路径延迟；e、计算从时钟与主时钟的时间差；f、调整从时钟设备的时间，知道与主时钟的时间差之后，各从时钟需要调整自己的本地时间，与主时钟保持一致。实施例一图2所示,主时钟设备到从时 钟设备的延迟,消息Sync和Followup由主时钟设备发送，从时钟设备负责接收这些消息，并计算主时钟设备到从时钟设备的通信路径延迟。图2中，在时间点Tml，主时钟设备软件读取当前本地系统时间(Tml，软件时间戳)，将其插入Sync消息中，并送出该消息。该消息在稍后的时间点Tml’离开主时钟设备，该时间点为硬件时间戳。该消息在时间点Tsl’(从时钟设备本地时间)到达从时钟硬件,从时钟设备软件在稍后的时间点Tsl收到该消息，该软件将读取硬件时间戳以获得Tsl’，如果没有通信延迟，Tsl’应等于(Tml’ +Tms)，其中Tms为主时钟与从时钟之间的时间差，该协议的最终目标是补偿此时间差。发送Sync消息之后，主时钟设备软件通过时间戳单元读取Sync消息的离开时间Tml ’，将其插入Followup消息中，然后在时间点Tm2发送该消息，从时钟设备软件在时间点Ts2收到此消息，此时，从时钟设备软件有两个时间:Tsl’(Sync到达时间)和Tml’ (Sync离开时间)，主从路径延迟Tmsd由下公式确定，Tmsd= (Tsl' +Tms) -Tml'公式 I实施例子二图3所示，从时钟设备到主时钟设备的延迟，从时钟设备发送DelayReq消息，主时钟设备予以响应发送DelayResp消息，利用这些消息，从时钟设备可以计算从时钟设备到主时钟设备的通信路径延迟。在时间点Ts3 (图2)，从时钟设备软件读取当前本地系统时间(Ts3),将其插入DelayReq消息中，并送出该消息。DelayReq消息在稍后的时间点Tm3’到达主时钟设备，由主时钟设备软件在时间点Tm3处理。然后，该软件读取时间戳以获取到达时间Tm3’，将其插入DelayResp消息中，并在时间点Tm4发送至从时钟设备。当从时钟设备软件在时间点Ts4收到DelayResp消息时,它可以提取时间Tm3’，并通过下公式计算从主通信延迟Tsmd,Tsmd = Tn^' _(Ts3' +Tms) 公式 2
公式I和公式2中均有一个未知变量，即主从时间差Tms，因此无法单独求得Tmsd或Tsmd。但是，如果我们合理地假设通信路径是对称的，即Tmsd = Tsmd = Td 公式 3将公式I与公式2相加可以得出:
_6]仏|_ -間+ (歸-阶)]公式4由于从时钟设备寻求与主时钟设备同步，因此所有这些计算均由这些设备执行，从时钟设备从主时钟设备的Followup消息获得Tml’，从其Rx (接收)时间戳获得Tsl’，从其Tx (发送)时间戳获得Ts3’，并通过主时钟设备的DelayResp消息获得Tm3’。计算从时钟与主时钟的时间差，一旦获得通信路径延迟Td，便可利用公式I或公式2计算从时钟与主时钟的时间差，如公式5和公式6所示。Tms = Td- (Ts^ -Tml')公式 5Tms= (Tm3' -Ts3' ) -Td公式 6实施例三知道与主时钟的时间差之后，各从时钟需要调整自己的本地时间，与主时钟保持一致。该任务包括两方面，1、从时钟设备需要加上时间差以调整绝对时间，使其时间在此刻与主时钟时间完全一致；2、从时钟设备需要调整各自的时钟频率，与主时钟的频率保持一致，不能单靠绝对时间，时间差仅在一定期间内应用，可能是正值，也可能是负值，调整的结果是从时钟时间向前跳跃或向后倒退。在实际操作中，调整分两步执行:如果时间差过大，例如I秒以上，则应用绝对时间调整；如果时间差较小，则使从时钟的频率改变某一百分比。一般情况，该系统会变成一个控制环路，其中主时钟时间是参考命令，而从时钟时间是跟踪主时钟时间的输出，二者之差驱动可调整时钟，可以使用PID控制来实现特定跟踪性能。
权利要求
1.数字化变电站测试系统中的多通道同步方法，基于IEC61850协议标准为核心的数字化变电站控制系统，进行数字化变电站全站的仿真测试，其特征在于:变电站全站的多通道同步仿真测试方法包括以下步骤， a、数字化变电站仿真测试系统采用多CPU方案，在多CPU系统中，有且只有一个CPU作为时间同步的主CPU，该CPU的时钟同时也是整个系统的时钟，其它的CPU均为从CPU，从CPU的时钟均需与主CPU的时钟进行同步，各CPU之间采用千兆以太网进行互联通讯，通过网络测量和控制系统的精密时钟同步协议标准(IEEE1588)实现精确时间同步； b、记录消息在离开和到达一台设备时的“时间戳”(记录本地时间)，并消息实际到达或离开设备时出现硬件时间戳； C、计算主时钟设备到从时钟设备的延迟，消息由主时钟设备发送，从时钟设备负责接收这些消息，并计算主时钟设备到从时钟设备的通信路径延迟； d、计算从时钟设备到主时钟设备的延迟，从时钟设备发送DelayReq消息，主时钟设备予以响应发送DelayResp消息，利用这些消息，从时钟设备可以计算从时钟设备到主时钟设备的通信路径延迟； e、计算从时钟与主时钟的时间差； f、调整从时钟设备的时间，知道与主时钟的时间差之后，各从时钟需要调整自己的本地时间，与主时钟保持一致。
2.根据权利要求1所述的数字化变电站测试系统中的多通道同步方法，其特征在于:所述步骤f 调整从时钟设备的时间包括两方面，1、从时钟设备需要加上时间差以调整绝对时间，使其时间在此刻与主时钟时间完全一致；2、从时钟设备需要调整各自的时钟频率，与主时钟的频率保持一致。
3.根据权利要求1或2所述的数字化变电站测试系统中的多通道同步方法，其特征在于:在实际调整从时钟设备的时间的操作中，调整分两步进行，1、如果时间差过大，例如I秒以上，则应用绝对时间调整；2、如果时间差较小，则使从时钟的频率改变某一百分比。
全文摘要
本发明公开了一种数字化变电站测试系统中的多通道同步方法，基于协议标准IEC61850为核心的数字化变电站控制系统，进行数字化变电站全站的仿真测试，采用主-从CPU多通道处理方案，一主CPU时钟为基准，通过网络测量和控制系统的精密时钟同步协议标准(IEEE1588)来实现多CPU的时间同步，解决了全数字化变电站仿真测试处理大量数据信息的处理速度问题，有使各个设备信息处理实现精确的时间同步。
文档编号H04J3/06GK103178920SQ201210241408
公开日2013年6月26日 申请日期2012年7月12日 优先权日2012年7月12日
发明者刘劲, 丁建义, 廖明康, 杨德勇, 葛庆光 申请人:深圳市康必达中创科技有限公司