固态图像传感器和相机系统的制作方法
【专利摘要】本发明涉及固态图像传感器和相机系统，其使得能够提供能够在低亮度下提供低噪声而不增加过采样次数的实现高图像质量的固态图像传感器和相机系统。该固态图像传感器和相机系统具有：其中像素包括将光信号转换为电信号的光电二极管的像素阵列单元；和读取单元，从像素读取模拟图像信号到信号线并以列处理读取的模拟像素信号。读取单元包括具有将模拟图像像素信号转换为数字信号的功能的Δ∑调制器，和位于Δ∑调制器的输入侧上并通过要设置的增益的方式放大读取到信号线的模拟像素信号以将该模拟像素信号输入到Δ∑调制器的放大器。
【专利说明】固态图像传感器和相机系统
【技术领域】
[0001]本发明涉及由CMOS图像传感器代表的固态图像传感器和相机系统。
【背景技术】
[0002]近年来，CMOS (互补金属氧化物半导体)图像传感器已经作为代替CXD的固态图像传感器(图像传感器)引起了注意。
[0003]这是由于CMOS图像传感器克服了以下问题。
[0004]换句话说，需要专用处理以制造CXD像素，且需要多个电源电压用于其操作，且进一步，需要组合多个外围IC以进行操作。
[0005]通过CMOS图像传感器克服了包括在这种CXD的情况下系统可能非常复杂的各种问题。
[0006]可对CMOS图像传感器可以应用类似于用于一般CMOS类型集成电路的处理，且可以由单个电源驱动，且进一步使用CMOS处理的模拟电路和逻辑电路可以以混合方式布置在同一芯片中。
[0007]因此，CMOS图像传感器具有外围IC的数目可以减少等多个很大的优点。
[0008]利用低功耗和高速度方面的优越性的优点，这种CMOS图像传感器广泛地用作包括数码相机、摄像机、高清晰度单镜头反光式相机、监控相机、车载相机和导航系统的成像设备中的成像传感器。
[0009]另外，近年来，其中比如图像处理之类的功能电路块也一起在芯片上制成的具有高性能和高图像质量的图像传感器已经出现。
[0010]CXD的输出电路的主流是使用具有浮动扩散层(FD:浮动扩散)的FD放大器的一个信道(ch)输出。
[0011]另一方面，CMOS图像传感器具有用于每一像素的FD放大器且其输出的主流是其中像素阵列中的一列被选择并在列方向上同时读出的列并行输出类型。
[0012]这是由于在像素中布置的FD放大器中难以获得足够的驱动性能，且因此需要降低数据速率，这给予并行处理优势。
[0013]对于该列并行输出类型CMOS图像传感器的信号输出电路，已经确实地提出其多种类型。其一个形式是其中对于每一列提供模数转换装置(在下文中，缩写为ADC (模拟数字转换器))且提取像素信号作为数字信号的类型。
[0014]例如，在非专利文献I或者专利文献I中公开了具有在其中安装的列并行类型ADC的CMOS图像传感器。
[0015]已经提出了使用Λ Σ调制器以实现高度精确的AD转换的CMOS图像传感器(例如，参考专利文献2和非专利文献2)。
[0016]专利文献2描述了在模拟⑶S之后执行delta-sigma ( Δ Σ) AD转换的转换器。该专利文献2的CMOS图像传感器中的用于图像信号的处理技术将接收的光信号从像素中的光电二极管传递通过对于每一列布置的模拟CDS电路以除去信号中包含的噪声，且之后执行Λ Σ AD转换。
[0017]非专利文献2描述了在其中具有数字CDS功能的Λ Σ类型AD转换器。非专利文献2中描述的技术可以增加过采样次数的数目以减少噪声。
[0018]引文列表
[0019]专利文献
[0020]专利文献I JP2005-323331A
[0021]专利文献2 JP3904111B,图1
[0022]非专利文献
[0023]非专利文献1:W.Yang 等(W.Yan 等，“An Integrated800x600CM0S ImageSystem”，ISSCC Digest of Technical Papers, pp.304-305，1999 年 2 月)
[0024]非专利文献2:Α2.IM Pixels, 120frame/s CMOS Image Sensor withcolumn-parallel Δ Σ ADC Architecture (具有列并行 Δ Σ ADC 架构的 2.1M 像素、120 中贞/秒CMOS图像传感器)，图1，图5。
【发明内容】
[0025]技术问题
[0026]但是，因为专利文献2中描述的技术在CDS之后关于信号执行AD转换，所以保持了采样中的噪声。
[0027]换句话说，在该技术中，保持在CDS之后在采样模拟信号时的kTC噪声，因此，为了减少影响的电容值等的增加导致芯片面积的增大。
[0028]另外，非专利文献2中描述的技术必须执行增益设置以宽泛地保证低亮度的成像状态下的输出数字值，且不利地噪声变得乘以增益。
[0029]换句话说，该技术必须执行增益设置以宽泛地保证低亮度的成像状态下的输出数字值，且不利地噪声变得被乘以增益。
[0030]本发明提供能够实现用于减少低亮度下的噪声的高图像质量而不增加过采样次数的数目的固态图像传感器和相机系统。
[0031]技术方案
[0032]根据本发明的第一实施例，提供了固态图像传感器，包括:其中排列像素的像素阵列单元，像素包括将光信号转换为电信号的光电二极管；和读出单元，从像素读出模拟图像信号到信号线并以列为单位处理读出的模拟像素信号。读出单元包括具有将模拟像素信号转换为数字信号的功能的Λ Σ调制器，和布置在Λ Σ调制器的输入侧上并使用设置增益放大读出到信号线的模拟像素信号以将该信号输入Λ Σ调制器的放大器。
[0033]根据本发明的第二实施例，提供了包括固态图像传感器和在固态图像传感器上形成被摄体图像的光学系统的相机系统。固态图像传感器包括:其中排列像素的像素阵列单元，像素包括将光信号转换为电信号的光电二极管；和读出单元，从像素读出模拟图像信号到信号线并以列为单位处理读出的模拟像素信号。读出单元包括具有将模拟像素信号转换为数字信号的功能的Λ Σ调制器，和布置在Λ Σ调制器的输入侧上并使用设置增益放大读出到信号线的模拟像素信号以将该信号输入Λ Σ调制器的放大器。
[0034]技术效果[0035]根据本发明，可以实现用于减少低亮度下的噪声的高图像质量而不增加过采样次数的数目。
【专利附图】
【附图说明】
[0036]图1是图示根据本实施例的CMOS图像传感器(固态图像传感器)的配置实例的图。
[0037]图2是图示根据本实施例的CMOS图像传感器的示例性像素的图。
[0038]图3是图示根据本实施例与像素和信号线连接的列电路的基本配置的图。
[0039]图4是图示根据本实施例的Λ Σ AD转换器的基本配置的图。
[0040]图5是图示根据本实施例的二维Λ Σ调制器的基本配置的图。
[0041]图6是根据本实施例的包括应用有二维Λ Σ AD转换器的Λ Σ AD转换器的列电路的特定电路配置的图。
[0042]图7是图示在本实施例中的像素和列电路的操作定时实例的时序图。
[0043]图8是用于解释根据本实施例在高亮度期间和低亮度期间列电路的电平图的图。
[0044]图9是用于解释比较实例中在高亮度期间和低亮度期间电路的电平图的图。
[0045]图10是图示根据本实施例差分放大器应用于与像素和信号线连接的列电路中的放大器的另一配置的图。
[0046]图11是图示应用有根据本实施例的固态图像传感器的相机系统的示例性配置的图。`
【具体实施方式】
[0047]在下文中，将关于附图给出本发明的实施例的说明。
[0048]这里，以下面次序给出说明。
[0049]1.固态图像传感器配置的概况
[0050]2.读出电路配置的概况
[0051]3.放大器和Λ Σ AD转换器的电路配置实例
[0052]4.相机系统的配置实例
[0053]〈1.固态图像传感器配置的概况〉
[0054]图1是图示根据本实施例的CMOS图像传感器(固态图像传感器)的配置实例的图。
[0055]CMOS图像传感器100包括像素阵列单元110、作为像素驱动部分的行选择电路(Vdec) 120和具有用于每一列的通过Λ Σ调制的AD转换功能的列读出电路130。
[0056]在本实施例中，AD转换部分由具有Λ Σ调制功能的Λ Σ调制器、布置在Λ Σ调制器的输入级的放大器和布置在△ Σ调制器的输出级的抽取滤波器电路构成。例如，使用Δ Σ调制器和抽取滤波器电路的Λ Σ AD转换器配置为以像素单元输出像素信号。
[0057]在本实施例中，在列读出电路130中的AD转换之后执行⑶S处理。
[0058]这里，行选择电路120和列读出电路130构成读出单元。
[0059]本实施例的CMOS图像传感器100在Λ Σ转换器的输入级布置放大器以使得可以改进低亮度下的噪声，这在之后详细地描述。
[0060]本实施例的CMOS图像传感器100可以通过由放大器将AD输入幅度调整到恒定幅度而实现，而不需要Λ Σ AD转换器的恒定数字的改变。[0061]CMOS图像传感器100可以通过由于放大器导致的效应而放宽Λ Σ AD转换器的噪声规格，以减小电容值、采样次数的数目等。
[0062]CMOS图像传感器100使用与例如用于Λ Σ调制器的反相器相同的配置作为放大器，以使得可以独立于增益固定地设置要电平移位的值，且容易地保证可以执行AD转换的输入幅度。另外，差分类型可以用作放大器。
[0063]另外，CMOS图像传感器100使用Λ Σ AD转换器以使得可以减小放大器的电容值。
[0064]像素阵列单元110具有以M行XN列的二维(矩阵)排列的多个像素电路110Α。
[0065]图2是图示根据本实施例的CMOS图像传感器的示例性像素的图。
[0066]该像素电路IlOA具有光电二极管(PD:光电二极管，在下文中可以仅称为“PD”)111作为光电转换兀件。
[0067]然后，像素电路IlOA相对于该一个光电二极管111具有四个晶体管，S卩，转移晶体管112、复位晶体管113、放大晶体管114和选择晶体管115作为有源元件。
[0068]转移晶体管112、复位晶体管113、放大晶体管114和选择晶体管115由绝缘栅类型场效应晶体管(FET)形成。在图2的实例中，应用N沟道FET，但是也可以应用P沟道FET。
[0069]注意到这里示出了四个晶体管类型的像素电路，但是也可以应用具有选择晶体管等的三个晶体管类型。
[0070]光电二极管111将入射光光电地转换为与其光量对应的量的电荷(这里，电子)。
[0071]转移晶体管112连接在光电二极管111和作为输出节点的浮动扩散ro (在下文中，可以仅称为“FD”)之间。经由在其栅极(转移栅极)的转移控制线LTRG给予转移晶体管112转移信号TRG作为控制信号。
[0072]这允许转移晶体管112将由光电二极管111光电地转换的电荷(电子)转移到浮动扩散FD。
[0073]复位晶体管113连接在电源线LVDD和浮动扩散FD之间，且经由在其栅极的复位控制线LRST给予其复位信号RST作为控制信号。
[0074]这允许复位晶体管113将浮动扩散FD的电位复位到电源线LVDD的电位。
[0075]浮动扩散FD与放大晶体管114的栅极连接。放大晶体管114经由选择晶体管115与信号线LSGN连接并与像素外部的恒流源Cl 一起配置源极跟随器。
[0076]然后，将作为与地址信号对应的控制信号的选择信号SEL经由选择控制线LSEL给予选择晶体管115的栅极以导通选择晶体管115。
[0077]当选择晶体管115导通时，放大晶体管114放大浮动扩散FD的电位以输出与该电位对应的电压到信号线LSGN。从每一像素通过信号线LSGN输出的电压被输出到列读出电路 130。
[0078]因为例如，转移晶体管112、复位晶体管113和选择晶体管115的各自的栅极以行为单位连接，所以相对于一行的像素同时进行这些操作。
[0079]在像素阵列单元110中布线的复位控制线LRST、转移控制线LTRG和选择控制线LSEL被布线为像素阵列的行单元中的一组。
[0080]控制线LRST、LTRG和LSEL中的每一个提供有M条线。
[0081]这些复位控制线LRST、转移控制线LTRG和选择控制线LSEL由行选择电路120驱动。[0082]行选择电路120控制像素阵列单元110中任意行中布置的像素的操作。行选择电路120通过控制线LSEL、LRST和LTRG控制像素。
[0083]列读出电路130经由信号线LSGN接收由行选择电路120读出和控制的像素行的数据，并转移到在后级的信号处理电路。
[0084]读出电路130包括放大器和AD转换器(与在每一列中的输出连接)。
[0085]使用具有Λ Σ调制功能的Λ Σ调制器形成ADC，且使用Λ Σ调制器的ADC配置为例如以像素为单位输入和输出像素信号。
[0086]〈2.读出电路配置的概况〉
[0087]图3是图示根据本实施例与像素和信号线连接的列电路的基本配置的图。
[0088]如图3所示的列电路200配置为包括其输入连接信号线LSGN的放大器210、以及顺次连接到放大器210的输出的Λ Σ调制器220和抽取滤波器电路。
[0089]然后，顺次连接的Λ Σ调制器220和抽取滤波器电路230构成Λ Σ AD转换器240。
[0090]图3的实例示出了其中像素IlOA设置为模拟电源(AVDD)，且放大器210、Δ Σ调制器220和抽取滤波器电路230设置为数字电源(DVDD)的配置。
[0091]如以下将要描述的，取决于像素的振幅电平，可以代替放大器使用具有数字电压或更大电压的电源，例如，模拟电源。
[0092]放大器210配置为包括反相器类型放大器ΑΜΡ1、输入电容Cl、可变反馈电容C2、增益开关SWl和自动调零(AZ)开关SW2。
[0093]输入电容Cl的第一端子与信号线LSGN连接，且其第二端子与反相器类型放大器AMPl的输入端连接。
[0094]反馈电容C2和增益开关SWl连接在反相器类型放大器AMPl的输出端和输入端之间。
[0095]自动调零开关SW2连接在反相器类型放大器AMPl的输出端和输入端之间。
[0096]在放大器210中，自动调零开关SW2在复位像素IlOA时导通以取消反相器类型放大器AMPl的偏置等，且例如，输入电位和输出电位设置为大约(1/2) DVDD0
[0097]放大器210可以以作为变量的输入电容Cl和可改变的反馈电容C2之间的电容比Cl:C2改变增益，且具有在改变作为AD转换器的Λ Σ调制器220的增益时恒定地维持满刻度输入幅度的功能。
[0098]另外，作为另一实施例，差分放大器可以用于改进电源电压噪声抵抗力(resistance)。
[0099]图4是图示根据本实施例的Λ Σ AD转换器的基本配置的图。
[0100]图4 一起图示Λ Σ AD转换器240的操作概况。
[0101]Δ Σ调制器220配置为至少包括形成用于像素电路IlOA的反馈系统的一部分的积分器221、量化器222和数模转换器(DAC) 223和具有电平移位功能的加法器224。
[0102]在Λ Σ调制器220中，从像素电路IlOA获取的信号作为一比特数据通过积分器221和量化器222输出。
[0103]用于将一比特数据转换为多个比特的抽取电路(抽取滤波器电路)230布置在Δ Σ AD转换器240的量化器的输出侧上。[0104]抽取滤波器电路230基本上对于每个时隙数字地加上数字“I”。
[0105]图4示出了作为示例的一维Λ EAD调制器220，但是如图5和图6所示优选地应用η维，例如，二维Λ Σ调制器220Α。
[0106]另外，在图5和图6的实例中，二维抽取滤波器电路230Α应用为抽取滤波器电路。但是，第三抽取滤波器电路可应用于该抽取滤波器电路。
[0107]<3.放大器和Λ Σ AD转换器的电路配置实例〉
[0108]图5是图示根据本实施例的二维Λ Σ调制器的基本配置的图。
[0109]图6是根据本实施例的包括应用有二维Λ Σ AD转换器的Λ Σ AD转换器的列电路的特定电路配置的图。
[0110]图6图示作为本发明的特征的其中多个电容从在输入信号的前级的斩波放大器(放大器)切换以使得可以放大像素信号的电路配置。
[0111]二维Λ Σ调制器220Α配置为如图5所示的递增Λ Σ AD转换器，且配置为包括两个积分器2211和2212、两个DAC2231和2232以及两个加法器224和225作为Λ Σ调制器。
[0112]这里，在图5中，u表示模拟信号且V表示数字信号。
[0113]加法器224用作输入部分。
[0114]图6中的列电路200Α具有在Λ Σ调制器220Α的前级(输入级)布置的用于像素信号VSL的放大器210以实现在高增益(低亮度)设置下减少的噪声。
[0115]另外，列电路200Α可以允许放大器210的电路配置和Λ Σ调制器的电路配置的一部分类似，以促进AD转换的输入电平的调整。
[0116]二维Λ Σ调制器220Α配置为递增Λ Σ AD转换器，且配置为包括两个积分器2211和2212、两个DAC2231和2232以及两个加法器224和225作为Λ Σ调制器。
[0117]具有在其中安装的递增Λ Σ AD转换器的CMOS图像传感器具有取决于过采样次数的数目M的噪声抑制效果。
[0118]加法器224接收由放大器210放大的像素信号VSL或者经由DAC2231反馈的信号。
[0119]在由放大器210接收像素信号VSL时，加法器224将其电平移位(在图6的实例中向下)到第一级中的积分器2211。
[0120]加法器224包括电容Cll (Cs)和C12、节点NDll到ND13和开关Sffll到SW14。
[0121]电容Cll连接在节点NDll和节点ND13之间，且电容C12连接在节点ND 12和节点ND13之间。
[0122]SWll连接在放大器210的输出和节点NDll之间，且开关SWl2连接在节点ND12和参考电位(例如，地)VSS之间。
[0123]开关SW13连接在DAC2231的输出和节点NDll之间，且开关SW14连接在节点ND12和偏压信号Vbias的供应线之间。
[0124]开关SWll和SW12在信号Φ I有效(例如，高电平)时维持导通状态，且开关SW13和SW14在信号Φ2有效(例如，高电平)时维持导通状态。
[0125]信号Φ I和信号Φ2采取互补电平。因此，在开关SWll和SW12维持导通状态时，开关SW13和SW14维持非导通状态。另一方面，在开关SW13和SW14维持导通状态时，开关Sffll和SW12维持非导通状态。[0126]在加法器224中，电容C12和开关SW12用作电平移位器。
[0127]在第一级的积分器2211包括用作积分电路的反相器类型放大器AMP21、输入电容C21、反馈电容C22、节点ND21到ND24和开关Sff21到SW25。
[0128]节点ND21与加法器224的输出节点ND13连接。
[0129]反相器类型放大器AMP21具有与节点ND22连接的输入端和与节点ND23连接的输出端。
[0130]输入电容C21连接在节点ND21和节点ND22之间，且反馈电容C22连接在节点ND24和节点ND23之间。
[0131]开关SW21连接在节点ND22和节点ND24之间。换句话说，反馈电容C22和开关Sff21串联连接在反相器类型放大器AMP21的输出端和输入端之间。
[0132]开关SW22连接在节点ND21和参考电位(例如，地)VSS之间。
[0133]开关SW23连接在节点ND21和节点ND24之间，且开关SW24连接在节点ND23和节点ND24之间。换句话说，用于复位的开关SW24连接在反相器类型放大器AMP21的输出端和输入端之间。
[0134]开关SW25与作为在第一级的积分器2211的输出节点的节点ND23连接。
[0135]开关SW21和SW22在信号Φ I有效(例如，高电平)时维持导通状态，且开关SW23在信号Φ2有效(例如，高电平)时维持导通状态。
[0136]信号Φ I和信号Φ2采取互补电平。因此，在开关SW21和SW22维持导通状态时，开关SW23维持非导通状态。另一方面，在开关SW23维持导通状态时，开关SW21和SW22维持非导通状态。
[0137]开关SW24在复位信号ORST有效(例如，高电平)时维持导通状态。复位信号ORST以与像素的复位信号RST相同的相位同步。
[0138]开关SW25在信号Φ2有效时维持导通状态,并将在第一级的积分器2211的输出输入到在后级的加法器225。
[0139]加法器225包括电容C30、节点ND30和开关SW30。
[0140]节点ND30与在第一级的积分器2211的输出开关SW25连接。
[0141]开关SW30连接在DAC2232的输出和节点ND30之间，且电容C30连接在节点ND30和在作为后级的第二级的积分器2212的输入节点(ND31)之间。
[0142]开关SW30在信号Φ I有效(例如，高电平)时维持导通状态。
[0143]在第二级的积分器2212包括用作积分电路的反相器类型放大器AMP31、输入电容C31、反馈电容C32、节点ND31到ND34和开关Sff31到SW35。
[0144]节点ND31与加法器225的电容C30连接。
[0145]反相器类型放大器AMP31具有与节点ND32连接的输入端和与节点ND33连接的输出端。
[0146]输入电容C31连接在节点ND31和节点ND32之间，且反馈电容C32连接在节点ND34和节点ND33之间。
[0147]开关SW31连接在节点ND32和节点ND34之间。换句话说，反馈电容C32和开关Sff31串联连接在反相器类型放大器AMP31的输出端和输入端之间。
[0148]开关SW32连接在节点ND31和参考电位(例如，地)VSS之间。[0149]开关SW33连接在节点ND31和节点ND34之间，且开关SW34连接在节点ND33和节点ND34之间。换句话说，用于复位的开关SW34连接在反相器类型放大器AMP31的输出端和输入端之间。
[0150]开关SW35与作为在第二级的积分器2212的输出节点的节点ND33连接。
[0151]开关SW31和SW32在信号Φ 2有效(例如，高电平)时维持导通状态，且开关SW23在信号Φ I有效(例如，高电平)时维持导通状态。
[0152]信号Φ I和信号Φ2采取互补电平。因此，在开关SW31和SW32维持导通状态时，开关SW33维持非导通状态。另一方面，开关SW33维持导通状态，开关SW31和SW22维持非导通状态。
[0153]因此，在第二级的积分器2212以与在第一级的积分器2211相反的相位操作以执行互补处理。
[0154]开关SW34在复位信号ORST有效(例如，高电平)时维持导通状态。复位信号ORST以与像素的复位信号RST相同的相位同步。
[0155]开关SW35在信号Φ I有效时维持导通状态，并将在第二级的积分器2212的输出输入到在后级的量化器222的输入端之一。
[0156]量化器222的一个输入端与在它自己和参考电位(例如，地)VSS之间的电容C40连接，且另一输入端与参考电位VSS连接。
[0157]从量化器222输出的数字信号D222反馈到一比特DAC2232的反馈信号并经由触发器FFll反馈到一比特DAC2231。
[0158]从量化器222输出的数字信号D222输出到在后级的抽取滤波器230。
[0159]二维抽取滤波器电路230A由积分器(波纹计数器)231和用于保存和相加数据的累加装置(累加器)232构成。累加器232配置为包括加法器、寄存器REG等。
[0160]如上所述，该列电路200A应用有反相器(类型放大器)作为用于Λ Σ ADC220A的积分器。这允许不仅通过减少用于布局效率和降低消耗的元件的数目而且通过进行自动调零，取消反相器的偏置和闪烁噪声。
[0161]采取在复位时的像素信号和来自一比特DAC2231和2232之间的差异，且像素信号输入到在第一级和第二级的积分器(反相器类型放大器)2211和2212。
[0162]在这里积分之后，像素信号输入到量化器(比较器)222，且与某个恒定电压相比输出I或者O。然后，该来自量化器222的输出通过反馈环输入到一比特DAC2231和2232。
[0163]该一比特1DAC2231和2232从响应于来自量化器222的I或者O的输入信号减去恒定电压，并将结果经由加法器224和225输入到(反相器类型放大器)2211和2212。
[0164]抽取滤波器电路230Α相对于某个时间(现有技术I中每7比特)积分I或者O的压缩波信号，并累加其数据以转换为14比特数字输出。
[0165]另外，在抽取滤波器230关于作为压缩波信号的像素的复位信号进行叠加积分之后，执行比特反转以类似于累加像素的数据信号并实现数字CDS，这通过开关实现了减少的电荷喷射噪声。
[0166]该实施例使用二维抽取滤波器电路配置，但是可以使用二维或更多维的配置。
[0167][模拟增益和输入幅度]
[0168]接下来，将给出在Λ Σ ADC200A的输入级布置的放大器210的模拟增益和Δ Σ ADC200A的输入幅度(range)的说明。
[0169]表1示出了在本实施例中放大器210的模拟增益设置实例。
[0170]模拟增益设置和电路常数的示例
[0171]
【权利要求】
1.一种固态图像传感器，包括: 像素阵列单元，其中排列像素，所述像素包括将光信号转换为电信号的光电二极管；和 读出单元，将模拟图像信号从像素读出到信号线并以列为单位处理读出的模拟像素信号， 其中， 所述读出单元包括 Δ Σ调制器，具有将所述模拟像素信号转换为数字信号的功能；和放大器，布置在所述Λ Σ调制器的输入侧并使用设置增益放大读出到信号线的模拟像素信号以将信号输入到所述Λ Σ调制器。
2.根据权利要求1的固态图像传感器， 其中，所述放大器能够执行与所述模拟像素信号的输入振幅对应的增益设置并执行放大以使得所述△ Σ调制器的满刻度输入幅度恒定。
3.根据权利要求2的固态图像传感器， 其中，所述Λ Σ调制器具有执行电平移位由所述放大器放大的像素信号以将所述信号输入到积分器的输入部分，和 其中，所述电平移位的量设置为固定值。
4.根据权利要求1的固态图像传感器， 其中，所述Λ Σ调制器形成为η维调制器，η是包括I的正数，所述Λ Σ调制器包括 至少一个积分器，具有反相器类`型积分器； 量化器，量化作为最后一级的积分器的输出信号并输出数字信号，和数模转换器，将所述量化器的数字信号转换为模拟信号并反馈在所述积分器的输入侧上,和 其中，所述放大器包括 反相器类型放大器或者差分放大器，具有与所述积分器的所述反相器类型积分器相同的配置。
5.根据权利要求4的固态图像传感器， 其中，所述△ Σ调制器的积分器包括 输入电容，连接在所述反相器类型积分器的输入端侧上，和 反馈电容，连接在所述反相器类型积分器的输出端和输入端之间，和 其中，所述放大器包括 输入电容，连接在所述反相器类型放大器的输入端侧上，和 反馈电容，连接在所述反相器类型放大器的输出端和输入端之间。
6.根据权利要求4的固态图像传感器， 其中，所述△ Σ调制器的积分器包括 输入电容，连接在所述反相器类型积分器的输入端侧上，和 反馈电容，连接在所述反相器类型积分器的输出端和输入端之间，和 其中，所述放大器包括 输入电容，连接在所述差分放大器的一个输入端侧上， 反馈电容，连接在所述差分放大器的输出端和一个输入端之间，和基准电压生成部分，将使用等于形成所述反相器类型积分器的元件的尺寸比率产生的基准电压提供到所述差分放大器的另一输入端。
7.根据权利要求5或者6的固态图像传感器， 其中，所述放大器改变所述输入电容和所述反馈电容之间的电容比，且能够设置与所述模拟像素信号的输入振幅对应的增益。
8.根据权利要求5或者6的固态图像传感器， 其中，所述放大器包括将所述放大器的输出端和输入端的电位复位到预定电位的复位开关。
9.根据权利要求8的固态图像传感器， 其中，所述像素包括复位浮动扩散的电荷的复位功能，和 其中，所述放大器的复位开关与所述像素的复位操作并行地维持在导通状态，并复位所述放大器的输出端和输入端的电位。
10.根据权利要求1的固态图像传感器， 其中，所述读出单元包括将所述△ Σ调制器的数字信号转换为多个比特的抽取滤波器电路。
11.一种相机系统,包括: 固态图像传感器；和` 光学系统，在所述固态图像传感器上形成被摄体图像， 其中，所述固态图像传感器包括 像素阵列单元，其中排列像素，所述像素包括将光信号转换为电信号的光电二极管，和 读出单元，将模拟图像信号从像素读出到信号线并以列为单位处理读出的模拟像素信号， 其中，所述读出单元包括 Δ Σ调制器，具有将所述模拟像素信号转换为数字信号的功能，和放大器，布置在所述Λ Σ调制器的输入侧上并使用设置增益放大读出到信号线的所述模拟像素信号以将所述信号输入到所述Λ Σ调制器。
【文档编号】H04N5/374GK103875238SQ201280050010
【公开日】2014年6月18日 申请日期:2012年10月11日 优先权日:2011年10月20日
【发明者】若林准人, 植野洋介 申请人:索尼公司