多个rf通道的下转换的制作方法

文档序号:7993778阅读:400来源:国知局
多个rf通道的下转换的制作方法
【专利摘要】本发明公开了用于设计通过在循环采样电路中对信号进行采样并且将样本乘以以等于每个采样电路的工作速率的固定速率改变的系数来将RF信号下转换成IF信号的无线电的方法和系统。该电路能够将多个通道同时下转换到IF带中的相邻位置,而抑制不想要的图像信号。该方法和系统避免了将RF信号直接数字化的难度和成本,从而允许每个部件以大大降低的速度工作。选择系数来提供期望的传递函数,同时保持输出信号以期望的频率为中心。
【专利说明】多个RF通道的下转换
[0001]本申请要求2011年11月4日提交的临时申请号61/555,781和2012年7月11日提交的临时申请号61/670,238的优先权,其通过引用以其全部内容合并到本文中。
【技术领域】
[0002]本发明总体上涉及射频信号,更具体地涉及射频信号向较低的中频信号的转换。【背景技术】
[0003]电磁谱的射频(RF)带包含从大约3千赫兹(3,000赫兹或3kHz)到300千兆赫兹(GHz)的频率。在很多地方,该带的使用由政府管理。例如,在美国,广播电视系统通过从54兆赫兹(MHz)到890MHz的带中指定通道上的无线电传输被传播。在全球定位系统(GPS)中的卫星广播信号中存在两种射频;L1信号为1.57542GHz的广播,L2信号为1.2276GHz的广播。
[0004]一些无线电接收机如超外差式接收机通过将RF信号与不同频率的混合信号混合将高RF信号转换成较低频率的信号——通常被称为中频(IF)——来工作,以允许所期望的通道的更方便的放大和选择。RF信号的频率与混合信号的频率之间的差异为IF信号的频率。(如本文中所使用的,接收RF带中的任何信号的接收机为无线电接收机,即使该信号为上述的电视或GPS信号)。电视谱中的信号可以被下转换,使得例如500MHz至506MHz区域(为TV通道19)中的RF信号可以被下转换成41MHz至47MHz的IF信号。其他电视信号或上述GPS信号可以类似地被下转换。从而,要接收的通道的增益应用和选择可以出现在IF频率中,这比较高的RF频率更容易工作。
[0005]在现代无线电接收机中,通过将下转换的IF信号转换到数字域来执行频率选择和数据恢复。模拟-数字转换器(ADC)用于将模拟IF信号变换成数字数据流,之后复杂的数字信号处理(DSP)技术可以用于从数字无线电系统的噪声、信号丢失和类似的伪像中恢复。
[0006]已知期望的是,将接收机尽可能移动到数字域,因为这可以使所有接收机特征如通道选择和协议实施能够以较低的成本且具有比当前可得到的较高的性能被数字地完成。从而,例如,RF信号本身能够使用传统有限脉冲响应(FIR)滤波器或高速ADC被转换的思想似乎是有吸引力的。
[0007]然而,如本领域中已知的,为了将模拟信号转换成数字信号,ADC必须以至少两倍信号本身快的速率对模拟信号进行采样。从而,要实现具有1.25GHz的频率的RF信号(包括较低频率的所有信号)的这样的直接转换将要求至少每秒2.5千兆样本(GS/s),或每400微微秒(pS) —个样本。这将要求传统FIR滤波器以小于每级50pS很多的渡越时间将样本从一个采样和保持放大器(SHA)传递到下一个采样和保持放大器;此外,如本领域普通技术人员应当理解的,允许每级稳定至60db或千分之一意味着约22GHz的带宽。
[0008]可替代地,以至少2.5GS/s的频率工作的高速ADC将类似地足以转换1.25GHz信号。这样的高速ADC消耗大量的功率。此外,来自这样的ADC的数据处于异常高的速率,因为每个样本一定包含期望数目的位,并且总输出速率是采样速率乘以每个样本的位数目。从而,以2.5GS/s运行的12位ADC每秒输出约30千兆位(GB/s)大量的数据以传输和处理。
[0009]此外,如本领域中已知的,通过将RF信号与较低频率的信号混合来进行下转换的传统外差式接收机具有“图像问题”。假设通过将500MHz信号与494.SMHz信号混合(IF信号为500MHz与494.8MHz之间的差异,即,5.2MHz)将500MHz信号下转换成5.2MHz信号。这也是“图像”信号的下转换;具有498.6MHz的频率的信号将也被下转换成5.2MHz,由于正如 500MHz 减去 498.8MHz 等于 5.2MHz,所以 494.8MHz 减去 489.6MHz 等于 5.2MHz。
[0010]因此,500MHz和489.6MHz两者下转换到5.2MHz,这产生了一个问题,因为一旦被转换则这两个信号不能够被分离。第二,不想要的信号被称为“图像”,因为其包括离494.6MHz的本地频率与期望的500MHz信号相同距离的该频率(在此489.6MHz)的信号从而期望的信号的“镜像图像”。有用的是,无线电必须能够提供“图像抑制”,即,能够抑制不想要的图像频率。
[0011]图像载波抑制的已知方法已知为交织器架构。在图1中示出了使用该架构的电路100 ;该电路100使用两组乘法器,每组称为“正交调制器”,因为其将信号乘以本地振荡器,本地振荡器具有彼此正交即相位相距90°的两个输出。具有四个乘法器101、102、103和104以及两个低通滤波器105和106。
[0012]RF信号被分成两个路径;在一个路径上,信号通过乘法器101乘以第一频率下的正弦波,并且通过乘法器103乘以第二频率下的正弦波,在乘法器101与乘法器103之间是低通滤波器105。在另一路径上,乘法器102和104将信号乘以相同的两个频率下的余弦波,此外,乘法器102和104由相同的低通滤波器106分离。
[0013](对本领域普通技术人员来说明显的是,通常指代单个“乘法器”,其将输入信号乘以一些函数例如正弦波或余弦波,当真实意思是每个接收信号的时间分离的样本和系数的多个乘法器时,使得多个乘法器的输出之和为输入信号乘以函数,即,所期望的正弦波或余弦波。图1示出了这样的单个乘法器,本文中的其他图也是这样。本领域普通技术人员应当理解所讨论的乘法器何时意在表示多个乘法器。在图1中也没有示出采样电路如采样和保持放大器(SHA)。)
[0014]两种频率被选择,使得最终结果是通过所期望的量对输入的RF信号进行下转换;第一乘法器101和102在半路对RF信号进行下转换,并且部分下转换的中频信号被滤波。第二乘法器103和104在其余路上将信号下转换成所期望的频率,产生IF信号。选择低通滤波器来对中频信号进行滤波,使得混合频率的上部分被移除,而仅所接收到的频率Fkk与本地振荡器频率Fuj之间的差异频率Fkec-Fuj被传递到第二组乘法器103和104,同时和频率IW+L被移除。从而,在IF输出中不存在图像。RF电路到数字域的任何直接转换也必须提供这样的图像抑制,从而数字地实施这样的交织器架构或功能等同。
[0015]尽管以这样的高速采样、大量得到的数据和图像抑制的潜在问题,直接对RF信号进行采样和转换的能力仍保持很有吸引力。如果这样的直接转换能够被完成,并且在频率中原始地以大间距分离的信号被下转换成更窄范围,则可编程装置能够用作完全由软件控制的灵活多用途的无线电接收机,而不需要任何频率特定元件。这样的“软件定义无线电”或SDR能够潜在同时在多个通道上工作。例如,在这样的情况下,接收机能够对通道19上的数字TV进行解码,而同时对GPS位置进行解码并且接收来自2.4Ghz信号的数字数据。
【发明内容】

[0016]公开了用于通过在循环(round-robirOFIR滤波器中对信号进行采样来将RF信号下转换成IF信号的方法和系统,在循环FIR滤波器中滤波器的系数以固定速率改变。该无线电能够抑制不想要的图像信号并且同时对多个通道进行下转换。
[0017]在一种实施方式中是将输入信号从第一频带下转换到第二频带的计算机实施的方法,包括:在处理器中接收所选择的用于电路的传递函数,包括第二频带的中心频率;在处理器中计算与所期望的传递函数的傅里叶级数近似中的系数对应的第一组比例缩放因子;在处理器中将第一组比例缩放因子乘以窗函数;在处理器中基于第一组比例缩放因子计算多个额外组比例缩放因子,每个额外组比例缩放因子包含相位调整,使得当输入信号乘以级联的比例缩放因子时,所得到的输出信号将以第二频带的中心频率为中心;在处理器中接收输入信号的相继的一系列样本;在处理器中通过在所述多组比例缩放因子之间旋转来将每个样本相继地乘以所述多组比例缩放因子;以及在处理器中对所述相乘的输出进行求和。
[0018]在另一实施方式中是用于将输入信号从第一频带下转换到第二频带的电路,包括:响应于时序信号用于对输入信号进行采样的采样电路的并行阵列,该阵列被配置成使得相继的采样电路以有延时的相继方式、以预定间隔产生输入信号的样本,并且每个单独的采样电路以等于样本之间的间隔与采样电路的数目的乘积的速率来工作;处理器,该处理器用于通过以每个单独的采样电路工作的速率在多组比例缩放因子之间旋转来将所述样本乘以所述多组比例缩放因子,每组比例缩放因子与期望的传递函数的傅里叶级数近似中的系数对应,每组比例缩放因子包含相位调整,使得如果子比例缩放因子乘以窗函数并且输入信号乘以级联组窗口化比例缩放因子,则所得到的输出信号将以第二频带的中心频率为中心;以及加法器,该加法器用于对所述相乘的输出进行求和。
[0019]在又一实施方式中是实施有用于使得计算装置执行设计用于将输入信号从第一频带下转换到第二频带的滤波器的方法的指令的非暂态计算机可读存储介质,所述方法包括:在处理器中接收所选择的用于电路的传递函数,包括第二频带的中心频率;在处理器中计算与期望的传递函数的傅里叶级数近似中的系数对应的第一组比例缩放因子;在处理器中将第一组比例缩放因子乘以窗函数;在处理器中基于第一组比例缩放因子计算多个额外组比例缩放因子,每个额外组比例缩放因子包含相位调整,使得当输入信号乘以级联的比例缩放因子时,所得到的输出信号将以第二频带的中心频率为中心;在处理器中接收输入信号的相继的一系列样本;在处理器中通过在多组比例缩放因子之间旋转来将每个样本相继地乘以所述多组比例缩放因子;以及在处理器中对所述相乘的输出进行求和。
[0020]在再一实施方式中是将输入信号从第一频带下转换到第二频带的计算机实施的方法,包括:在处理器中接收所选择的用于电路的传递函数,包括第二频带的中心频率;在处理器中计算与期望的传递函数的傅里叶级数近似中的系数对应的第一组比例缩放因子;在处理器中将第一组比例缩放因子乘以窗函数;在处理器中基于第一组比例缩放因子计算多个额外组比例缩放因子;每个额外组比例缩放因子包括对第一组比例缩放因子的相位调整,使得当输入信号乘以级联组比例缩放因子时,所得到的输出信号将以第二频带的中心频率为中心;在处理器中接收输入信号的相继的一系列样本;在处理器中通过在多组比例缩放因子之间旋转来将每个样本相继地乘以多组比例缩放因子;以及在处理器中对所述相乘的输出进行求和。
【专利附图】

【附图说明】
[0021]图1是用于消除例如外差接收机中不期望的图像信号的现有技术正交调制器电路的框图。
[0022]图2是根据一种实施方式的用于以基本上比RF频率高的速率对RF信号进行直接采样并且将RF信号乘以第二频率的电路的框图。
[0023]图3是根据一种实施方式的用于以基本上比RF频率高的速率对RF信号进行直接采样并且将RF信号乘以第二频率的正弦波和余弦波的电路的框图。
[0024]图4是根据一种实施方式的使用第二组乘法器的量化版本的图1的正交调制器电路的修改版本的框图。
[0025]图5是根据一种实施方式的使用第二组乘法器的单个量化处理的图4的电路的修改版本的框图。
[0026]图6是根据一种实施方式的允许乘法器的可调整的系数的图5的电路的修改版本的框图。
[0027]图7是根据一种实施方式的包括用于同时对多个RF信号进行下转换的图6的电路的重复实例的电路的框图。
[0028]图8是当重复时相位连续的正弦波的曲线图。
[0029]图9是当重复时相位不连续的正弦波的曲线图。
[0030]图10是将图9的波乘以凯塞(Kaiser)窗而得到的波的曲线图。
[0031]图11是重复四次的图10的波的曲线图。
[0032]图12是示出了一种实施方式中的由一组200个乘法器系数产生的曲线的两个实例的级联的曲线。
[0033]图13是一种实施方式中的使用由图12的曲线表示的系数对RF信号进行采样的电路的频率响应。
[0034]图14是示出了如何根据多个高斯响应构造平顶响应曲线的一组曲线。
[0035]图15示出了根据一种实施方式构造的电路中的输入信号和输出信号。
[0036]图16示出了由根据一种实施方式构造的电路中的定义的输入得到的输出。
[0037]图17示出了由根据一种实施方式构造的电路中的另一定义输入得到的输出。
[0038]图18示出了由根据一种实施方式构造的电路中的又一定义的输入得到的输出。
[0039]图19是示出了如本文中所描述的方法的一种实施方式的流程图。
【具体实施方式】
[0040]本申请描述了用于通过在循环采样电路中对信号进行采样并且将样本乘以以等于每个采样电路的工作速率的固定速率改变的系数来将RF信号下转换成IF信号的系统和方法。这样的系统和方法避免了将RF信号直接数字化的困难和成本,同时提供了在多个通道上的同时工作。具体地,在此所描述的系统能够同时获得输入RF谱的多个部分,并且将它们下转换到IF频率中的相邻位置,而抑制不想要的图像信号。不像很多传统接收机那样要求锁相环路。描述了这样的系统的数学基础,从而也描述了设计该系统的方法。
[0041]例如,在上面的描述中,所接收到的TV、GPS和数字数据信号能够使用四个联立的下转换被处理。包括TV通道19的从500MHz至506MHz的RF谱能够被下转换成例如5MHz至IlMHz的IF频谱。1.57542GHz的GPS LI信号能够被下转换到例如20MHz, 1.2276GHz的GPS L2信号能够被下转换到例如35MHz,以及2.4GHz通道可以被下转换到例如90MHz。然后以每秒250兆样本(MS/s)工作的ADC能够将整个IF带数字化成高达125MHz,从而捕获TV、GPS和数字数据信号。然后每个信号能够被处理并且在DSP中被分离。
[0042]如上所述,将这些信号中的任何信号数字化的传统方法可以是使用传统FIR滤波器或ADC对信号进行采样,从而对于1.57542GHz的GPS LI信号来说要求以几乎3.2GHz工作的ADC。相反,在本实施方式中,每个RF信号通过以基本上较低的频率工作的电路以基本上比RF频率高的速率直接被采样,然后与第二频率“混合”即乘以第二频率以生成IM频率。该电路在本领域中已知为“直接采样混合器”或DSM以反映该功能。
[0043]标题为“高速滤波器”的美国专利号7,028,070 ( “070专利”)(以及“070”专利的延续,美国专利号8,001,172)描述了使用以“循环”方式被激活的一系列采样元件以实施下转换来使用以比输入信号低的频率工作的基本上模拟信号处理阵列获得信号的傅里叶积分的离散近似的可替选方式。该“070”专利通过引用合并到本文中,就像在此完全阐述一样。
[0044]本申请的DSM依赖于并且增强“070”专利中所描述的电路的原理。图2示出了其中DSM200包括N个采样和保持放大器(SHA) 22、相等数目N个相同的滤波器元件24以及相等数目N个乘法器26的一种实施方式。数目N被视为滤波器的“长度”。 [0045]RF输入信号RFin被并行施加到SHA22,而不是被从一个SHA传递到下一个SHA,但每个SHA22被依次激活,以便以循环依次工作。具体地,第一 SHA22 (标记的SHAtl)首先被激活以对信号RFin进行采样,然后第二 SHA22 (标记的SHA1)被激活以对RFin进行采样,然后SHA2被激活,等等,直到SHAn被激活。在所有SHA被依次激活了之后,SHA1再次被激活,然后SHA2再次被激活,等等。
[0046]如上所述,在传统FIR滤波器中,一个SHA的激活与下一个SHA的激活之间的间隔应当为400pS,以便实现如上所述对1.25GHz信号进行采样所期望的2.5GS/s的有效采样速率。然而,在图2的电路中,尽管SHA22以400pS的间隔被激活,但仅需要每400pS乘以滤波器的长度对RF信号进行采样。如果在电路20中具有200个SHA22,每个SHA22可以以400pS*200或80毫微秒(nS)的间隔工作,则每个SHA22仅需要以12.5MHz (即,I/(80nS))的频率工作,而不是以对于单个ADC来说适当地对这样的1.25GHz信号进行采样所需要的
2.5GHz或更高的速率来工作。该12.5MHz频率有时也在本领域中已知为“旋转速率”。
[0047]本领域普通技术人员应当理解,这样的循环工作在数学上表现为传统FIR滤波器使用旋转系数工作。普通FIR滤波器产生输出Y,其中:
N-1
[0048]Y = X1 _ Wl

? yv
I—U
[0049]其中,Xi是来自SHA的相继输入,Wi是系数值。循环工作在时间j处产生输出Y:
【权利要求】
1.一种将输入信号从第一频带下转换到第二频带的计算机实施的方法,包括: 在处理器中接收所选择的用于电路的传递函数,包括所述第二频带的中心频率; 在所述处理器中计算与期望的传递函数的傅里叶级数近似中的系数对应的第一组比例缩放因子; 在所述处理器中将所述第一组比例缩放因子乘以窗函数; 在所述处理器中基于所述第一组比例缩放因子来计算多个额外组比例缩放因子,每个额外组比例缩放因子包含相位调整,使得当输入信号乘以级联组比例缩放因子时,所得到的输出信号将以所述第二频带的所述中心频率为中心; 在所述处理器中接收所述输入信号的相继的一系列样本; 在所述处理器中通过在所述多组比例缩放因子之间旋转来将每个所述样本相继地乘以所述多组比例缩放因子;并且 在所述处理器中对所述相乘的输出进行求和。
2.根据权利要求1所述的方法,其中,所述相继的一系列样本是从响应于时序信号而对所述输入信号进行采样的采样电路的并行阵列接收到的,所述阵列被配置成使得相继的采样电路以有延时的相继方式、以预定间隔产生所述输入信号的样本,并且每个单独的采样电路以等于样本之间的间隔与采样电路的数目的乘积的速率来工作。
3.根据权利要求2所述的方法,其中,所述多组比例缩放因子之间的旋转速率与每个单独的采样电路工作的速率相同。
4.根据权利要求1所述的方法,其中,计算第一多个比例缩放因子进一步包括在数学上计算所述傅里叶系数。
5.根据权利要求1所述的方法,其中,计算第一多个比例缩放因子进一步包括通过迭代方法确定所述傅里叶系数。
6.根据权利要求5所述的方法,其中,通过迭代方法确定所述傅里叶系数进一步包括通过帕克斯-麦克莱伦方法确定所述傅里叶系数。
7.根据权利要求1所述的方法,其中,所述窗函数是凯塞窗函数。
8.根据权利要求5所述的方法,其中,所述凯塞窗函数被参数化成α=2.7。
9.根据权利要求1所述的方法,进一步包括在所述处理器中使所述系列样本通过滤波器。
10.根据权利要求9所述的方法,其中,所述滤波器是带通滤波器。
11.根据权利要求9所述的方法,其中,所述滤波器是低通滤波器。
12.一种用于将输入信号从第一频带下转换到第二频带的电路,包括: 响应于时序信号而对所述输入信号进行采样的采样电路的并行阵列,所述阵列被配置成使得相继的采样电路以有延时的相继方式、以预定间隔产生所述输入信号的样本,并且每个单独的采样电路以等于样本之间的间隔与采样电路的数目的乘积的速率来工作; 处理器,所述处理器用于通过以每个单独的采样电路工作的速率在多组比例缩放因子之间旋转来将所述样本乘以所述多组比例缩放因子,每组比例缩放因子与期望的传递函数的傅里叶级数近似中的系数对应,每组比例缩放因子包含相位调整,使得如果所述比例缩放因子乘以窗函数并且输入信号乘以级联组窗口化比例缩放因子,则所得到的输出信号将以所述第二频带的中心频率为中心;以及加法器,所述加法器用于对所述相乘的输出进行求和。
13.根据权利要求12所述的电路,进一步包括用于对所述输入信号的样本进行滤波的滤波器。
14.根据权利要求13所述的电路,其中,所述滤波器是带通滤波器。
15.根据权利要求13所述的电路,其中,所述滤波器是低通滤波器。
16.一种将输入信号从第一频带下转换到第二频带的计算机实施的方法,包括: 在处理器中接收所选择的用于电路的传递函数,包括所述第二频带的中心频率; 在所述处理器中计算与期望的传递函数的傅里叶级数近似中的系数对应的第一组比例缩放因子; 在所述处理器中将所述第一组比例缩放因子乘以窗函数; 在所述处理器中基于所述第一组比例缩放因子来计算多个额外组比例缩放因子,每个额外组比例缩放因子包括对所述第一组比例缩放因子的相位调整,使得当输入信号乘以级联组比例缩放因子时,所得到的输出信号将以所述第二频带的所述中心频率为中心;在所述处理器中接收所述输入信号的相继的一系列样本; 在所述处理器中通过在所述多组比例缩放因子之间旋转来将每个所述样本相继地乘以所述多组比例缩放 因子;以及 在所述处理器中对所述相乘的输出进行求和。
17.—种实施有指令的非暂态计算机可读存储介质,所述指令用于使得计算装置执行设计用于将输入信号从第一频带下转换到第二频带的滤波器的方法,所述方法包括: 在处理器中接收所选择的用于电路的传递函数,包括所述第二频带的中心频率;在所述处理器中计算与期望的传递函数的傅里叶级数近似中的系数对应的第一组比例缩放因子; 在所述处理器中将所述第一组比例缩放因子乘以窗函数; 在所述处理器中基于所述第一组比例缩放因子来计算多个额外组比例缩放因子,每个额外组比例缩放因子包含相位调整,使得当输入信号乘以级联组比例缩放因子时,所得到的输出信号将以所述第二频带的所述中心频率为中心; 在所述处理器中接收所述输入信号的相继的一系列样本; 在所述处理器中通过在所述多组比例缩放因子之间旋转来将每个所述样本相继地乘以所述多组比例缩放因子;以及 在所述处理器中对所述相乘的输出进行求和。
【文档编号】H04B1/10GK103999369SQ201280062662
【公开日】2014年8月20日 申请日期:2012年11月3日 优先权日:2011年11月4日
【发明者】达斯廷·达勒·福曼, A·马丁·马林森, 罗伯特·林恩·布莱尔 申请人:Ess技术有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1