专利名称：摄像设备、x射线检测器和摄像方法
技术领域：
本发明涉及一种摄像设备、X射线检测器和摄像方法。
背景技术：
在数字放射线摄像设备的领域，代替使用图像增强器，使用光电转换元件的等倍光学系统的大面积平板型传感器广泛普及，以提高分辨率、缩减大小或者抑制图像的失真。如日本特开2002-344809所述，传统上提出了以下:通过平铺可以从硅半导体晶片切出的多个矩形半导体基板来实现平板型传感器的充分大面积。将多个互补金属氧化物半导体(CMOS)型图像传感器作为光电转换元件形成在所获得的矩形半导体基板上。在采用微机械加工技术的情况下，CMOS型图像传感器与非晶硅型传感器相比可以实现高速读取。此外，CMOS型图像传感器的感光度高。CMOS型图像传感器与使用电荷耦合器件(CCD)型图像传感器的情况相比容易获得大面积。此外，如日本特开2006-319529所述，传统上已知摄像设备可被配置为具有像素相加功能，其中该像素相加功能进行用于将来自多个相邻像素的信号相加作为一个像素的信号的合并处理。在基于该合并处理而进行缩小处理的情况下，经过缩小处理的图像可能由于缺陷像素的存在而劣化。为了解决该问题，可以在不包括任何缺陷像素的像素信号的情况下进行该处理。此外，从图像传感器读取的信号包括诸如从图像传感器读取信号的放大器的热噪声以及电子装置的干扰噪声等的随机噪声。作为能够降低上述随机噪声的方法，传统上已知如下:使用具有实现无损信号读取操作的能力的图像传感器来多次读取一次曝光操作期间所储存的信号，并且获·得这些读出信号的平均值以降低随机发生的噪声。可以连同在多次无损读取操作中获得的信号的相加处理一起，进行考虑到缺陷像素的存在的合并处理。在这种情况下，在完成了考虑到缺陷像素的存在的合并处理之后进行各像素的平均处理的情况下，需要进行与所无损读出的帧一样多的合并处理。例如，在与合并处理并行地从外部存储器读出该合并处理中要参考的缺陷像素位置信息的情况下，由于除了进行合并处理的次数增加以外访问存储器的次数也增加，因此处理速度趋于下降。
发明内容
本发明涉及一种摄像设备。根据本发明的一些实施例，一种摄像设备，包括:传感器，其包括:以二维图案配置的多个像素；采样保持单元，用于对从所述多个像素中的各个像素获得的信号进行采样保持；以及读取单元，用于以对一行的像素进行多次无损读取操作并且读取下一行的像素的方式进行扫描，之后在行方向和列方向上进行扫描以读取所述采样保持单元所采样保持的信号；A/D转换单元，用于对所述读取单元所读取的信号进行模拟/数字转换处理；平均处理单元，用于针对各像素来对所述Α/D转换单元的模拟/数字转换后的信号进行平均处理；以及数字合并单元，用于使用所述平均处理单元的平均处理后的信号来进行合并处理。
根据本发明的一些实施例，一种摄像设备，包括:传感器，其包括:以二维图案配置的多个像素；采样保持单元，用于对从所述多个像素中的各个像素获得的信号进行采样保持；以及读取单元，用于以对一行的像素进行多次无损读取操作并且读取下一行的像素的方式进行扫描，之后在行方向和列方向上进行扫描以读取所述采样保持单元所采样保持的信号；A/D转换单元，用于对所述读取单元所读取的信号进行模拟/数字转换处理；平均处理单元，用于针对各像素来对所述Α/D转换单元的模拟/数字转换后的信号进行平均处理；存储单元，用于临时存储缺陷像素位置信息；以及数字合并单元，用于基于存储在所述存储单元中的缺陷像素位置信息，使用所述平均处理单元的平均处理后的信号中的、不包括所述缺陷像素位置信息所表示的缺陷像素的信号的信号来进行合并处理，其中，所述传感器包括分别具有多个像素的多个半导体基板，以及与所述摄像设备的各拍摄模式相对应的多个所述缺陷像素位置信息存储在外部存储器中。根据本发明的一些实施例，一种摄像设备的摄像方法，所述摄像设备包括传感器，所述传感器包括:以二维图案配置的多个像素；采样保持单元，用于对从所述多个像素中的各个像素获得的信号进行采样保持；以及读取单元，用于以对一行的像素进行多次无损读取操作并且读取下一行的像素的方式进行扫描，之后在行方向和列方向上进行扫描以读取所述采样保持单元所采样保持的信号，所述摄像方法包括:对所述读取单元所读取的信号进行模拟/数字转换处理；针对各像素来对模拟/数字转换后的信号进行平均处理；以及使用平均处理后的信号来进行数字合并处理。根据本发明的一 些实施例，一种摄像设备，包括:传感器，其包括:以二维图案配置的多个像素；采样保持单元，用于对从像素获得的信号进行采样保持；以及读取单元，用于以对一行的像素进行多次无损读取操作并且读取下一行的像素的方式进行扫描，之后在行方向和列方向上进行扫描以读取所述采样保持单元所采样保持的信号；A/D转换单元，用于对所述读取单元所读取的信号进行模拟/数字转换处理；平均处理单元，用于针对各像素来对所述Α/D转换单元的模拟/数字转换后的信号进行平均处理；存储单元，用于临时存储缺陷像素位置信息；以及数字合并单元，用于基于存储在所述存储单元中的缺陷像素位置信息，使用所述平均处理单元的平均处理后的信号中的、不包括所述缺陷像素位置信息所表示的缺陷像素的信号的信号来进行合并处理，其中，与所述摄像设备的各拍摄模式相对应的多个所述缺陷像素位置信息存储在外部存储器中，以及将与所述摄像设备的拍摄模式设置相对应的缺陷像素位置信息从所述外部存储器读出至所述存储单元。根据本发明的一些实施例，一种X射线检测器，包括:X射线图像传感器，其包括以二维图案配置的多个像素，其中所述多个像素中的各个像素包括:光电转换元件；以及采样保持电路，用于对所述光电转换元件的信号进行采样保持；控制单元，用于对从一行的所述光电转换元件所采样保持的信号进行多次无损读取操作，之后对下一行的像素进行多次无损读取操作；相加处理单元，用于针对各像素来对所多次读取的信号进行相加；合并单元，用于在空间上对相加后的信号进行合并处理；以及输出单元，用于基于所述合并处理后的信号来输出图像数据。通过以下参考附图对典型实施例的详细说明，本发明的其它特征和方面将变得明显。
包含在说明书中并构成说明书一部分的附图示出了本发明的典型实施例、特征和方面，并与说明书一起用来解释本发明的原理。图1示出包括根据本发明典型实施例的摄像设备的摄像系统的结构示例。图2示出根据本典型实施例的像素电路的结构示例。图3是示出图2所示的像素电路的驱动定时的时序图。图4示出根据本典型实施例的矩形半导体基板的结构示例。图5示出读取矩形半导体基板的像素数据的时序图。图6示出读取矩形半导体基板的像素数据的时序图。图7示出读取矩形半导体基板的像素数据的时序图。图8A和8B示出根据本典型实施例的矩形半导体基板中所包括的像素相加电路的示例。
图9示出根据本典型实施例的平板传感器和拍摄控制单元的结构示例。图10A、10B和IOC示出根据本典型实施例可以进行的处理的流程图。
具体实施例方式以下将参考附图来详细说明本发明的各种典型实施例、特征和方面。图1是示出包括根据本发明典型实施例的摄像设备的摄像系统的结构示例的框图。图1示意性示出大面积平板型放射线运动图像拍摄系统的整体结构。图1所示的摄像系统包括放射线摄像设备100、包括图像处理单元的系统控制设备101、图像显示设备102、放射线生成设备103和放射线源104。在图1所示的摄像系统所进行的拍摄操作中，系统控制设备101同步地控制放射线摄像设备100和放射线生成设备103。已透过被摄体的放射线被闪烁体(未示出)转换成可见光，然后被进行光电转换。然后，对表示光量的光电转换后的信号进行模拟/数字(Α/D)转换。此外，将Α/D转换后的信号作为与所照射的放射线相对应的帧图像数据从放射线摄像设备100传送至系统控制设备101内的图像处理单元。放射线图像在经过图像处理之后可以实时显示在图像显示设备102上。在本典型实施例中，放射线摄像设备100在功能上可用作X射线检测器。放射线摄像设备100包括平板传感器105。平板传感器105包括以二维图案配置的多个像素。各像素包括光电转换元件和采样保持电路。该采样保持电路可以对从光电转换元件接收到的信号进行采样保持。平板传感器105包括以矩阵图案平铺在平面基板(未示出)上的多个矩形半导体基板106。在各矩形半导体基板106上形成可以从硅半导体晶片切出的(用作光电转换元件的)CMOS型图像传感器。各矩形半导体基板106可用作连接用区域传感器，并且包括按等间距配置以形成二维图案的多个CMOS型图像传感器。平板传感器105和上述的闪光体协作地构成可以基于检测到的X射线来获取图像的X射线图像传感器。此外，两个相邻的矩形半导体基板106平铺在平面基板上，以使得夹着矩形半导体基板106之间的边界、等间距地配置光电转换元件。图1所示的平板传感器105包括以2列X2行的矩阵图案平铺的四个矩形半导体基板106。然而，平板传感器105不限于上述示例。平铺在行方向上的矩形半导体基板106的数量和平铺在列方向上的矩形半导体基板106的数量是任意的。尽管附图中没有示出，但排列成矩阵图案的矩形半导体基板106的外部端子(电极盘)沿着平板传感器105的上周边部和下周边部配置。矩形半导体基板106的电极盘经由飞线型(flying leading type)印刷线路板(未示出)连接至外部电路。在各矩形半导体基板106上设置诸如各自能够对模拟输出的有效/无效状态进行切换的模拟开关元件等的切换元件。在设置有模拟输出用开关元件的情况下，可以实现基于片选择控制信号所进行的矩形半导体基板106的输出控制。可以将矩形半导体基板106的模拟输出线结合在一起并且直接连接至放大器107。平铺在平板传感器105上的一个矩形半导体基板106用作一个Α/D转换器108的转换区域，其中可以对来自像素的信号进行模拟/数字转换。拍摄控制单元109可以与系统控制设备101进行针对控制命令和同步信号的通信，并且可以将图像数据发送至系统控制设备101内的图像处理单元。拍摄控制单元109具有对平板传感器105进行控制的能力。例如，拍摄控制单元109可以对平板传感器105进行驱动控制或拍摄模式控制。例如，拍摄控制单元109进行控制，以对从一行光电转换元件所采样保持的信号进行多次无损读取操作，随后对下一行像素进行多次无损读取操作。此外，拍摄控制单元109将放射线摄像设备100内所配备的多个Α/D转换器108所进行的Α/D转换后的各块的数字图像数据与帧数据合成，并且将该合成数据传送至系统控制设备101内的图像处理单
元
命令控制专用接口 110使得拍摄控制单元109能够与系统控制设备101进行通信以接收拍摄模式设置、各种参数设置、拍摄开始设置和拍摄终止设置。此外，拍摄控制单元109可以经由命令控制专用接口 110将放射线摄像设备100的操作状态发送至系统控制单元 101。图像数据接口 111使得拍摄控制单元109能够将拍摄操作中所获得的图像数据发送至系统控制设备101。拍摄控制单元109可以将READY信号112发送至系统控制设备101，其中该READY信号112表示放射线摄像设备100准备好进行拍摄操作。响应于从拍摄控制单元109接收到READY信号112，系统控制设备101可以将用于通知放射线照射时刻的外部同步信号113发送至拍摄控制单元109。拍摄控制单元109可以将照射允许信号114发送至系统控制设备101。在照射允许信号114处于有效状态的情况下，可以从系统控制单元101向放射线生成设备103发送照射信号。将从放射线源104所发射的放射线储存作为有效放射线，并且可以形成X射线图像。图2示出像素电路的结构示例。图2所示的像素电路与以二维图案配置在矩形半导体基板106上的多个像素其中之一相对应。在图2所示的像素电路中，光电二极管(PD)可以进行光电转换。复位MOS晶体管M2可用作能够放出储存在浮动扩散(S卩，浮动扩散区域)电容器Cfd内的电荷的复位开关。此外，感光度切换用MOS晶体管Ml可用作能够选择高动态范围模式或高感光度模式的感光度选择开关。在感光度选择开关(Ml)接通的情况下，动态范围放大用电容器Cl可以储存电荷。在感光度选择开关(Ml)接通的情况下，浮动节点区域的电容实质增加。因此，尽管感光度下降，但动态范围可以扩大。
因此，例如，由于需要高感光度因而在透视拍摄操作中使感光度选择开关(Ml)断开。另一方面，由于需要高动态范围因而在数字减影血管造影(DSA)拍摄操作中使感光度选择开关(Ml)接通。放大MOS晶体管M4可用作能够用作源极跟随器的第一像素放大器。选择MOS晶体管M3可用作能够使第一像素放大器(M4)进入工作状态的第一选择开关。在第一像素放大器(M4)的后级设置能够去除从光电转换区域产生的kTC噪声的钳位电路。该钳位电路包括钳位电容器Ccl和可用作钳位开关的钳位专用MOS晶体管M5。放大MOS晶体管M7可用作能够用作源极跟随器的第二像素放大器。选择MOS晶体管M6可用作能够使第二像素放大器(M7)进入工作状态的第二选择开关。在第二像素放大器(M7)的后级设置光信号专用采样保持电路和噪声信号专用采样保持电路。采样保持MOS晶体管M8可用作构成光信号储存用采样保持电路的光信号专用采样保持开关。该光信号专用采样保持电路包括光信号保持电容器CS。采样保持MOS晶体管Mll可用作构成噪声信号储存用采样保持电路的噪声信号专用采样保持开关N。该噪声信号专用采样保持电路包括噪声信号保持电容器CN。光信号放大·MOS晶体管MlO可用作能够用作源极跟随器的光信号专用像素放大器。模拟开关M9可用作光信号传送开关，其中该光信号传送开关能够将光信号专用像素放大器(MlO)放大后的光信号输出至S信号输出线。噪声信号放大MOS晶体管M13可用作能够用作源极跟随器的噪声信号专用像素放大器。模拟开关M12可用作噪声信号传送开关，其中该噪声信号传送开关能够将噪声信号专用像素放大器(M13)放大后的噪声信号输出至N信号输出线。有效信号EN连接至第一选择开关(M3)的栅极和第二选择开关(M6)的栅极。有效信号EN是可以使第一像素放大器(M4)和第二像素放大器(M7)各自进入工作状态的控制信号。在有效信号EN是高电平信号的情况下，第一像素放大器(M4)和第二像素放大器(M7)同时可工作。控制信号WIDE连接至感光度选择开关(Ml)的栅极。控制信号WIDE可以控制感光度的切换。在控制信号WIDE是低电平信号的情况下，感光度选择开关(Ml)断开以选择高感光度模式。复位信号PRES可以使复位开关(M2)接通以放出储存在光电二极管H)内的电荷。钳位信号PCL可以控制钳位开关(M5)。在钳位信号PCL是高电平信号的情况下，钳位开关(M5)接通以将钳位电容器(Ccl)设置为基准电压VCL。信号TS是光信号采样保持控制信号。在信号TS是高电平信号的情况下，光信号专用采样保持开关(M8)接通以将光信号经由第二像素放大器(M7) —并发送至电容器CS。然后，针对所有像素一并使信号TS进入低电平以断开光信号专用采样保持开关(M8)，从而完成了将光信号电荷储存至该采样保持电路。信号TN是噪声信号采样保持控制信号。在信号TN是高电平信号的情况下，噪声信号专用采样保持开关(Mll)接通以将噪声信号经由第二像素放大器(M7) —并发送至电容器CN。然后，针对所有像素一并使信号TN进入低电平以断开噪声信号专用采样保持开关(Ml I)，从而完成了将噪声信号电荷储存至该采样保持电路。在电容器CS和电容器CN的采样保持处理之后，光信号专用采样保持开关(M8)和噪声信号专用采样保持开关(Mll)断开。电容器CS和电容器CN与前级的储存电路电气分离。因此，可以对再次进行采样操作之前所储存的光信号和噪声信号进行无损读取。图3是示出在限制X射线窗的情况下图2所示的像素电路以固定帧频可以进行的运动图像拍摄操作时的示例驱动定时的时序图。在下文，以下将参考图3来说明运动图像拍摄操作时在光信号保持电容器CS和噪声信号保持电容器CN中对电荷进行采样保持之前要供给的控制信号的定时。在图3所示的时序图中，像素电路在时刻t50设置拍摄模式并且在时刻t51开始拍摄驱动操作。如以下详细说明的，像素电路在时刻t51开始复位驱动R1。复位驱动Rl包括进行复位和钳位处理。首先，在时刻t51，像素电路使有效信号EN进入高电平以使第一像素放大器(M4)和第二像素放大器(M7)开始工作。然后，在时刻t52，像素电路使复位信号PRES进入高电平以使光电二极管H)连接至基准电压VRES。然后，在时刻t53，像素电路使钳位信号PCL进入高电平以接通钳位开关(M5)。此时，基准电压VCL 连接至钳位电容器(Cd)的第二像素放大器(M7)。在时刻t54，像素电路使复位信号PRES进入低电平以完成该复位处理。此时，可以对钳位电容器(Cd)的第一像素放大器(M4)设置复位电压。在时刻t55，像素电路断开钳位开关(M5)。此时，可以将与基准电压VCL和基准电压VRES之间的差相对应的电荷储存在钳位电容器(Cd)中。像素电路终止该钳位处理。然后，在终止上述复位驱动Rl之后，在时刻t55，像素电路开始针对光电二极管H)和浮动扩散电容器(Cfd)的光电转换区域的储存处理。 更具体地，在时刻t56，像素电路使有效信号EN进入低电平以使第一像素放大器(M4)和第二像素放大器(M7)停止工作。此外，在达到储存状态之后，像素电路使照射允许信号114进入有效状态以请求X射线照射。上述时序适用于后续复位驱动的控制。如上所述的所平铺的矩形半导体基板106在同一时间段内按相同时序对各图像传感器的所有像素一并进行复位驱动，以消除在运动图像拍摄操作时由于图像传感器之间或扫描线之间的切换时间差而可能发生的任何图像未对准。随后，进行基于一次曝光的储存并且将各像素电路的光电二极管ro所生成的光电电荷储存在电容器(Cfd)中。在复位驱动Rl的时刻t52 时刻t54之间的持续时间内向光电二极管H)施加基准电压VRES的情况下，在光电转换区域中产生复位噪声(即，kTC噪声)。然而，可以通过对钳位电路的钳位电容器(Cd)的第二像素放大器(M7)设置基准电压VCL来消除该复位噪声。如以下详细说明的，采样驱动SI在时刻t60开始。在时刻t60，像素电路使有效信号EN进入高电平以接通第一选择开关(M3)和第二选择开关(M6)。因而，储存在电容器(Cfd)内的电荷可以由用作源极跟随器的第一像素放大器(M4)进行电荷/电压转换并且作为电压输出至钳位电容器(Cd)。第一像素放大器(M4)的输出包括复位噪声。然而，钳位电路在复位操作时将第二像素放大器(M7)设置为基准电压VCL。因此，可以将不包括复位噪声的光信号输出至第二像素放大器(M7)。在时刻t61，像素电路使信号TS进入高电平以接通光信号专用采样保持开关(MS)0此时，可以将光信号经由第二像素放大器(M7) —并传送至光信号保持电容器(CS)。在已开始采样保持处理时，在时刻t62，像素电路使照射允许信号114进入无效状态以停止X射线照射。在时刻t63，像素电路使信号TX进入低电平以断开光信号专用采样保持开关(MS)0因而，可以利用光信号保持电容器(CS)对光信号进行采样保持。在时刻t64，像素电路使复位信号PRES进入高电平以接通复位开关(M2)，从而将电容器(Cfd)复位为基准电压VRES。接着，在时刻t65，像素电路使钳位信号PCL进入高电平。因而，可以将复位噪声成分叠加在基准电压VCL和基准电压VRES之间的差电压上的电荷储存在钳位电容器(Ccl)中。在时刻t66，像素电路使复位信号PRES进入低电平以完成复位处理。在时刻t67，像素电路使信号TN进入高电平以接通噪声信号专用采样保持开关(Mll)。可以将设置了基准电压VCL时的噪声信号传送至噪声信号保持电容器(CN)。随后，在时刻t68，像素电路使信号TN进入低电平以断开噪声信号专用采样保持开关(Mil)。因而，可以在噪声信号保持电容器(CN)中对噪声信号进行采样保持。在时刻t69，像素电路使钳位信号PCL进入低电平。在时刻t70，像素电路使有效信号EN进入低电平以终止采样驱动SI。像素电路针对所有像素一并进行采样驱动SI。上述时序适用于后续采样驱动的控制。在完成了采样驱动SI之后，在时刻t81，像素电路再次进行复位驱动Rl以开始将下一帧储存在光电二极管H)中。像素电路针对各像素进行储存在光信号保持电容器(CS)和噪声信号保持电容器(CN)中的光信号和噪声信号的扫描。在使光信号传送开关(M9)接通的情况下,可以将光信号保持电容器(CS)的电压经由光信号专用像素放大器(MlO)传送至光信号输出线。此外，在使噪声信 号传送开关(M12)接通的情况下，可以将噪声信号保持电容器(CN)的电压经由噪声信号专用像素放大器(M13)传送至噪声信号输出线。将传送至光信号输出线和噪声信号输出线的信号供给至与该光信号输出线和噪声信号输出线相连接的差分输入放大器(未不出)。该差分输入放大器对经由光信号输出线和噪声信号输出线分别接收到的信号进行相减处理，以去除像素放大器中可能生成的热噪声、Ι/f噪声、温度差和由于处理变化所引起的固定模式噪声(FPN)。可以从传感器进行读取的时间段是时刻t68(即，采样保持完成时刻广时刻t91 (即,光信号保持电容器(CS)和噪声信号保持电容器(CN)中针对下一巾贞的光电电荷信号的采样保持重新开始时刻)的持续时间。像素电路在完成采样驱动SI之后进行像素读取处理RDl。更具体地，像素电路紧接着完成采样保持处理之后进行读取处理，以使得可以尽可能缩短图像显示的延迟。在图2所示的像素电路中，光电二极管H)的储存开始时刻是图3所示的时刻t55和时刻t69、即在完成复位处理之后信号PCL变为低电平以完成钳位的时刻。此外，储存完成时刻是时刻t63、即信号TS变为低电平以对光信号进行采样保持的时刻。如上所述，可以通过在(为了对光信号和噪声信号进行采样保持而要进行的)采样驱动SI和采样驱动SI之间插入(为了开始储存时间而要进行的)复位驱动Rl或采样驱动SI来限制该储存时间。在图3中，在时刻t60处开始的采样驱动SI和时刻t90处开始的采样驱动SI之间插入时刻t81处开始的复位驱动R1。因而，可以将X射线窗(即，实质储存时间)限制为时刻t85和时刻t93之间的时间段T。图4示意性示出根据本典型实施例的矩形半导体基板的内部结构的示例。图4所示的矩形半导体基板301包括片选择信号端子CS、光信号输出端子S、噪声信号输出端子N、垂直扫描开始信号端子VST、垂直扫描时钟端子CLKV、水平扫描开始信号端子HST和水平扫描时钟端子CLKH。垂直扫描电路303可以选择排列在水平方向上的多个像素的组，并且与垂直扫描时钟CLKV同步地在垂直方向(即，副扫描方向)上顺次扫描该像素组。水平扫描电路304可以与水平扫描时钟CLKH同步地以像素为单位来顺次选择垂直扫描电路303所选择的排列在水平方向(即，主扫描方向)上的像素组中的列信号线。像素电路302是图2所示的像素电路。在行信号线305 (即，垂直扫描电路303的输出线)处于有效状态的情况下，可以将已被米样保持的光电压信号S和噪声电压信号N分别输出至列信号线307和306。水平扫描电路304顺次选择已输出至列信号线306和307的电压信号。因而，可以将各像素的电压信号顺次输出至模拟输出线308和309。如上所述，矩形半导体基板301使用垂直扫描电路303和水平扫描电路304来进行XY地址切换操作以进行像素选择。然后，可以将所选择的像素中的被晶体管放大后的各像素的光信号S和噪声信号N的电压信号经由列信号线306和307以及模拟输出线308和309输出至模拟输出端子S和N。片选择信号端子CS是片选择信号的输入端子。在片选择信号处于高电平的情况下，可以经由模拟输出端子S和N输出反映了内部扫描的图像传感器的光电压信号S和噪声电压信号N。如下组件协作地构成读取扫描发送电路:输出切换模拟开关，其位于涉及光信号和噪声信号的采样保持电路的后级；列信号线306和307 ;以及开关晶体管，用于根据水平扫描电路304的输出来对列信号线进行切换。垂直扫描时钟端子CLKV是要供给至垂直扫描电路303的时钟的输入端子。垂直扫描开始信号端子VST是要供给至垂直扫描电路303的开始信号的输入端子。在使垂直扫描开始信号VST进入高电平之后输入垂直扫描时钟CLKV的情况下,可以使行选择信号按V1、V2、…、和Vm的顺序顺次有效。在垂直扫描开始的情况下，使垂直扫描开始信号VST进入低电平。水平扫描时钟端子CLKH是要供给至水平扫描电路304的时钟的输入端子。水平扫描开始信号端子HST是要供给至水平扫描电路304的开始信号的输入端子。在使水平扫描开始信号HST进入高电平之后输入水平扫描时钟CLKH的情况下，可以使列选择信号按H1、H2、…、和Hn的顺序顺次有效。在水平扫描开始的情况下，使水平扫描开始信号HST进入低电平。在使垂直扫描电路303的行信号线Vl的输出进入有效状态的情况下，选择连接至行信号线Vl的水 平延伸的像素组(1， Γ(η，I)。可以将光电压信号S和噪声电压信号N从水平延伸的像素组的各像素分别输出至列信号线307和306。通过按Η1、Η2、…、和Hn的顺序顺次切换水平扫描电路304的列选择信号的有效状态，可以将水平延伸行的光电压信号S和噪声电压信号N经由模拟输出线308和309顺次输出至模拟输出端子S和N。可以通过对其余的行信号线V2 Vm进行相同的水平扫描来获得所有像素的像素输出。图5示出读取矩形半导体基板的像素数据的示例时序图。在图5中，该时序图示出在进行一次垂直扫描操作和一次水平扫描操作的情况下针对矩形半导体基板的像素数据的读取。在图5中，信号CS是对矩形半导体基板的模拟信号的输出进行控制的片选择信号。在信号CS是高电平信号的情况下，模拟输出变为有效并且可以输出至下一级的放大器107。在垂直扫描开始信号VST处于高电平的状态下垂直扫描时钟CLKV上升的情况下，图4所示的垂直扫描电路303的行信号线Vl变为有效。然后，行信号线Vl所选择的像素组中的各像素(1， Γ(η，I)的输出变为有效。可以将像素组中的各像素(1， Γ(η，I)的光电压信号S和噪声电压信号N输出至列信号线。随后，在水平扫描开始信号HST处于高电平的状态下水平扫描时钟CLKH上升的情况下，水平扫描电路304的列选择信号Hl变为有效。水平扫描电路304的列选择信号与水平扫描时钟CLKH的上升同步地按Η2、…、和Hn的顺序顺次有效以连续选择像素(I, Γ(η，I)。因而，片选择信号CS所选择的矩形半导体基板上在水平方向上延伸的像素组的扫描终止。可以通过对连接至其余的各行信号线V2 Vm的像素组同样地进行水平扫描来获得所有像素的像素输出。例如，在图5中，可以在时间段TlOl内从属于与行信号线Vl相连接的像素组的像素(1， Γ(η，I)中读取信号，并且可以在时间段Τ102内从属于与行信号线V2相连接的像素组的像素(1，2Γ(η，2)中读取信号。
同样，可以在时间段Τ103内从与行信号线V3相连接的像素组的像素中读取信号，并且可以在时间段Τ104内从与行信号线V4相连接的像素组的像素中读取信号。此外，可以在时间段Τ105内从与行信号线V5相连接的像素组的像素中读取信号。Α/D转换器108基于与水平扫描时钟CLKH同步的时钟CLKAD来进行Α/D转换处理。图6示出如下时序图:对各行进行四次水平扫描并且进行一次垂直扫描以将矩形半导体基板上的所有像素数据读取四次。在使片选择信号CS进入高电平并且垂直扫描开始信号VST处于高电平的状态下垂直扫描时钟CLKV上升的情况下，图4所示的垂直扫描电路303的行信号线Vl变为有效。随后，在水平扫描开始信号HST处于高电平的状态下，水平扫描时钟CLKH上升。水平扫描电路304的列选择信号按Η1、Η2、..、和Hn的顺序顺次有效。因而，在水平方向上延伸的像素组的扫描终止。随后，在垂直扫描时钟CLKV没有对垂直扫描电路303的行信号线进行切换的情况下，使片选择信号CS再次进入高电平。在这种状态下，对连接至行信号线Vl的像素同样地重复水平扫描。重复上述操作两次以上。因而，在图4所示的垂直扫描电路303的行信号线Vl有效的状态下，可以进行四次在水平方向上延伸的像素组的扫描。例如，在图6中，在时间段Τ201内进行第一次读取操作以从属于与行信号线Vl相连接的像素组的像素(1，ir(n，I)中读取信号。在时间段Τ202内进行第二次读取操作。此夕卜，在时间段Τ203内进行第三次读取操作。在时间段Τ204内进行第四次读取操作。
随后，垂直扫描时钟CLKV顺次切换垂直扫描电路303的行信号线的有效状态。对各行同样地进行四次水平扫描，以完成针对与其余的各行信号线V2 Vm相连接的像素组的处理。因而，可以在进行一次垂直扫描的情况下将设置在矩形半导体基板上的所有像素的信号读取四次。例如，在图6中，在时间段T205内要进行的读取操作是针对属于与行信号线V2相连接的像素组的像素(1，2Γ(η，2)的第一次读取操作。垂直扫描时钟CLKV的时钟周期例如为I μ sec。因此，在对设置在矩形半导体基板上的所有像素进行四次读取操作的情况下，由于对第I行 第m行各自进行四次垂直扫描，因此根据图5所示的读取方法来完成垂直扫描处理需要4πι(μ sec)。然而，图6所述的读取方法需要一次垂直方向上的扫描操作。因此，垂直扫描所需的时间为Im (μ sec)。更具体地，图6所示的读取方法与图5所示的读取方法相比可以快速地完成读取处理。完成时间提早了 3πι(μ sec)。例如，可使用20MHz的像素时钟来进行水平扫描。在这种情况下，完成针对第I列 第η列的水平扫描所需的时间为0.05n(ysec)。此外，在垂直扫描电路303的行信号线Vl有效的状态下、并且在通过使水平扫描电路304的列选择信号Hl有效来选择像素(1，1)的情况下，可以连续四次读取该像素数据。图7是示出该读取方法的示例的时序图。在使片选择信号CS进入高电平的状态下、当垂直扫描开始信号VST处于高电平时垂直扫描时钟CLKV上升的情况下，图4所不的垂直扫描电路303的行信号线Vl变为有效。随后，在水平扫描开始信号HST处于高电平的状态下水平扫描时钟CLKH上升的情况下，水平扫描电路304的列选择信号Hl有效。在这种状态下，时钟CLKAD上升四次以连续四次读取来自像素(1，1)的信号(参见时间段T301)。在下文，在使用水平扫描时钟CLKH和垂直扫描时钟CLKV顺次切换水平扫描电路304的列选择信号和垂直扫描电路303的行选择信号的情况下，可以对各像素进行连续四次读取操作。因而，可以在进行一次垂直扫描操作和一次水平扫描操作的情况下对设置在矩形半导体基板上的所有像素各自进行四次读取操作。然而，在对各像素重复多次读取处理的情况下，即使当针对各像素进行平均处理时也难以去除低频噪声成分。因此，在本典型实施例中，期望使用图6所示的读取方法而不是使用图7所示的读取方法来进行多次无损读取操作。在以下说明中，假定采用图6所示的读取方法来进行多次无损读取操作。图8A和8B示出根据本典型实施例的矩形半导体基板中所包括的像素相加电路的示例电路结构。图8A示出在包括各自如图2所示的两个简化像素电路的电路中插入了像素相加电路的电路的示例。实际电路包括针对光信号和噪声信号分别设置的像素相加电路。然而，为了简化说明，图8A和SB仅示出针对光信号和噪声信号的采样保持电路的其中一个。各电路包括与图2所示的光电二极管H)相对应的光电二极管160和161。各电路还包括可用作源极跟随器的放大MOS晶体管(S卩，像素放大器)162、163、166、167、172和173。放大MOS晶体 管162和163与图2所示的第一像素放大器(M4)相对应。放大MOS晶体管166和167与图2所示的第二像素放大器(M7)相对应。放大MOS晶体管172和173与图2所示的光信号专用像素放大器(MlO)或噪声信号专用像素放大器(M13)相对应。各电路还包括与图2所示的钳位电容器(Ccl)相对应的钳位电容器164和165。两个采样MOS晶体管(即，采样保持开关)168和169构成光信号储存用采样保持电路或噪声信号储存用保持电路。采样MOS晶体管168和169与图2所示的光信号专用采样保持开关(M8)或噪声信号专用采样保持开关(Mll)相对应。各电路还包括与图2所示的光信号保持电容器(CS)或噪声信号保持电容器(CN)相对应的光信号专用保持电容器或噪声信号专用保持电容器(参见170或171)。两个相加专用MOS晶体管(即，相加开关)150和151协作地构成像素相加电路。图8B示出协作地构成矩形半导体基板的一个像素的像素电路180和像素相加电路153的示例连接。由图8A的虚线所表示的电路部分153与由图8B的虚线所表示的电路部153相对应。如图SB所示，可以通过使相邻像素的光信号(或噪声信号)专用保持电容器相连接来实现像素相加。因而，可以在没有丢弃像素信息的情况下减少要扫描的像素数。可以以高帧频进行信号读取处理。在图8B中，在使信号ADDO进入高电平并且使信号ADDl进入低电平的情况下，可以实现2X2个像素的相力卩。此外，在使信号ADDO进入高电平并且使信号ADDl进入高电平的情况下，可以实现4X4个像素的相加。此外，可以将上述的像素相加电路与图2所示的感光度选择开关(Ml)组合以实现感光度的切换。例如，如果对2X2个像素的像素信息进行相加处理或平均处理，则在进行用于缩小一个像素的像素信息的处理的情况下，可以通过对图8A和SB所示的模拟信号进行简单的相加读取来快速地获取图像。然而，在2 X2个像素中的至少一个存在缺陷的情况下，经过相加处理的像素被视为缺陷像素。更具体地，在这种情况下，经过缩小处理的图像由于缺陷像素的存在而大幅劣化。因而，根据本典型实施例的处理包括:在不包括任何缺陷像素的像素信息的情况下进行上述缩小处理以防止经过缩小处理的图像劣化。根据本典型实施例的处理包括:获取通过对像素信息进行Α/D转换所能获得的数字值，然后基于缺陷像素位置信息来选择正常像素的像素信息。根据本典型实施例的处理还包括:使用所选择的像素信息来进行相加处理(即，数字合并处理)以获得不包括任何缺陷像素的像素相加结果。可选地，根据本典型实施例的处理可以包括:获取表示经过基于模拟信号的像素相加处理的图像数据的数字值，随后基于缺陷像素位置信息来选择正常像素的像素信息，最后使用所选择的像素信息来进行数字合并处理。在这种情况下，可以减少要扫描的像素数，以使得可以以高帧频进行信号读取处理并且可以获得无缺陷像素的像素相加结果。在对固有的缺陷像素进行基于模拟信号的像素相加处理、并且对相邻像素的值进行平均的情况下，可以消除像素的缺陷。另一方面，可能由于图8A和SB所示的像素相加电路的故障而产生新的缺陷像素。此外，该缺陷像素根据像素电路的感光度可变。因此，需要准备与固态摄像设备可以进行拍摄操作所用的所有拍摄模式(例如，图像大小和感光度)相对应的缺陷像素位置信息。此外，图像传感器所获得的读取信号包括随机噪声。本典型实施例中采用的传感器是可以进行无损读取操作的固态图像传感器。因而，可以通过多次读取一次曝光期间所储存的信号并获得平均值来降低随机产生的噪声并提高信噪比(S/N)。图9示出根据本典型实施例的平板传感器105和拍摄控制单元109的结构示例。在图9中，利用相同的附图标记来表示与图1所示的框图中的功能块相同的功能块，并且不重复针对该功能块的说明。拍摄控制单元109包括驱动电路127、无损多次读取平均电路121、数字合并电路122、缺陷信息存储用缓冲器128和图像传送前缓冲器123。驱动电路127可以对平板传感器105进行驱动控制和拍摄模式控制。无损多次读取平均电路121可以对通过多次无损读取操作所获得的像素(即，光电转换元件)信号进行平均处理。数字合并电路122可以进行用于在空间上对相加后的信号进行合并的数字合并处理。缺陷信息存储用缓冲器128可以临时存储数字合并处理中要使用的缺陷像素位置信息。拍摄控制单元109可以基于经过合 并处理的信号来输出图像数据。存储在缺陷信息存储用缓冲器128中的缺陷像素位置信息例如根据摄像设备的设置状态可改变。图像传送前缓冲器123可以临时存储要传送至系统控制设备101的图像。在本典型实施例中，拍摄控制单元109可以由电路结构可编程的半导体设备(例如，现场可编程门阵列(FPGA))来实现。无损多次读取平均电路121和数字合并电路122配置在同一半导体设备(例如，FPGA)上。此外，可以设置配置有无损多次读取平均电路121和数字合并电路122的多个半导体设备(例如，FPGA)。在这种情况下，各半导体设备可以对平板传感器105的摄像区域中的互不相同的部分区域进行处理。例如，可以针对平板传感器105的各矩形半导体基板106设置配置有无损多次读取平均电路121和数字合并电路122的多个半导体设备(例如，FPGA)，以执行该处理。无损多次读取平均电路121包括无损多次读取平均处理用缓冲器129。数字合并电路122包括数字合并处理用缓冲器130。在图9中，选择电路131可以选择无损多次读取平均电路121要进行的处理的有无。选择电路132可以选择数字合并电路122要进行的处理的有无。数字合并处理中要使用的缺陷像素位置信息例如存储在设置于拍摄控制单元109的外部的存储器124 (例如，双倍数据率(DDR)动态随机存取存储器)中。缺陷像素位置信息例如是存储在存储器124中的、与各种拍摄模式(例如，图像大小和感光度，换句话说合并处理和增益)相对应的多个信息。例如，在设置了拍摄模式的情况下或者在使电源接通的情况下，可以将缺陷像素位置信息从存储器124读取至缺陷信息存储用缓冲器128。平板传感器105包括作为模拟合并单元的像素相加电路120。像素相加电路120与图8A和SB所示的像素相加电路相对应。中央处理单元(CPU) 126可用作用于控制拍摄控制单元109的控制单元。程序存储器125存储进行上述控制所需的程序。根据本典型实施例的处理包括应用于通过多次无损读取操作所获得的像素信号的组合平均和数字合并处理。在本典型实施例中，假定像素相加电路120没有进行合并处理并且针对一个像素要进行的无损读取操作的次数为四次，并且还假定要进行数字合并处理的像素组为2X2个像素。
如图6所示，根据本典型实施例的处理包括:针对经过采样的像素数据的各行重复进行四次水平扫描操作，并且在进行一次垂直扫描操作的情况下从矩形半导体基板读取四次所有的像素数据。Α/D转换器108对所读取的像素数据连续进行Α/D转换，并且经由选择电路131将其供给至无损多次读取平均电路121。在本典型实施例中，在垂直扫描电路303使行信号线Vl有效的状态下，可以在第一次水平扫描操作中对在水平方向上延伸的像素组的像素数据LI进行读取和Α/D转换。然后，可以在第二次水平扫描操作中对在水平方向上延伸的像素组的像素数据L2进行读取和Α/D转换。同样，可以在第三次水平扫描操作中对在水平方向上延伸的像素组的像素数据L3进行读取和Α/D转换。然后，可以在第四次水平扫描操作中对在水平方向上延伸的像素组的像素数据L4进行读取和Α/D转换。此外，在垂直扫描电路303使行信号线V2有效的状态下，可以在第一次水平扫描操作中对在水平方向上延伸的像素组的像素数据L5进行读取和Α/D转换。然后，可以在第二次水平扫描操作中对在水平方向上延伸的像素组的像素数据L6进行读取和Α/D转换。同样，可以在第三次水平扫描操作中对在水平方向上延伸的像素组的像素数据L7进行读取和Α/D转换。然后，可以在第四次水平扫描操作中对在水平方向上延伸的像素组的像素数据L8进行读取和Α/D转换。可以将输入至无损多次读取平均电路121中的像素数据LI存储在无损多次读取平均处理缓冲器129中。然后，无损多次读取平均电路121针对各像素将随后输入的像素数据L2与存储在缓冲器129中的像素数据LI相加。可以将该相加结果、即像素数据(L1+L2)存储在缓冲器129中。此外，无损多次读取平均电路121针对各像素将随后输入的像素数据L3与存储在缓冲器129中的像素数据(L1+L2)相加。可以将该相加结果、即像素数据(L1+L2+L3)存储在缓冲器129中。
随后，无损多次读取平均电路121针对各像素将所输入的像素数据L4与存储在缓冲器129中的像素数据(L1+L2+L3)相加。然后，无损多次读取平均电路121针对各像素将相加结果、即像素数据(L1+L2+L3+L4)除以4，以获得在水平方向上延伸的像素组的平均像素数据D1=((L1+L2+L3+L4)/4)。然后，将像素数据Dl输入至数字合并电路122。进行相同的平均处理以获得平均像素数据D2=((L5+L6+L7+L8)/4)。还将像素数据D2输入至数字合并电路122。将无损多次读取平均电路121所获得的像素数据D1、…、和Dn顺次输入至数字合并电路122。为了进行上述处理，期望无损多次读取平均电路121的缓冲器129由具有能够存储所读取的图像大小的一行的像素数据的充足容量的行缓冲器来构成。输入至数字合并电路122的在水平方向上延伸的像素组的像素数据Dl包括地址为(1， Γ(η，I)的总共η个像素。数字合并电路122使用所输入的像素数据来进行相加处理，以获得经过在水平方向上所进行的合并处理的一组像素。在这种情况下，数字合并处理122通过基于存储在缺陷信息存储用缓冲器128中的缺陷像素位置信息而仅选择正常像素的像素信息来进行相加处理。在本典型实施例中，要处理的各像素组包括2X2个像素。因此，数字合并电路122重复两个像素的相加。更具体地，数字合并电路122从像素数据Dl获得(1，I)和(2，I)的相加、(3，I)和(4，I)的相加、…、以及(n-1，I)和(n，I)的相加。然后，将包括总共(n/2)个像素的像素数据D1’存储在数字合并处理用缓冲器130中。同样，数字合并电路122从像素数据D2获得(1,2)和(2，2)的相加、…、以及(n-1, 2)和(η, 2)的相加。然后，数字合并电路122针对各像素将所获得的相加结果(即，像素数据D2’)与存储在缓冲器130中的像素数据D1’相加，以基于有效像素数来获得平均值。结果，例如，可以通过对包括(1，1)和(2，I)以及(1，2)和(2，2)像素的2X2个像素的像素信息进行平均来获得不包括任何缺陷像素的像素相加结果。为了进行上述处理，期望数字合成电路122的缓冲器130由能够存储经过数字合并处理的图像大小的一行的像素数据的行缓冲器来构成。根据本典型实施例的处理包括:在每次进行数字合并处理时从存储器124读取要进行数字合并处理的像素部分的缺陷像素位置信息，并且将所读取的缺陷像素位置信息存储在拍摄控制单元109的缺陷信息存储用缓冲器128中。图1OA示出根据本典型实施例的处理的流程图。在步骤Sll中， 接通摄像设备的电源。然后，在步骤S12中，设置拍摄模式。随后，在步骤S13中，进行包括数字合并处理的拍摄操作。同时，在步骤S14中，从存储器124读取适合该拍摄模式的缺陷像素位置信息。将所读取的缺陷像素位置信息存储在拍摄控制单元109的缺陷信息存储用缓冲器128中。与数字合并处理并行地进行上述用于从存储器124读取缺陷像素位置信息的处理对于实现可以使缺陷信息存储用缓冲器128的容量最小的电路而言是有用的。即使在拍摄控制单元109在进行数字合并处理的同时访问外部设置的存储器124的情况下，由于针对各帧进行一次根据本典型实施例的数字合并处理，因此不会对电路的处理速度产生任何不利影响。将经过数字合并电路122的数字合并处理的图像数据顺次输入至图像传送前缓冲器123。随后将存储在图像传送前缓冲器123中的图像数据传送至系统控制设备101的图像处理单元。图像传送前缓冲器123可以由设置在拍摄控制单元109的外部的外部存储器(例如，DDR)来替换。例如，在上述存储器是存储器124的情况下，存储器124同时进行缺陷像素位置信息的读取和要传送的图像的写入/读取访问。然而，在本典型实施例中，针对一帧进行一次数字合并处理。因此，可以有效地维持电路的处理速度。根据本典型实施例的处理包括:针对各行对采样后的像素数据进行四次水平扫描，并且对各行的扫描结果进行平均以进一步进行数字合并处理。因此，可以在没有增加读取时间的情况下降低随机噪声。此外，由于参考缺陷像素位置信息、仅使用正常像素的像素信息来进行数字合并处理，因此可以防止图像质量由于任何缺陷像素的存在而劣化。此外，由于在进行根据本典型实施例的上述处理时可使用所需程度最低的行缓冲器作为各电路的缓冲器，因此可以缩小电路规模。此外，与以重复读取一帧四次为特征的方法相比，用于通过进行四次水平扫描操作来连续读取各行的方法由于可以缩短读取时间，因而对于提高帧频而言是有用的。
此外，根据本典型实施例的处理包括针对一帧进行一次数字合并处理。因此，可以在不会使从存储器124读出缺陷像素位置信息的次数(即，访问存储器的次数)增加的情况下有效地提高电路的处理速度。在存储缺陷像素位置信息的存储器是设置在拍摄控制单元109的外部的存储器(例如，DDR)的情况下，可以进一步提高上述效果。从平板传感器无损地读出像素信号的次数不限于上述示例。此外，要进行数字合并处理的矩阵的大小不限于上述示例。因此，可使用任何其它的nXn矩阵(η是自然数)。此外，还可以在数字合并处理期间在无需读取任何缺陷像素位置信息的情况下进行上述处理。此外，像素相加电路120、无损多次读取平均电路121和数字合并电路122是独立电路并且可以彼此任意组合。从传感器105读出的数据可以是像素相加电路120获取到的数据。可以在该传感器内进行像素相加处理和数字合并处理。例如，在针对像素相加电路120对2X2个像素所进行的合并处理的处理结果进行2 X 2的数字合并处理的情况下，最终传送至系统控制设备101的图像是通过4 X 4的合并处理所获得的结果。例如，在对4X4个像素要进行的合并处理仅是数字合并处理的情况下，像素相加电路120在没有进行任何合并处理的情况下读取I X I的图像，并且数字合并电路122进行4X4的数字合并处理。在这种情况下，由于在Α/D转换、平均处理和数字合并处理各自中要处理的像素数为1X1，因此需要大量的处理时间。另一方面，在对利用传感器105内的基于模拟信号的像素相加处理所进行的2X2的合并处理的处理结果进行2X2的数字合并处理的情况下，可以减少在传感器内要进行扫描的像素数。因此，可以以高帧频读取信号。此外，已对所读取的像素信号进行了 2X2的合并处理。因此，与上述1X1的情况相比，后面在Α/D转换、平均处理和数字合并处理各自中要处理的像素数可以减少为1/4的水平。处理速度变得更高并且可以实现高帧频。
·
通常，在基于模拟信号的像素相加处理中，例如，在2X2个像素中的任一个存在缺陷或者像素相加电路120发生故障的情况下，将进行相加处理的像素视为缺陷像素。然而，根据本典型实施例，进行传感器内的基于模拟信号的像素相加以及基于缺陷像素位置信息的仅使用正常像素的像素信息的数字合并这两者。因此，可以在实现高速读取的同时获得不包括任何缺陷像素的像素相加结果。本典型实施例不限于上述示例。例如，可以改变从存储器读取缺陷像素位置信息并将该读出信息存储在缓冲器中的方法或时序。图1OB示出根据本典型实施例的处理流程图的其它示例。根据图1OB所示的示例，在步骤S21中，接通摄像设备的电源。然后，在步骤S22中，设置拍摄模式。随后，在步骤S23中，从存储器124读出适合该拍摄模式的一帧的缺陷像素位置信息。将所读取的缺陷像素位置信息存储在拍摄控制单元109的缺陷信息存储用缓冲器128中。在步骤S24中，进行包括数字合并处理的拍摄操作。在这种情况下，从缺陷信息存储用缓冲器128读出缺陷像素位置信息并且进行数字合并处理。在进行上述处理的情况下，仅当切换拍摄模式时拍摄控制单元109才访问外部设置的存储器124，并且在数字合并处理期间没有进行针对存储器124的访问。因而，可以提高拍摄操作期间电路的处理速度。然而，根据图1OB所示的示例，需要在拍摄控制单元109中准备可以存储至少一帧的缺陷像素位置信息的缺陷信息存储用缓冲器128。此外，当改变拍摄模式时，需要大量时间来读取缺陷像素位置信息。因此，与图1OA所示的示例相比，在完成拍摄操作之后改变拍摄模式并且开始新的拍摄操作需要较长的时间。图1OC示出根据本典型实施例的处理流程图的其它示例。根据图1OC所示的示例，在步骤S31中，接通摄像设备的电源。然后，在步骤S32中，从存储器124读出与所有拍摄模式相对应的缺陷像素位置信息。将所读取的缺陷像素位置信息存储在拍摄控制单元109的缺陷信息存储用缓冲器128中。在步骤S33中，设置拍摄模式。然后，在步骤S34中，进行包括数字合并处理的拍摄操作。在这种情况下，从缺陷信息存储用缓冲器128读出缺陷像素位置信息并且进行数字合并处理。根据上述处理，在数字合并处理期间没有进行针对存储器124的访问。因此，可以提高拍摄操作期间电路的处理速度。此外，在改变拍摄模式时无需进行存储器访问。因此，可以缩短在完成拍摄操作之后改变拍摄模式并且开始新的拍摄操作所需的时间。然而，由于需要在拍摄控制单元10 9内准备可以存储与所有拍摄模式相对应的缺陷信息的缺陷信息存储用缓冲器128，因此电路规模变得较大。此外，本发明可以通过以下处理来实现。更具体地，该处理包括:将可以实现上述典型实施例的功能的软件程序经由网络或适当的存储介质提供至系统或设备，并且使该系统或设备的计算机(或者CPU或微处理单元(MPU))读取并执行该程序。上述典型实施例仅是能够实现本发明的示例。本发明的技术范围不应当局限于上述实施例。更具体地，可以在没有背离本发明的技术理念或主要特征的情况下对本发明进行各种修改。本发明的典型实施例的目的在于提供可以对针对各像素所无损读出的像素信号高效地执行平均处理和数字合并处理的摄像设备和摄像方法。根据上述典型实施例，可以提供如下的摄像设备和摄像方法，其中该摄像设备和摄像方法可以在不会使读取时间或处理时间增加的情况下，利用较小的电路规模来对针对各像素所多次读取的像素信号高效地执行平均处理和数字合并处理。还可以通过读出并执行记录在存储器装置上的程序以进行上述实施例的功能的系统或设备的计算机(或者CPU或MPU等装置)和通过下面的方法来实现本发明的各方面，其中，该系统或设备的计算机通过例如读出并执行记录在存储器装置上的程序以进行上述实施例的功能来进行上述方法的各步骤。由于该原因，例如经由网络或者通过用作存储器装置的各种类型的记录介质(例如，计算机可读介质)将该程序提供给计算机。在这种情况下，该系统或设备以及存储有程序的记录介质包括在本发明的范围内。尽管已经参考典型实施例说明了本发明，但是应该理解，本发明不限于所公开的典型实施例。所附权利要求书的范围符合最宽的解释，以包含所有修改、等同结构和功能。
权利要求
1.一种摄像设备，包括: 传感器，其包括:以二维图案配置的多个像素；采样保持单元，用于对从所述多个像素中的各个像素获得的信号进行采样保持；以及读取单元，用于以对一行的像素进行多次无损读取操作并且读取下一行的像素的方式进行扫描，之后在行方向和列方向上进行扫描以读取所述采样保持单元所采样保持的信号； Α/D转换单元，用于对所述读取单元所读取的信号进行模拟/数字转换处理； 平均处理单元，用于针对各像素来对所述Α/D转换单元的模拟/数字转换后的信号进行平均处理；以及 数字合并单元，用于使用所述平均处理单元的平均处理后的信号来进行合并处理。
2.根据权利要求1所述的摄像设备，其中，还包括: 存储单元，用于临时存储缺陷像素位置信息， 其中，所述数字合并单元基于存储在所述存储单元中的缺陷像素位置信息，使用不包括所述缺陷像素位 置信息所表示的缺陷像素的信号的信号来进行所述合并处理。
3.根据权利要求2所述的摄像设备，其中，要存储在所述存储单元中的缺陷像素位置信息存储在外部存储器中。
4.根据权利要求3所述的摄像设备，其中，存储在所述存储单元中的缺陷像素位置信息根据所述摄像设备的设置状态能够改变。
5.根据权利要求3所述的摄像设备，其中，与所述摄像设备的各拍摄模式相对应的多个所述缺陷像素位置信息存储在所述外部存储器中。
6.根据权利要求3所述的摄像设备，其中，在每次所述数字合并单元进行所述合并处理时，从所述外部存储器读出所述缺陷像素位置信息。
7.根据权利要求3所述的摄像设备，其中，在设置了所述摄像设备的拍摄模式的情况下，从所述外部存储器读出所述缺陷像素位置信息。
8.根据权利要求3所述的摄像设备，其中，在接通了所述摄像设备的电源的情况下，从所述外部存储器读出多个所述缺陷像素位置信息。
9.根据权利要求1所述的摄像设备，其中，所述平均处理单元和所述数字合并单元设置在同一半导体设备上。
10.根据权利要求9所述的摄像设备，其中，还包括: 多个半导体设备，其设置有所述平均处理单元和所述数字合并单元， 其中，将所述多个半导体设备分别分配至设置有所述多个像素的摄像区域中的互不相同的部分区域。
11.根据权利要求1所述的摄像设备，其中，与列方向上针对一行进行的扫描相比，所述传感器在行方向上进行的扫描需要切换时间。
12.根据权利要求1所述的摄像设备，其中，所述平均处理单元包括具有能够存储所输入的一行的信号的容量的缓冲器。
13.根据权利要求1所述的摄像设备，其中，所述传感器包括分别具有多个像素的多个半导体基板。
14.根据权利要求1所述的摄像设备，其中，所述传感器还包括模拟合并单元，所述模拟合并单元用于使用所述读取单元所读取的信号来进行合并处理，其中，所述A/D转换单元对所述模拟合并单元的合并处理后的信号进行所述模拟/数字转换处理。
15.根据权利要求1所述的摄像设备，其中，所述传感器还包括: 模拟合并单元，用于使用从所选择的像素获得的并且在该所选择的像素中放大后的信号来进行合并处理；以及 放大单元，用于放大所述模拟合并单元处理后的信号， 其中，所述Α/D转换单元对所述放大单元放大后的信号进行所述模拟/数字转换处理。
16.一种摄像设备，包括: 传感器，其包括:以二维图案配置的多个像素；采样保持单元，用于对从所述多个像素中的各个像素获得的信号进行采样保持；以及读取单元，用于以对一行的像素进行多次无损读取操作并且读取下一行的像素的方式进行扫描，之后在行方向和列方向上进行扫描以读取所述采样保持单元所采样保持的信号； Α/D转换单元，用于对所述读取单元所读取的信号进行模拟/数字转换处理； 平均处理单元，用于针对各像素来对所述Α/D转换单元的模拟/数字转换后的信号进行平均处理； 存储单元，用于临时存储缺陷像素位置信息；以及 数字合并单元，用于基于存储在所述存储单元中的缺陷像素位置信息，使用所述平均处理单元的平均处理后的信号中的、不包括所述缺陷像素位置信息所表示的缺陷像素的信号的信号来进行合并处理， 其中，所述传感器包括分别具有多个像素的多个半导体基板，以及与所述摄像设备的各拍摄模式相对应的多个所述缺陷像素位置信息存储在外部存储器中。
17.一种摄像设备的摄像方法，所述摄像设备包括传感器，所述传感器包括:以二维图案配置的多个像素；采样保持单元，用于对从所述多个像素中的各个像素获得的信号进行采样保持；以及读取单元，用于以对一行的像素进行多次无损读取操作并且读取下一行的像素的方式进行扫描，之后在行方向和列方向上进行扫描以读取所述采样保持单元所采样保持的信号，所述摄像方法包括: 对所述读取单元所读取的信号进行模拟/数字转换处理； 针对各像素来对模拟/数字转换后的信号进行平均处理；以及 使用平均处理后的信号来进行数字合并处理。
18.一种摄像设备，包括: 传感器，其包括:以二维图案配置的多个像素；采样保持单元，用于对从像素获得的信号进行采样保持；以及读取单元，用于以对一行的像素进行多次无损读取操作并且读取下一行的像素的方式进行扫描，之后在行方向和列方向上进行扫描以读取所述采样保持单元所采样保持的信号； Α/D转换单元，用于对所述读取单元所读取的信号进行模拟/数字转换处理； 平均处理单元，用于针对各像素来对所述Α/D转换单元的模拟/数字转换后的信号进行平均处理； 存储单元，用于临时存储缺陷像素位置信息；以及数字合并单元，用于基于存储在所述存储单元中的缺陷像素位置信息，使用所述平均处理单元的平均处理后的信号中的、不包括所述缺陷像素位置信息所表示的缺陷像素的信号的信号来进行合并处理， 其中，与所述摄像设备的各拍摄模式相对应的多个所述缺陷像素位置信息存储在外部存储器中，以及 将与所述摄像设备的拍摄模式设置相对应的缺陷像素位置信息从所述外部存储器读出至所述存储单元。
19.一种X射线检测器,包括: X射线图像传感器，其包括以二维图案配置的多个像素，其中所述多个像素中的各个像素包括:光电转换元件；以及采样保持电路，用于对所述光电转换元件的信号进行采样保持； 控制单元，用于对从一行的所述光电转换元件所采样保持的信号进行多次无损读取操作，之后对下一行的像素进行多次无损读取操作； 相加处理单元，用于针对各像素来对所多次读取的信号进行相加； 合并单元，用于在空间上对相加后的信号进行合并处理；以及 输出单元，用 于基于所述合并处理后的信号来输出图像数据。
全文摘要
本发明涉及一种摄像设备、X射线检测器和摄像方法。摄像设备包括传感器，其包括以二维图案配置的多个像素；采样保持单元，用于对从各像素获得的信号进行采样保持；以及读取单元，用于以对一行的像素进行多次无损读取操作并且读取下一行的像素的方式进行扫描，之后在行方向和列方向上进行扫描以读取采样保持单元所采样保持的信号；A/D转换单元，用于对读取单元所读取的信号进行模拟/数字转换处理；平均处理单元，用于针对各像素来对A/D转换单元的模拟/数字转换后的信号进行平均处理；以及数字合并单元，用于使用平均处理单元的平均处理后的信号来进行合并处理。
文档编号H04N5/367GK103248840SQ20131004193
公开日2013年8月14日 申请日期2013年2月1日 优先权日2012年2月1日
发明者堂胁可菜子 申请人:佳能株式会社