一种基于空间并行处理的小型化图像压缩电路板的制作方法
【专利摘要】本实用新型涉及图像数据处理【技术领域】，具体涉及一种基于空间并行处理的小型化图像压缩电路板，目的是解决现有技术的电路板芯片数量多、结构复杂、功耗较高的问题。其特征在于：它包括图像压缩芯片；其中，智能处理芯片分别与图像压缩芯片、电源模块和接口模块连接，图像压缩芯片还与电源模块连接，接口模块还与电源模块连接。本实用新型采用智能处理芯片配合图像压缩芯片，集成智能处理芯片的数据处理功能和图像压缩芯片的图像压缩功能，构建了基于空间并行处理的小型化图像压缩电路板，相比现有的其他同样功能的图像压缩电路板，具有超大面阵图像压缩能力、结构尺寸小、功耗低、可靠性高、可扩展性强、生产成本低等特点。
【专利说明】—种基于空间并行处理的小型化图像压缩电路板
【技术领域】
[0001]本实用新型涉及图像数据处理【技术领域】，具体涉及一种基于空间并行处理的小型化图像压缩电路板。
【背景技术】
[0002]依据某项目产品开发背景，需要在结构空间有限，功耗要求较低的条件下完成超大面阵图像的快速压缩功能。由于是超大面阵图像的压缩，该类型的电路板一般采用强力的CPU或DSP进行处理并另外增加FPGA或CPLD进行时序接口。该类型电路板的典型连接关系见图1，为实现超大面阵图像压缩功能，除处理器之外还需要同步动态存储器、闪存、接口电路等外设接口芯片。该类型的电路板往往芯片数量多，尺寸结构复杂，功耗较高，电路板的可扩展性和可靠性不高。
【发明内容】
[0003]本实用新型的目的是解决现有技术的电路板芯片数量多、结构复杂、功耗较高的问题，提供一种基于空间并行处理的小型化图像压缩电路板。
[0004]本发明是这样实现的:
[0005]一种基于空间并行处理的小型化图像压缩电路板，包括智能处理芯片、电源模块和接口模块，它包括图像压缩芯片；其中，智能处理芯片分别与图像压缩芯片、电源模块和接口模块连接，图像压缩芯片还与电源模块连接，接口模块还与电源模块连接。
[0006]如上所述的智能处理芯片采用FPGA电路配合EEPROM实现，其中，FPGA电路采用EP3C120F780 器件。
[0007]如上所述的图像压缩芯片采用4片ADV212实现。
[0008]如上所述的接口模块采用DS90CR286和MAX3490实现。
[0009]如上所述的电源模块采用PTN78060和PTN05000实现。
[0010]本实用新型的有益效果是:
[0011]本实用新型采用智能处理芯片配合图像压缩芯片，集成智能处理芯片的数据处理功能和图像压缩芯片的图像压缩功能，构建了基于空间并行处理的小型化图像压缩电路板，相比现有的其他同样功能的图像压缩电路板，具有超大面阵图像压缩能力、结构尺寸小、功耗低、可靠性高、可扩展性强、生产成本低等特点。
【专利附图】
【附图说明】
[0012]图1是现有技术中图像压缩电路板的连接图；
[0013]图2是本实用新型的一种基于空间并行处理的小型化图像压缩电路板的结构原理图；
[0014]图3是本实用新型的一种基于空间并行处理的小型化图像压缩电路板的电路连接图。【具体实施方式】
[0015]下面结合附图和具体实施例对本实用新型的一种基于空间并行处理的小型化图像压缩电路板进行详细描述:
[0016]如图2、3所示，一种基于空间并行处理的小型化图像压缩电路板，包括智能处理芯片、图像压缩芯片、电源模块和接口模块。其中智能处理芯片分别与图像压缩芯片、电源模块和接口模块连接，它接收接口模块发送来的外部控制指令和图像数据，对数据进行空间分块，然后将其发送给图像压缩芯片；它接收来自图像压缩芯片的图像压缩流码，对图像数据进行空间并行处理，完成超大面阵图像的快速压缩，然后将压缩得到的图像数据发送给接口模块。在本实施例中，智能处理芯片采用FPGA电路配合EEPROM实现，其中，FPGA电路采用EP3C120F780器件，EEPROM用于保存FPGA的程序，并在电路板加电后自动加载FPGA，使FPGA能够处于工作状态。此处的FPGA的程序根据智能处理芯片实现的功能采用现有技术实现。对数据进行空间分块和将图像压缩流码进行空间并行处理均可采用现有技术实现。
[0017]图像压缩芯片还与电源模块连接，它接收来自智能处理芯片的图像数据，对其进行压缩处理，然后向智能处理芯片输出图像压缩流码。在本实施例中，图像压缩芯片采用4片ADV212实现；ADV212的数量根据需要压缩的超大面阵图像的大小确定。
[0018]接口模块还与电源模块连接，它接收来自外部控制指令和图像数据，然后将其转发给智能处理芯片，它还将来自智能处理芯片的图像数据发送给外部。在本实施例中，接口模块采用用于接收Camera Link协议的DS90CR286器件和用于接收422协议的MAX3490器件共同实现。
[0019]电源模块为智能处理芯片、图像压缩芯片和接口模块供电。在本实施例中，电源模块采用PTN78060芯片和PTN05000芯片共同实现。
[0020]本实用新型采用智能处理芯片配合图像压缩芯片，集成智能处理芯片的数据处理功能和图像压缩芯片的图像压缩功能，构建了基于空间并行处理的小型化图像压缩电路板，相比现有的其他同样功能的图像压缩电路板，具有超大面阵图像压缩能力、结构尺寸小、功耗低、可靠性高、可扩展性强、生产成本低等特点。
【权利要求】
1.一种基于空间并行处理的小型化图像压缩电路板，包括智能处理芯片、电源模块和接口模块，其特征在于:它包括图像压缩芯片；其中，智能处理芯片分别与图像压缩芯片、电源模块和接口模块连接，图像压缩芯片还与电源模块连接，接口模块还与电源模块连接。
2.根据权利要求1所述的一种基于空间并行处理的小型化图像压缩电路板，其特征在于:所述的智能处理芯片采用FPGA电路配合EEPROM实现，其中，FPGA电路采用EP3C120F780 器件。
3.根据权利要求1所述的一种基于空间并行处理的小型化图像压缩电路板，其特征在于:所述的图像压缩芯片采用4片ADV212实现。
4.根据权利要求1所述的一种基于空间并行处理的小型化图像压缩电路板，其特征在于:所述的接口模块采用DS90CR286和MAX3490实现。
5.根据权利要求1所述的一种基于空间并行处理的小型化图像压缩电路板，其特征在于:所述的电源模块采用PTN78060和PTN05000实现。
【文档编号】H04N19/42GK203574793SQ201320684739
【公开日】2014年4月30日 申请日期:2013年10月31日 优先权日:2013年10月31日
【发明者】朱元元, 刘成国, 韩一帜 申请人:北京航天长征飞行器研究所, 中国运载火箭技术研究院