宽频带信号发生器的制造方法
【专利摘要】本实用新型为宽频带信号发生器，解决信号发生器频率范围窄，精度差，步进大的问题。FPGA芯片（1）分别与存储器（2）、MCU控制器（3）、DDS数字频率合成器（4）、DDS数字频率合成器（5）连接，DDS数字频率合成器（4）与串联的放大器（6）、混频器（7）、放大器（9）、混频器（10）、LC带通滤波器（12）、混频器（13）、放大器（14）、数控衰减器（15）、放大器（16）、数控衰减器（17）连接，频率合成器（8）与混频器（10）连接，频率合成器（11）与混频器（13）连接，MCU控制器（3）与混频器（7）连接，DDS数字频率合成器（5）与串联的放大器（18）、混频器（19）、放大器（21）、混频器（22）、LC带通滤波器（24）、混频器（25）、放大器（26）、数控衰减器（27）、放大器（28）、数控衰减器（29）连接，MCU控制器（3）与混频器（19）连接，频率合成器（20）与混频器（22）连接，频率合成器（23）与混频器（25）连接。
【专利说明】宽频带信号发生器
[0001]【技术领域】:
[0002]与无线通信、电子设备、电子对抗、干扰领域的信号发生器有关。
[0003]【背景技术】:
[0004]目前市场上的产品技术陈旧，频率范围窄，精度差，步进大，功能少等缺陷，生产效率低，不能满足现有电子对抗、干扰领域要求等。
[0005]实用新型内容:
[0006]本实用新型的目的是提供一种在一特定的频率范围内的具有频率步进细、精度高、调制模式多、可控方式多、工作温度范围宽、稳定性好的宽频带信号发生器。
[0007]本实用新型是这样实现的:
[0008]FPGA芯片I分别与存储器2、MCU控制器3、第一 DDS数字频率合成器4、第二 DDS数字频率合成器5连接，第一 DDS数字频率合成器4与依次串联的第一放大器6、第一混频器7、第二放大器9、第二混频器10、第一 LC带通滤波器12、第三混频器13、第三放大器14、第一数控衰减器15、第四放大器16、第二数控衰减器17连接，第一频率合成器8与第二混频器10连接，第二频率合成器11与第三混频器13连接，MCU控制器3与第一混频器7连接，第二 DDS数字频率合成器5与依次串联的第五放大器18、第四混频器19、第六放大器21、第五混频器22、第二 LC带通滤波器24、第六混频器25、第七放大器26、第三数控衰减器27、第八放大器28、第四数控衰减器29连接，MCU控制器3与第四混频器19连接，第三频率合成器20与第五混频器22连接，第四频率合成器23与第六混频器25连接。
[0009]本实用新型主要由带内外调制模式的中频处理部分、上下变频部分、本振部分、通信控制部分等四部分组成。中频处理部分完成将各种模式调制信号调制为中心频率:255?285 MHz (30 MHz频段内任意256个频点跳频)，送到变频部分后与本振部分经过两次变频后分1000MHz?1800MHz、1800MHz?3000MHz两频段输出。
[0010]本实用新型是通信系统中电子对抗、干扰领域的重要组成部分，为在电子对抗、干扰领域中的一种在较宽的特定频率范围内(IGHz — 3GHz)具有频率步进细、精度高、调制模式多、功能多、工作温度范围宽、稳定性好的宽频带信号发生器，同时本实用新型生产效率高利于批量生产。经过多次试验得出本宽频带信号发生器稳定可靠，易于生产，有很好的市场前景。
[0011]【专利附图】
【附图说明】:
[0012]图1为本实用新型电路图。
[0013]【具体实施方式】:
[0014]FPGA芯片I分别与存储器2、MCU控制器3、第一 DDS数字频率合成器4、第二 DDS数字频率合成器5连接，第一 DDS数字频率合成器4与依次串联的第一放大器6、第一混频器7、第二放大器9、第二混频器10、第一 LC带通滤波器12、第三混频器13、第三放大器14、第一数控衰减器15、第四放大器16、第二数控衰减器17连接，第一频率合成器8与第二混频器10连接，第二频率合成器11与第三混频器13连接，MCU控制器3与第一混频器7连接，第二 DDS数字频率合成器5与依次串联的第五放大器18、第四混频器19、第六放大器21、第五混频器22、第二 LC带通滤波器24、第六混频器25、第七放大器26、第三数控衰减器27、第八放大器28、第四数控衰减器29连接，MCU控制器3与第四混频器19连接，第三频率合成器20与第五混频器22连接，第四频率合成器23与第六混频器25连接。
[0015]本宽频带信号发生器需要1000MHz?1800MHz，1800MHz?3000MHz两频段是独立的信号源，可以同时输出和分别输出。这就需要将DDS频率合成、可变本振、上下变频、功率控制及射频通道的幅度校准等电路设计两套，才能分别满足两个独立频段输出要求。
[0016]本实用新型采用了性能更优异的14bit_DDS_AD9910BSVZ — TQFP100 (内部工作频率达1GSPS)，实现频率合成和调制功能。AD9910的最大功耗为850mW，与AD9858相比，在信噪比和功耗指标上都有很大优势。由于需要两频段同时输出，所以需要两片DDS_AD9910。
[0017]MCU处理器采用一片C8051F015 — TQFP645单片机，通过SPI串口实现与上位机的通讯，采用其内部的10bit_AD通道，对外部音频信号进行采样，处理后经内部双通道12bit_DA转换输出，实现AM、FM调制。单片机外挂一片EEPR0M_AT24C256，用于保存校准值。另外，单片机还实现对点频PLLl的控制。
[0018]采用一片FPGA_ XC3S400— 4TQ144I，与单片机进行数据交换，实现对DDS、PLL2、PLL3、通道校准及功率衰减等控制。VCO的选用:PLL1采用HMC390LP4E(3.55?3.9GHz ；VCC+3V:0 ?10V) ；PLL2 采用 UMZ—T2—227—016 (4.9 ?5.9GHz ；VCC+5V:0 ?IIV) ；PLL3采用 UMZ—T2—1062—016(5.4 ?6.95GHz ；VCC+12V:0.5 ?13.8V)。
[0019]两路射频通道分别采用一片电调滤波器HMC890 (I?2GHz)和HMC891 (2?
3.9GHz)，以滤除杂散和谐波，由FPGA通过一片双通道高速DA转换器(MAX5182BEEI)进行控制。
[0020]器件说明:
[0021]I: FPGA 芯片 XC3S400、2:存储器 AT24C256、3: MCU 控制器 C8051F015、4:DDS数字频率合成器AD9910、5:DDS数字频率合成器AD9910、6:放大器EAR—8、7:混频器MCA —35、8:频率合成器ADF4106、9:放大器EAR— 8、10:混频器MCA — 35、11:频率合成器ADF4106、12:LC带通滤波器、13:混频器MCA — 35、14:放大器AG604U5:数控衰减器HMC472U6:放大器AG604、17:数控衰减器HMC539、18:放大器EAR— 8、19:混频器MCA — 35、20:频率合成器ADF4106、21:放大器EAR— 8、22:混频器MCA — 35、23:频率合成器ADF4106、24:LC带通滤波器、25:混频器MCA—35、26:放大器AG604、27:数控衰减器HMC472、28:放大器AG604、29:数控衰减器HMC539。
[0022]原理说明:
[0023]如图1所示，数字部分主要由3—MCU处理器、I一FPGA芯片、4一DDS芯片、5—DDS芯片及2—EEPROM芯片等组成。MCU通过串行SPI接口与外部控制器通讯，接收跳频、调制等控制命令。MCU内部AD转换器采集外部输入的音频调制信号，经处理后经内部DA转换器输出，再与DDS输出的270± 15MHz中频信号进行调制，实现外部AM调制。
[0024]MCU还可以自行产生IKHz的正弦波数据信号，经内部DA转换后输出模拟正弦波信号，再与DDS输出的中频信号进行调制，实现内部AM调制。
[0025]FPGA用于接收MCU处理器经过预处理的控制数据，控制DDS实现快速跳频及FSK、WFM、NFM、BPSK、QPSK 等各种调制。
[0026]由I一FPGA控制4一DDS芯片产生相应的频率信号经6—放大器EAR — 8放大与3—MCU处理器产生的信号在7—混频器MCA — 35中进行混频产生一个有用频率信号；再通过9一放大器EAR — 8放大与8—频率合成器ADF4106的频率信号在10—混频器MCA — 35进行合成一个频率通过12 — LC带通滤波器滤波滤除不需要的频率信号；与11 一频率合成器ADF4106的频率信号在13—混频器MCA — 35产生一个频率信号通过14一放大器放大滤波后经15—数控衰减器HMC472条件增益的平坦度；然后信号再经16—放大器放大最后经17—数控衰减器控制相应增益和滤波输出射频信号。
[0027]另外一路射频信号的产生同上:由I一FPGA控制5 — DDS芯片产生相应的频率信号经18—放大器EAR — 8放大与3—MCU处理器产生的信号在19一混频器MCA — 35中进行混频产生一个有用频率信号；再通过21—放大器EAR — 8放大与20—频率合成器ADF4106的频率信号在22—混频器MCA — 35进行合成一个频率通过24 — LC带通滤波器滤波滤除不需要的频率信号；与23—频率合成器ADF4106的频率信号在25—混频器MCA — 35产生一个频率信号通过26—放大器放大滤波后经27—数控衰减器HMC472条件增益的平坦度；然后信号再经28—放大器放大最后经29—数控衰减器控制相应增益和滤波输出射频信号。
[0028]通过两路射频信号的输出可以覆盖更广的频率范围；通过此电路和15、17、27、29等数控衰减器的配合阔以很好的调节发射机的增益平坦度和发射功率。
【权利要求】
1.宽频带信号发生器，其特征在于FPGA芯片(I)分别与存储器(2)、MCU控制器(3)、第一 DDS数字频率合成器(4)、第二 DDS数字频率合成器(5)连接，第一 DDS数字频率合成器(4)与依次串联的第一放大器(6)、第一混频器(7)、第二放大器(9)、第二混频器(10)、第一LC带通滤波器(12)、第三混频器(13)、第三放大器(14)、第一数控衰减器(15)、第四放大器(16)、第二数控衰减器(17)连接，第一频率合成器(8)与第二混频器(10)连接，第二频率合成器(11)与第三混频器(13)连接，MCU控制器(3)与第一混频器(7)连接，第二 DDS数字频率合成器(5)与依次串联的第五放大器(18)、第四混频器(19)、第六放大器(21)、第五混频器(22)、第二 LC带通滤波器(24)、第六混频器(25)、第七放大器(26)、第三数控衰减器(27)、第八放大器(28)、第四数控衰减器(29)连接，MCU控制器(3)与第四混频器(19)连接，第三频率合成器(20 )与第五混频器(22 )连接，第四频率合成器(23 )与第六混频器(25 )连接。
【文档编号】H04B1/7163GK203691396SQ201320761176
【公开日】2014年7月2日 申请日期:2013年11月28日 优先权日:2013年11月28日
【发明者】夏长春, 陈波, 徐克兴 申请人:成都九洲迪飞科技有限责任公司