一拖多个成像传感器同步成像的一体化相机电路的制作方法
【专利摘要】本实用新型公开了一拖多个成像传感器同步成像的一体化相机电路，包括一体化相机模块、视频传输模块、显示模块，所述一体化相机模块接收成像传感模块所采集的图像信号，触发所述一体化相机模块中的晶体振荡器产生时钟信号，经门控电路分别产生与所述成像传感模块的时钟信号，所述成像传感模块产生同步信号和图像数据，同时，所述一体化相机模块中的通信总线控制器产生通信时钟信号和数据信号与所述成像传感模块通信，该电路能够有效地对两个成像传感器或四个成像传感器进行统一控制，并实现了通过一个视频接口同步传输视频的功能。
【专利说明】一拖多个成像传感器同步成像的一体化相机电路
【技术领域】
[0001]本实用新型涉及视频成像、视频监控、全景全向成像及相机等【技术领域】，尤其涉及一种一拖多个成像传感器同步成像的一体化相机电路。
技术背景
[0002]在双目立体视觉测量、三维成像、全景视频监控等应用中，采用多成像传感器多方位同时拍摄场景目标物或全景同步监视很关键，传统的双目相机或四目相机视频传输均采用各自独立的摄像机和独立的视频传输接口与传输通道，增加了后级模块对多路视频同步采集和数据传输的复杂性，同时难以满足微小型化的需求，因此寻求一种能够满足微小型化的多成像传感器视频同步成像和单传输通道(如电缆)的一体化相机电路技术具有非常重要的意义。
【发明内容】
[0003]针对现有技术中存在的技术问题，本实用新型提供了一种一拖多个成像传感器同步成像的一体化相机电路，该电路能够有效地对两个成像传感器或四个成像传感器进行统一控制，并实现了通过一个视频接口同步传输视频的功能。
[0004]为了解决现有技术中存在的技术问题，本实用新型采用如下技术方案:
[0005]一拖两个或四个成像传感器同步成像的一体化相机电路，包括一体化相机模块、视频传输模块、显示模块，所述一体化相机模块接收成像传感模块所采集的图像信号，触发所述一体化相机模块中的晶体振荡器产生时钟信号，经门控电路分别产生与所述成像传感模块的时钟信号，所述成像传感模块产生同步信号和图像数据，同时，所述一体化相机模块中的通信总线控制器产生通信时钟信号和数据信号与所述成像传感模块通信，其中所述通信数据信号分别对所述成像传感模块的内部寄存器进行读写操作，并将所述成像传感模块的图像数据统一成相同的图像输出帧率；所述一体化相机模块中的数据存储器设备接收所述成像传感模块的图像并编码为相应图像信号，
[0006]所述视频传输模块中时序生成器生成时序信号并分别从成像传感模块读出不同帧图像信号，所述视频传输模块中视频编码器接收所述时序生成器生成的不同帧图像信号并编码为相应帧的视频信号；所述视频传输模块中的视频接口通过视频传输通道输出不同帧视频信号，
[0007]所述显示模块中的显示接口接收所述视频通道输出的视频信号并通过显示设备显示所述成像传感器模块所采集的图像。
[0008]所述成像传感器模块包括两个或四个成像传感器。
[0009]所述通信总线控制器可以采用I2C总线或SCCB总线。
[0010]所述数据存储器可以采用随机存储器、静态随机存储器、动态随机存储器或同步动态随机存储器数字存储器。
[0011]所述一体化相机模块接收第一成像传感器和第二成像传感器所采集的图像信号，触发所述一体化相机模块中的晶体振荡器产生时钟信号，经门控电路分别产生第一成像传感器与第二成像传感器的时钟信号，第一成像传感器与第二成像传感器产生第一成像传感器与第二成像传感器同步信号和图像数据，同时，所述一体化相机模块中的通信总线控制器产生通信时钟信号和数据信号与第一成像传感器和第二成像传感器通信，其中通信数据信号分别对第一成像传感器和第二成像传感器的内部寄存器进行读写操作，并将第一成像传感器和第二成像传感器图像数据统一成相同的图像输出帧率；所述一体化相机模块中的第一数据存储器接收第一成像传感器的图像并编码为奇数帧图像信号，所述一体化相机模块中的第二数据存储器接收第二成像传感器的图像并编码为偶数帧图像信号，
[0012]所述视频传输模块中时序生成器生成时序信号并分别从第一数据存储器和第二数据存储器读出奇数帧图像信号和偶数帧图像信号，所述视频传输模块中视频编码器接收所述时序生成器生成的奇数帧图像信号和偶数帧图像信号并编码为奇数帧视频信号和偶数帧视频信号；所述视频传输模块中的视频接口通过视频传输通道输出奇数帧视频信号和偶数帧视频信号，
[0013]所述显示模块中的显示接口接收所述视频通道输出的视频信号并通过显示设备显示第一成像传感器或第二成像传感器所采集的图像。
[0014]当所述时序生成器的时序信号为第奇数个周期，从所述视频接口输出第一数据存储器中的奇数帧图像信号，并且所述第二成像传感器的图像数据存储在第二数据存储器上，当所述时序生成器的时序信号为第偶数个周期，从所述视频接口输出第二数据存储器中的偶数帧图像信号，并且所述第一成像传感器的图像数据存储在第一数据存储器上。 [0015]所述一体化相机模块接收第一成像传感器、第二成像传感器、第三成像传感器和第四成像传感器所采集图像信号，触发所述一体化相机模块中的晶体振荡器产生时钟信号，经门控电路分别产生到第一成像传感器、第二成像传感器、第三成像传感器和第四成像传感器的时钟信号，第一成像传感器、第二成像传感器、第三成像传感器和第四成像传感器产生第一成像传感器、第二成像传感器、第三成像传感器和第四成像传感器的行同步行信号、场同步信号和图像数据，同时，所述一体化相机模块中的通信总线控制器产生通信时钟信号和数据信号与第一成像传感器、第二成像传感器、第三成像传感器和第四成像传感器通信，其中通信数据信号分别对第一成像传感器、第二成像传感器、第三成像传感器和第四成像传感器的内部寄存器进行读写操作，并将第一成像传感器101、第二成像传感器201、第三成像传感器和第四成像传感器的图像数据统一成相同的图像输出帧率；所述一体化相机模块中的数据存储器接收第一成像传感器图像数据帧并编码为第4N+1帧图像信号(N=0、l、2、3……)，所述一体化相机模块中的第二数据存储器接收第二成像传感器图像数
据帧并编码为第4N+2帧图像信号(N=0、l、2、3......),所述一体化相机模块中的第三数据数
据存储器接收第三成像传感器图像数据帧并编码为第4N+3帧图像信号(N=0、l、2、3……)，所述一体化相机模块中的第四数据存储器接收第四成像传感器图像数据帧并编码为第4N+4帧图像信号(N=0、l、2、3……)，
[0016]所述视频传输模块中时序生成器生成时序信号并分别从第一数据存储器、第二数据存储器、第三数据数据存储器和第四数据数据存储器读出连续的第4N+1帧、第4N+2帧、第4N+3帧以及第4N+4帧图像信号(N=0、l、2、3……)，所述视频传输模块中视频编码器接收所述时序生成器生成的第4N+1帧、第4N+2帧、第4N+3帧以及第4N+4帧图像信号并编码为第4N+1帧、第4N+2帧、第4N+3帧以及第4N+4帧视频信号(N=0、l、2、3……);所述视频传输模块中的视频接口通过视频传输通道输出连续的第4N+1帧、第4N+2帧、第4N+3帧以及第4N+4帧图像信号(N=0、l、2、3……)组成的奇数帧视频信号和偶数帧视频信号，
[0017]所述显示模块中的显示接口接收所述视频通道输出的视频信号并通过显示设备显示第一成像传感器或第二成像传感器或第三成像传感器或第四成像传感器所采集的图像。
[0018]当所述时序生成器的时序信号为第4N+1周期(N=0、l、2、3……)，从所述视频接口输出第一数据存储器中图像信号，并且所述第二成像传感器的图像数据存储在第二数据存储器上，当所述时序生成器的时序信号为第4N+2周期(N=0、l、2、3……)，从所述视频接口输出第二数据存储器中图像信号，并且所述第三成像传感器的图像数据存储在第三数据存储器上，当所述时序生成器的时序信号为第4N+3周期(N=0、l、2、3……)，从所述视频接口输出第三数据存储器中图像信号，并且所述第四成像传感器101的图像数据存储在第四数据存储器上，当所述时序生成器的时序信号为第4N+4周期(N=0、l、2、3……)，从所述视频接口输出第四数据存储器中图像信号，并且所述第一成像传感器的图像数据存储在第一数据存储器上。
[0019]本实用新型的特点和有益效果是:(1)采用一个视频接口，同时传输两个或四个成像传感器的视频，有利于简化视频通讯物理通道和视频采集的统一控制；(2) —套相机电路同时支持两个或四个成像传感器同步成像工作，提高效率，降低成本，减小了多相机集成体积；(3)同一 片数据存储器作为图像缓存和视频显示缓存的设计避免了数据存储器的重复设计，进一步简化了模块结构，有利于实现模块微小型化。
【专利附图】
【附图说明】
[0020]图1是本实用新型中一拖两个成像传感器同步成像一体化相机电路设计图。
[0021]图2是本实用新型中一拖两个成像传感器同步成像一体化相机电路结构示意图。
[0022]图3是本实用新型中一拖四个成像传感器同步成像一体化相机电路设计图。
[0023]图4是本实用新型中一拖四个成像传感器同步成像一体化相机电路结构示意图。
【具体实施方式】
[0024]下面结合附图对本实用新型进一步说明。
[0025]如图1和图2所示，本实用新型提供一种一拖两个成像传感器同步成像的一体化相机电路，包括一体化相机模块201、视频传输模块301、显不模块401,所述一体化相机模块201接收成像传感模块101中第一成像传感器102和第二成像传感器103的所采集图像信号，触发所述一体化相机模块201中的晶体振荡器202产生时钟信号，经门控电路203分别产生第一成像传感器102与第二成像传感器103的时钟信号,第一成像传感器102与第二成像传感器103产生第一成像传感器102与第二成像传感器103行同步行信号、场同步信号和图像数据。所述第一成像传感器102或第二成像传感器103为CMOS传感器。所述第一成像传感器101或第二成像传感器102为CCD传感器。
[0026]同时，所述一体化相机模块201中的通信总线控制器208产生通信时钟信号和数据信号与第一成像传感器102和第二成像传感器103通信，其中通信数据信号分别对第一成像传感器102和第二成像传感器103的内部寄存器行读写操作，并将第一成像传感器102和第二成像传感器103图像数据统一成相同的图像输出帧率；所述一体化相机模块201中的第一数据存储器204接收第一成像传感器102图像数据帧并编码为奇数帧图像信号，所述一体化相机模块201中的第二数据存储器205接收第二成像传感器103图像数据帧并编码为偶数帧图像信号。
[0027]本装置中，所述通信总线控制器208可以采用I2C总线或SCCB总线。
[0028]本装置中，所述数据存储器可以采用随机存储器、静态随机存储器、动态随机存储器或同步动态随机存储器数字存储器。
[0029]所述视频传输模块301中时序生成器302生成时序信号并分别从第一数据存储器204和第二数据存储器205读出奇数帧图像信号和偶数帧图像信号，所述视频传输模块301中视频编码器303接收所述时序生成器302生成的奇数帧图像信号和偶数帧图像信号并编码为奇数帧视频信号和偶数帧视频信号；所述视频传输模块301中的视频接口 304通过视频传输通道输出奇数帧视频信号和偶数帧视频信号。
[0030]当所述时序生成器302的时序信号为第奇数个周期，从所述视频接口 304输出第一数据存储器204中奇数帧图像信号，并且所述第二成像传感器103的图像数据存储在第二数据存储器205上，当所述时序生成器302的时序信号为第偶数个周期，从所述视频接口304输出第二数据存储器205中偶数帧图像信号，并且所述第一成像传感器102的图像数据存储在第一数据存储器204上。所述视频接口 304为有线视频接口或无线视频接口。所述视频通道为电缆或无线通道。
[0031]所述显示模块401中的显示接口 402接收所述视频通道输出的奇数帧视频信号和偶数帧视频信号并通过显示设备403显示第一成像传感器102或第二成像传感器103所采集的图像。
[0032]如图3和图4所示，本实用新型提供一种一拖四个成像传感器同步成像的一体化相机电路，包括一体化相机模块201、视频传输模块301、显不模块401,所述一体化相机模块301接收成像传感模块101中第一成像传感器102、第二成像传感器103、第三成像传感器104和第四成像传感器105所采集图像信号，触发所述一体化相机模块201中的晶体振荡器202产生时钟信号，经门控电路203分别产生第一成像传感器102、第二成像传感器103、第三成像传感器104和第四成像传感器105的时钟信号,第一成像传感器102、第二成像传感器103、第三成像传感器104和第四成像传感器105产生第一成像传感器102、第二成像传感器103、第三成像传感器104和第四成像传感器105的行同步行信号、场同步信号和图像数据。所述第一成像传感器102或第二成像传感器103或第三成像传感器104或第四成像传感器105为CMOS传感器。所述第一成像传感器102或第二成像传感器103或第三成像传感器104或第四成像传感器105为CXD传感器。
[0033]同时，所述一体化相机模块201中的通信总线控制器208产生通信时钟信号和数据信号与第一成像传感器102、第二成像传感器103、第三成像传感器104和第四成像传感器105通信，其中通信数据信号分别对第一成像传感器102、第二成像传感器103、第三成像传感器104和第四成像传感器105的内部寄存器进行读写操作，并将第一成像传感器102、第二成像传感器103、第三成像传感器104和第四成像传感器105的图像数据统一成相同的图像输出巾贞率；所述一体化相机模块201中的第一数据存储器204接收第一成像传感器102图像数据帧并编码为第4N+1帧图像信号(N=O、1、2、3......)，所述一体化相机模块201中
的第二数据存储器205接收第二成像传感器103图像数据帧并编码为第4N+2帧图像信号(N=0、l、2、3……)，所述一体化相机模块201中的第三数据存储器206接收第三成像传感器
104图像数据帧并编码为第4N+3帧图像信号(N=0、l、2、3......),所述一体化相机模块201中
的第四数据存储器207接收第四成像传感器105图像数据帧并编码为第4N+4帧图像信号(N=0、l、2、3……)。所述通信总线控制器208可以采用I2C总线或SCCB总线。
[0034]所述视频传输模块301中时序生成器302生成时序信号并分别从第一随机数据存储器204、第二数据存储器205、第三数据存储器206和第四数据存储器207读出连续的第4N+1帧、第4N+2帧、第4N+3帧以及第4N+4帧图像信号(N=0、1、2、3……)，所述视频传输模块301中视频编码器303接收所述时序生成器302生成的第4N+1帧、第4N+2帧、第4N+3帧以及第4N+4帧图像信号并编码为第4N+1帧、第4N+2帧、第4N+3帧以及第4N+4帧视频信号(N=0、l、2、3……);所述视频传输模块401中的视频接口 304通过视频传输通道输出连续的第4N+1帧、第4N+2帧、第4N+3帧以及第4N+4帧图像信号(N=0、1、2、3……)组成的视频信号。
[0035]当所述时序生成器302的时序信号为第4N+1周期(N=0、l、2、3......),从所述视频
接口 304输出第一数据存储器中204图像信号，并且所述第二成像传感器103的图像数据存储在第二数据存储器205上，当所述时序生成器302的时序信号为第4N+2周期(N=0、1、
2、3……)，从所述视 频接口 304输出第二数据存储器205中图像信号，并且所述第三成像传感器104的图像数据存储在第三数据存储器206上，当所述时序生成器302的时序信号为第4N+3周期(N=0、l、2、3……)，从所述视频接口 304输出第三数据存储器206中图像信号，并且所述第四成像传感器105的图像数据存储在第四数据存储器207上，当所述时序生成器302的时序信号为第4N+4周期(N=0、l、2、3……)，从所述视频接口 304输出第四数据存储器207中图像信号，并且所述第一成像传感器102的图像数据存储在第一数据存储器204上。所述视频接口 304为有线视频接口或无线视频接口。所述视频通道为电缆或无线通道。
[0036]所述显示模块401中的显示接口 402接收所述视频通道输出的视频信号并通过显示设备403显示第一成像传感器102或第二成像传感器103或第三成像传感器104或第四成像传感器105所采集的图像。
[0037]以上参照附图和实施例，对本实用新型进行了示意性描述，该描述没有限制性。本领域的普通技术人员应能理解，在实际应用中，本实用新型中各部件的设置方式均可能发生某些改变，而其他人员在其启示下也可能做出相似设计。需要指出的是，只要不脱离本实用新型的设计宗旨，所有显而易见的改变及其相似设计，均包含在本实用新型的保护范围之内。
【权利要求】
1.一拖多个成像传感器同步成像的一体化相机电路，包括一体化相机模块、视频传输模块、显示模块，其特征在于， 所述一体化相机模块接收成像传感器模块所采集的图像信号，触发所述一体化相机模块中的晶体振荡器产生时钟信号，经门控电路产生与所述成像传感器模块的时钟信号，所述成像传感器模块产生同步信号和图像数据，同时，所述一体化相机模块中的通信总线控制器产生通信时钟信号和数据信号与所述成像传感器模块通信，其中所述通信数据信号分别对所述成像传感器模块的内部寄存器进行读写操作，并将所述成像传感器模块的图像数据统一成相同的图像输出帧率；所述一体化相机模块中的数据存储器设备接收所述成像传感模块的图像并编码为相应图像信号， 所述视频传输模块中时序生成器生成时序信号并分别成像传感模块读出不同帧图像信号，所述视频传输模块中视频编码器接收所述时序生成器生成的不同帧图像信号并编码为相应帧视频信号；所述视频传输模块中的视频接口通过视频传输通道输出不同帧视频信号， 所述显示模块中的显示接口接收所述视频通道输出的不同帧视频信号并通过显示设备显示所述成像传感模块所采集的图像。
2.根据权利要求1所述一拖多个成像传感器同步成像的一体化相机电路,其特征在于，所述成像传感器模块包括两个或四个成像传感器。
3.根据权利要求1所述一拖多个成像传感器同步成像的一体化相机电路,其特征在于，所述通信总线控制器可以采用I2C总线或SCCB总线。
4.根据权利要求1所述一拖多个成像传感器同步成像的一体化相机电路,其特征在于，所述数据存储器可以采用随机存储器、静态随机存储器、动态随机存储器或同步动态随机存储器数字存储器。
5.根据权利要求2所述一拖多个成像传感器同步成像的一体化相机电路，其特征在于，所述一体化相机模块接收第一成像传感器和第二成像传感器的所采集图像信号，触发所述一体化相机模块中的晶体振荡器产生时钟信号，经门控电路分别产生第一成像传感器与第二传感器的时钟信号，第一成像传感器与第二传感器产生第一成像传感器与第二传感器同步信号和图像数据，同时，所述一体化相机模块中的通信总线控制器产生通信时钟信号和数据信号与第一成像传感器和第二成像传感器通信，其中通信数据信号分别对第一成像传感器和第二成像传感器的内部寄存器进行读写操作，并将第一成像传感器和第二成像传感器图像数据统一成相同的图像输出帧率；所述一体化相机模块中的第一存储器接收第一成像传感器的图像并编码为奇数帧图像信号，所述一体化相机模块中的第二存储器接收第二成像传感器的图像并编码为偶数帧图像信号， 所述视频传输模块中时序生成器生成时序信号并分别从第一数据存储器和第二数据存储器读出奇数帧图像信号和偶数帧图像信号，所述视频传输模块中视频编码器接收所述时序生成器生成奇数帧图像信号和偶数帧图像信号并编码为奇数帧视频信号和偶数帧视频信号；所述视频传输模块中的视频接口通过视频传输通道输出奇数帧视频信号和偶数帧视频信号， 所述显示模块中的显示接口接收所述视频通道输出的视频信号并通过显示设备显示第一成像传感器或第二成像传感器所采集的图像。
6.根据权利要求5所述一拖多个成像传感器同步成像的一体化相机电路，其特征在于，当所述时序生成器的时序信号为第奇数个周期，从所述视频接口输出第一存储器中奇数帧图像信号，并且所述第二成像传感器的图像数据存储在第二数据存储器上，当所述时序生成器的时序信号为第偶数个周期，从所述视频接口输出第二数据存储器中偶数帧图像信号，并且所述第一成像传感器的图像数据存储在第一数据存储器上。
7.根据权利要求2所述一拖多个成像传感器同步成像的一体化相机电路，其特征在于，所述一体化相机模块接收第一成像传感器、第二成像传感器、第三成像传感器和第四成像传感器所采集图像信号，触发所述一体化相机模块中的晶体振荡器产生时钟信号，经门控电路分别产生第一成像传感器、第二成像传感器、第三成像传感器和第四成像传感器的时钟信号，第一成像传感器、第二成像传感器、第三成像传感器和第四成像传感器产生第一成像传感器、第二成像传感器、第三成像传感器和第四成像传感器的行同步行信号、场同步信号和图像数据，同时，所述一体化相机模块中的通信总线控制器产生通信时钟信号和数据信号与第一成像传感器、第二成像传感器、第三成像传感器和第四成像传感器通信，其中通信数据信号分别对第一成像传感器、第二成像传感器、第三成像传感器和第四成像传感器的内部寄存器进行读写操作，并将第一成像传感器1、第二成像传感器、第三成像传感器和第四成像传感器的图像数据统一成相同的图像输出帧率；所述一体化相机模块中的数据存储器接收第一成像传感器图像数据帧并编码为第4N+1帧图像信号(N=0、l、2、3……)，所述一体化相机模块中的第二数据存储器306接收第二成像传感器201图像数据帧并编码为第4N+2帧图像信 号(N=0、l、2、3……)，所述一体化相机模块中的第三数据存储器接收第三成像传感器图像数据帧并编码为第4N+3帧图像信号(N=0、l、2、3……)，所述一体化相机模块中的第四数据存储器接收第四成像传感器图像数据帧并编码为第4N+4帧图像信号(N=0、l、2、3......)， 所述视频传输模块中时序生成器生成时序信号并分别从第一数据存储器、第二数据存储器、第三数据存储器和第四数据存储器读出连续的第4N+1帧、第4N+2帧、第4N+3帧以及第4N+4帧图像信号(N=0、l、2、3……)，所述视频传输模块中视频编码器接收所述时序生成器生成的第4N+1帧、第4N+2帧、第4N+3帧以及第4N+4帧图像信号并编码为第4N+1帧、第4N+2帧、第4N+3帧以及第4N+4帧视频信号(N=0、l、2、3……);所述视频传输模块中的视频接口通过视频传输通道输出连续的第4N+1帧、第4N+2帧、第4N+3帧以及第4N+4帧图像信号(N=0、l、2、3……)组成的奇数帧视频信号和偶数帧视频信号， 所述显示模块中的显示接口接收所述视频通道输出的视频信号并通过显示设备显示第一成像传感器或第二成像传感器或第三成像传感器或第四成像传感器所采集的图像。
8.根据权利要求7所述一拖多个成像传感器同步成像的一体化相机电路，其特征在于，当所述时序生成器的时序信号为第4N+1周期(N=0、l、2、3……)，从所述视频接口输出第一数据存储器中图像信号，并且所述第二成像传感器的图像数据存储在第二数据存储器上，当所述时序生成器的时序信号为第4N+2周期(N=0、l、2、3……)，从所述视频接口输出第二数据存储器中图像信号，并且所述第三成像传感器的图像数据存储在第三数据存储器上，当所述时序生成器的时序信号为第4N+3周期(N=0、l、2、3……)，从所述视频接口输出第三数据存储器中图像信号，并且所述第四成像传感器101的图像数据存储在第四数据存储器上，当所述时序生成器的时序信号为第4N+4周期(N=0、l、2、3……)，从所述视频接口输出第四数据存储器中图像信号，并且所述第一成像传感器的图像数据存储在第一数据存储器上 。
【文档编号】H04N5/232GK203722737SQ201320822268
【公开日】2014年7月16日 申请日期:2013年12月11日 优先权日:2013年12月11日
【发明者】王向军, 林琳, 张为 申请人:天津大学