一种应用于nfc接收机的载波消除系统电路的制作方法
【专利摘要】本发明属于电子【技术领域】，具体为一种应用于NFC接收机的载波消除系统的电路。本发明电路包括下混频器、积分器、上混频器和低通滤波器等电路。下混频器电路将载波信号搬移到直流处；积分器电路将此直流信号进行放大并衰减非直流信号；上混频器电路将放大后的直流信号搬移到载波频率处；低通滤波器电路滤除下混频后的上半边带信号，同时对基带信号进行放大，得到有用的基带信号。本发明实现了强载波的消除，从而解决了NFC接收机中的自阻塞问题，提高了NFC接收机的灵敏度。
【专利说明】一种应用于NFC接收机的载波消除系统电路
【技术领域】
[0001]本发明属于电子【技术领域】，具体涉及一种应用于NFC接收机的载波消除系统电路。
【背景技术】
[0002]NFC (Near Field Communicat1n)技术是一种工作频率为 13.56MHz,通信距离一般在10厘米以内的进场无线通信技术，更具体的说，它是一种可以提供移动设备，消费类电子产品，个人电脑和智能控件设备间进行近距离的非接触式识别和互联的无线通信标准。
[0003]图1是一个现有的NFC接收机，此NFC接收机通过一个耦合电容连接到天线，从而获取能量，接收机通过电阻分压网络获取天线上的信号。之所以要用电阻分压连接到天线的原因是因为发射机信号经过功率放大后输出，然后通过匹配网络连接到天线，由于匹配网络阻抗变换的作用，此时天线上的载波信号一般在几十至一百伏特。如此大的电压早已经超出了芯片的安全工作电压范围，因此接收信号必须经过电阻分压后才能连接到接收机的输入端。
[0004]虽然输入电压满足了芯片的安全工作的要求，但是问题出现了，由于电阻分压网络其实是一个衰减网络，其并没有频率选择性，所以当其对天线载波进行衰减的同时，信号也相应被衰减了相同的倍数。可以假设接收机的灵敏度为-80dBm，分压网络衰减40dB以保证最强射频磁场下，输入电压维持在安全电压范围内，那么该接收机能检测到天线上的最小信号就只有_40dBm。如果衰减网络衰减20dBm，那能检测到的最小信号就是_60dBm，若不进行衰减，那就是-80dBm。显然，接收机灵敏度的瓶颈就被分压网络所限制。由于对载波的衰减是必须的，而对信号最好是不要衰减，那能不能设计一个具有频率选择性的衰减网络，只对载波进行衰减而不影响信号呢？加入陷波滤波器是一种解决方案，图2是加入陷波滤波器的NFC接收机，但是芯片外置器件的成本似乎是不能接受的，如果把陷波滤波器做到芯片内部，但是中心频率为13.56MHz的陷波滤波器需要的电感在uH级别，片上集成几乎不可能实现。因此，怎样在芯片内部实现一个具有频率选择性的衰减网络成为提高接收机灵敏度的关键。
[0005]本发明设计了一个可以在芯片内部实现的具有频率选择性的衰减环路系统，完成了电路设计，可以有效解决NFC接收机中的自阻塞问题，从而提高传统NFC接收机的灵敏度。
【发明内容】
[0006]本发明的目的在于提供一种能够提高传统NFC接收机的灵敏度的环路载波消除系统电路。
本发明提供的载波消除系统电路，参见图3，该系统很好的实现了对于载波的抑制，从而解决了 NFC接收机的自阻塞问题。电路包括:I/Q两路下混频器、积分器、上混频器和低通滤波器；其连接关系为:天线与两路下混频器输入端相连，两路下混频器的输出端分别与两路积分器的输入端相连，同时还与后面的两路低通滤波器的输入端相连，两路积分器的输出端与两路上混频器的输入端相连，两路上混频器的输出再反馈到系统的输入端进行相减，从而构成一个闭合的环路。其中:
所述下混频器用于将载波信号及有用信号进行向下的频率搬移，因为输入的信号的载波频率是13.56MHz，通过与13.56MHz的本振进行下混频，可以将载波信号搬移到直流处，这时直流信号的大小就反应了输入载波信号的大小。
[0007]所述低通滤波器用于对下混频之后的上半边带的信号进行滤波，同时对基带信号进行放大，从而得到有用的基带信号。
[0008]所述积分器用于放大直流信号，而衰减别的信号，因为系统所要反馈回去的信号仅仅是载波信号部分，而不希望将有用信号也反馈到输入，经过下混频器之后的信号既有载波信号部分，还有最重要的基带信号，积分器只对代表载波信号强弱的直流信号进行放大，对于基带信号部分则进行衰减，从而实现仅仅对载波信号进行反馈的选频作用。
[0009]所述上混频器用于将积分器放大后的直流信号进行上混频，将直流信号变频到13.56MHz，再将其输出与输入的信号进行相减，从而实现仅仅对于载波信号的衰减。
[0010]本发明中，所述的下混频器，输入端采用伪差分NMOS输入，同时采用了电流复用技术来增大输入跨导，提高转换增益，降低等效输入噪声。输出端采用电阻作为负载，在相同的压降的情况下，可以得到更好的噪声。
[0011]本发明中，所述的积分器采用有源积分器结构，在实现相同的单位增益带宽情况下，面积更小，噪声性能也更好。有源积分器中的跨导放大器采用了两级放大结构，增益平均分配，输出级的差模增益可以通过共模反馈电阻调节。
[0012]本发明中，所述的上混频器输入采用折叠式PMOS差分对管，使得电压裕度得到改盡.口 ，
输出级通过共模反馈将输出直流工作点钳位在Vdd/2以最大化信号的输出摆幅。
[0013]本发明中，所述的低通滤波器使用了 MFB结构的Butterworth 二阶低通滤波器,对无源器件的灵敏度不高，更易实现全差分，其中的运算放大器采用全差分结构，通过共模电阻实现共模反馈。
【专利附图】
【附图说明】
[0014]图1、现有的NFC接收机结构。
[0015]图2、增加陷波滤波器的NFC接收机。
[0016]图3、正交负反馈载波消除接收机框图。
[0017]图4、下混频器电路。
[0018]图5、积分器电路结构。
[0019]图6、积分器中跨导放大器电路。
[0020]图7、上混频器电路。
[0021]图8、低通滤波器电路结构。
[0022]图9、低通滤波器中运放电路。
【具体实施方式】
[0023]下面将结合附图和实施例，对本发明技术方案作进一步描述。对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，依据本发明还可以获得其他附图和其他实施例。这些都属于本发明保护的范围。
[0024]本发明提供的载波消除系统的具体电路，包括下混频器电路，积分器电路，上混频器电路以及低通滤波器电路。其连接关系为:天线与两路下混频器输入端相连，两路下混频器的输出端分别与两路积分器的输入端相连，同时还与后面的两路低通滤波器的输入端相连，两路积分器的输出端与两路上混频器的输入端相连，两路上混频器的输出再反馈到系统的输入端进行相减，从而构成一个闭合的环路。下面将具体说明各个电路模块的具体结构。
[0025]本发明中，下混频器的电路参考图4。射频输入信号加载到输入对管晶体管Ml，M2的栅极，晶体管M3、M4作为辅助输入管，其栅极分别通过对应的电容Cl、C2耦合输入信号；晶体管M5，M6, M7, M8是开关管，其中，晶体管M5、M6的源极分别与输入管M2，M4的漏极相连，晶体管M7、M8的源极分别与输入管M1、M3的漏极相连，晶体管M5、M7的栅极接本振L0，晶体管M6、M8的栅极接本振LO的反向信号；晶体管M5、M8的漏极输出与负载电阻Rl相连，晶体管M6、M7的漏极输出与负载电阻R2相连。因为电源电压为1.2V，考虑到电压裕度，所以射频输入端使用伪差分NMOS对管Ml，M2作为输入，同时采用电流复用技术，将PMOS管M3，M4作为辅助对管，提供额外的电流来增大输入跨导，提高转换增益，降低等效输入噪声。同时，因为流过负载电阻的直流电流减小，压降减小，从而输入端的线性度可以得到改善。在输出端采用电阻作为负载，在相同的压降的情况下，可以得到更好的噪声。
[0026]本发明中，积分器的电路结构参考图5。积分器采用有源结构，在实现相同的单位增益带宽的情况下，面积更小，噪声性能也更好。输入信号Vin通过电阻R3接到跨导放大器的负端输入，电容C5跨接在跨导放大器的正负输入端口间；跨导放大器正输入端口接地；电容C6跨接在跨导放大器的负输入端口与输出端口之间；负载电阻R4与负载电容C7并联接在跨导放大器输出端口与地之间。
[0027]积分器结构及参数确定后，最主要的是跨导放大器的设计，参见图6。差分输入信号接到PMOS管M19、M20的栅端，PMOS管M19、M20的漏极输出分别接到NMOS管M13、M14的栅端，NMOS管M13，M14的漏端接输出；反馈电阻R9、R10串接在输出端口之间，其分压Vqi接到PMOS管M18的栅极；跨导放大器采用两级放大结构，差分输入PMOS管M19、M20提供第一级增益，差分输出NMOS管M13、M14提供第二级增益，增益在两级间平均分配，输出级的差模增益可以通过共模反馈电阻R9、R10进行调节。通过控制反馈电阻R9，RlO的分压比来控制反馈电压V,进而形成负反馈机制，保持输出的共模电压稳定。
[0028]在本发明中，上混频器的电路参见图7。考虑到上混频器对中频输入端口的宽动态范围要求，这里采用折叠式的差分PMOS管对M21、M22管作为中频输入，输入信号接到差分PMOS管对M21、M22的栅极，晶体管M25、M26、M27、M28是开关管，其中，晶体管M25、M27栅端接本振信号L0，晶体管M26、M28接本振LO的反向信号。输入PMOS管M21的漏极与晶体管M25、M26的源极相连，输入PMOS管M22的漏极与晶体管M27、M28的源极相连。混频器第一级的输出采用PMOS 二极管接法做低阻负载，晶体管M29、M30的栅端和漏端相连构成二极管接法的低阻负载，晶体管M25、M28的漏端与晶体管M29的漏端相连，晶体管M26、M27的漏端与晶体管M30的漏端相连；信号输出形式采用电流输出，晶体管M31、M32构成输出级，负载电阻R13、R14分别与输出级晶体管M31、M32采用电容C1、Cll交流耦合。输出级同时通过共模反馈电阻R11、R12将输出的直流工作点钳位在Vdd/2以最大化信号的输出摆幅。考虑上混频器的转换增益时，需要注意的是这里是希望本振输入对管M25、M26、M27、M28工作在线性放大状态而非开关状态。实际上，上混频器是一个典型的吉尔伯特乘法器单元。中频输入对管M21、M22以及本振对管M25、M26、M27、M28均工作在差分线性放大的饱和区。
[0029]本发明中，低通滤波器的电路结构参见图8。这里采用MFB结构的巴特沃斯二阶低通滤波器，这种结构更容易实现全差分，且对无源器件的灵敏度不高。其连接关系是:输入信号Vin与电阻R15左端相连，电阻R17串接在电阻R15右端与运放负输入端之间，电容C12接在电阻R15右端与地之间，电阻R16 —端与电阻R15右端相连，一端接运放输出端，电容C13 —端接运放负输入端,一端接输出端,运放正输入端接地。
[0030]当滤波器结构确定后，关键的便是其中运算放大器的设计，这里运算放大器电路参见图9。放大器采用两级全差分结构，差分NMOS对管M36、M37和M40、M41作为输入，提供第一级放大。输入信号Vin+接到NMOS管M36、M41的栅端，Vin-接到NMOS管M37、M40的栅端；晶体管M42、M43作为输出管，提供第二级放大。晶体管M42、M43的栅端分别与NMOS管M36、M37的漏端相连，晶体管M42、M43的漏端分别与晶体管M40、M41的漏端相连，同时，晶体管M42、M43的漏端为运放输出端口。电阻R18、R19、R20、R21为共模反馈电阻，它们分别跨接在晶体管M38、M39、M44、M45的栅漏之间。
[0031]电路的设计可以先确定增益在两级之间的分配，从而可以基本确定共模电阻的值。第二级的输出电阻作为运放的输出电阻不能过大。过大的输出电阻会影响滤波器的增益，一般输出电阻至少要小于反馈电阻的十分之一。零点对第二极点的补偿可以通过调节
Sm40,41 头现。
【权利要求】
1.一种应用于NFC接收机的载波消除系统电路，其特征在于，包括:I/Q两路下混频器，积分器，上混频器和低通滤波器；其连接关系为:天线与两路下混频器输入端相连，两路下混频器的输出端分别与两路积分器的输入端相连，同时还与后面的两路低通滤波器的输入端相连，两路积分器的输出端与两路上混频器的输入端相连，两路上混频器的输出再反馈到系统的输入端进行相减，从而构成一个闭合的环路；其中: 所述下混频器用于将载波信号及有用信号进行向下的频率搬移，因为输入的信号的载波频率是13.56MHz，通过与13.56MHz的本振进行下混频，将载波信号搬移到直流处，这时直流信号的大小反应输入载波信号的大小； 所述低通滤波器用于对下混频之后的上半边带的信号进行滤波，同时对基带信号进行放大，从而得到有用的基带信号； 所述积分器用于放大直流信号，而衰减基带信号； 所述上混频器用于将积分器放大后的直流信号进行上混频，将直流信号变频到13.56MHz，再将其输出与输入的信号进行相减，从而实现仅仅对于载波信号的衰减； 所述的下混频器，输入端采用伪差分NMOS输入，同时采用电流复用技术来增大输入跨导；输出端采用电阻作为负载，在相同的压降的情况下，以得到更好的噪声； 所述的积分器采用有源积分器结构，有源积分器中的跨导放大器采用两级放大结构，增益平均分配，输出级的差模增益通过共模反馈电阻调节； 所述的上混频器 输入采用折叠式PMOS差分对管，使得电压裕度得到改善；输出级通过共模反馈将输出直流工作点钳位在Vdd/2以最大化信号的输出摆幅； 所述的低通滤波器使用MFB结构的Butterworth 二阶低通滤波器,其中的运算放大器采用全差分结构，通过共模电阻实现共模反馈。
2.根据权利要求1所述的应用于NFC接收机的载波消除系统电路，其特征在于所述的下混频器的电路结构如下:射频输入信号加载到输入晶体管对M1、M2的栅极；晶体管M3、M4作为辅助输入管，其栅极分别通过对应的电容Cl、C2耦合输入信号；晶体管M5，M6, M7, M8是开关管，其中，晶体管M5、M6的源极分别与输入管M2、M4的漏极相连，晶体管M7、M8的源极分别与输入管Ml、M3的漏极相连，晶体管M5、M7的栅极接本振L0，晶体管M6、M8的栅极接本振LO的反向信号；晶体管M5、M8的漏极输出与负载电阻Rl相连，晶体管M6、M7的漏极输出与负载电阻R2相连。
3.根据权利要求2所述的应用于NFC接收机的载波消除系统电路，其特征在于所述的积分器采用有源结构，其中，输入信号Vin通过电阻R3接到跨导放大器的负端输入，电容C5跨接在跨导放大器的正负输入端口间；跨导放大器正输入端口接地；电容C6跨接在跨导放大器的负输入端口与输出端口之间；负载电阻R4与负载电容C7并联接在跨导放大器输出端口与地之间；其中，跨导放大器的结构为:差分输入信号接到PMOS管M19、M20的栅端，PMOS管M19、M20的漏极输出分别接到NMOS管M13、M14的栅端，NMOS管M13，M14的漏端接输出；反馈电阻R9、R10串接在输出端口之间，其分压Vcm接到PMOS管M18的栅极。
4.根据权利要求3所述的应用于NFC接收机的载波消除系统电路，其特征在于所述的上混频器的电路结构为:采用折叠式的差分PMOS管对M21、M22管作为中频输入，输入信号接到差分PMOS管对M21、M22的栅极，晶体管M25、M26、M27、M28是开关管，其中，晶体管M25、M27栅端接本振信号L0，晶体管M26、M28接本振LO的反向信号；输入PMOS管M21的漏极与晶体管M25、M26的源极相连，输入PMOS管M22的漏极与晶体管M27、M28的源极相连；混频器第一级的输出采用PMOS 二极管接法做低阻负载，晶体管M29、M30的栅端和漏端相连构成二极管接法的低阻负载，晶体管M25、M28的漏端与晶体管M29的漏端相连，晶体管M26、M27的漏端与晶体管M30的漏端相连；信号输出形式采用电流输出，晶体管M31、M32构成输出级，负载电阻R13、R14分别与输出级晶体管M31、M32采用电容C1、Cll交流耦合；输出级同时通过共模反馈电阻R11、R12将输出的直流工作点钳位在Vdd/2以最大化信号的输出摆幅。
5.根据权利要求4所述的应用于NFC接收机的载波消除系统电路，其特征在于所述的低通滤波器的电路结构如下:输入信号Vin与电阻R15左端相连，电阻R17串接在电阻R15右端与运算放大器负输入端之间，电容C12接在电阻R15右端与地之间，电阻R16 —端与电阻Rl5右端相连,一端接运放输出端，电容Cl3 —端接运放负输入端,一端接输出端，运放正输入端接地；其中，所述运算放大器采用两级全差分结构，差分NMOS对管M36、M37和M40、M41作为输入，提供第一级放大；输入信号Vin+接到NMOS管M36、M41的栅端，Vin-接到NMOS管M37、M40的栅端；晶体管M42、M43作为输出管，提供第二级放大；晶体管M42、M43的栅端分别与NMOS管M36、M37的漏端相连，晶体管M42、M43的漏端分别与晶体管M40、M41的漏端相连，同时，晶体管M42、M43的漏端为运放输出端口 ；电阻R18、R19、R20、R21为共模反馈电阻，它们分 别跨接在晶体管M38、M39、M44、M45的栅漏之间。
【文档编号】H04B1/10GK104079308SQ201410331807
【公开日】2014年10月1日 申请日期:2014年7月13日 优先权日:2014年7月13日
【发明者】张龙祥, 许瀚天, 代应波, 闵昊 申请人:复旦大学