一种基于arm相机接口的视频采集显示系统的制作方法
【专利摘要】本发明公开一种基于ARM相机接口的视频采集显示系统，包括依次相连的黑白CCD相机、视频放大器与A/D转换器；系统还包括FPGA、带有相机接口的ARM以及视频同步分离器，ARM外围设有与其相连的SDRAM、FLASH与LCD触摸屏，FPGA接收A/D转换器输出的数字视频信号，并将数字视频信号转换成YCbCr4:2:2格式后输入ARM的数字相机接口，由LCD触摸屏对视频进行显示；视频同步分离器将黑白CCD相机输出的信号分离出行同步信号与场同步信号传送给FPGA，FPGA利用行同步信号与场同步信号一方面生成相机控制时序，另一方面确定LCD触摸屏上视频图像的点阵地址，并将需要显示的字符或图标叠加在点阵地址的位置，采用FPGA与带数字相机接口ARM相结合的结构，采集显示速度快、功耗低，实现人机交互的功能。
【专利说明】—种基于ARM相机接口的视频采集显示系统
【技术领域】
[0001]本发明涉及视频图像【技术领域】，具体是一种基于ARM相机接口的视频采集显示系统。
【背景技术】
[0002]公知的，视频图像采集系统是视频图像检测、多媒体信息处理、视频监控等系统的前端子系统，是实际视频处理系统中的重要一环，目前具有较高信号质量的CCD图像采集得到越来越多的应用，而对于CCD采集图像的处理，大多是利用进口专用视频解码芯片、双口 RAM和FPGA相结合的方法，一方面结构比较复杂、功耗大，另一方面成本较高；另外，现有的图像采集显示系统不能把要显示的字符或图标与图像相叠加实时显示在屏幕上，缺少人机交互的功能。
【发明内容】
[0003]本发明的目的在于提供一种基于ARM相机接口的视频采集显示系统，该系统结构简单、采集显示速度快、功耗低，并且能够将需要显示的字符或图标与图像叠加显示在屏幕上。
[0004]本发明解决其技术问题所采用的技术方案是:
一种基于ARM相机接口的视频采集显示系统，包括依次相连的黑白CCD相机、视频放大器与A/D转换器，所述系统还包括:
a.视频同步分离器，视频同步分离器将黑白CCD相机输出的信号分离出行同步信号与场同步信号；
b.用于视频图像处理的FPGA，FPGA的输入接口分别连接A/D转换器与视频同步分离器；所述FPGA接收A/D转换器输出的数字视频信号，并将数字视频信号转换成YCbCr4:2:2格式，FPGA还接收视频同步分离器输出的行同步信号与场同步信号，并利用行同步信号与场同步信号生成相机控制时序；
c.带有数字相机接口的ARM，ARM外围设有与其相连的SDRAM、FLASH与IXD触摸屏；所述FPGA通过数字相机接口将YCbCr 4:2:2格式的视频信号以及相机控制时序输入ARM，ARM将视频图像传送给IXD触摸屏进行显示。
[0005]进一步的，所述FPGA还利用行同步信号与场同步信号确定IXD触摸屏上视频图像的点阵地址，并将需要显示的字符或图标叠加在点阵地址的位置。
[0006]进一步的，所述ARM采用S3C2440。
[0007]本发明的有益效果是，通过FPGA对采集的视频信号进行处理，转换成ARM相机接口需要的YCbCr 4:2:2格式，ARM将收到的符合格式要求的视频信号直接传送给LCD触摸屏进行显示，采用FPGA与带数字相机接口 ARM相结合的结构，结构简单，采集显示速度快、功耗低；并且通过FPGA确定IXD触摸屏上视频图像的点阵地址，并将需要显示的字符或图标叠加在点阵地址的位置，实现人机交互的功能。
【专利附图】
【附图说明】
[0008]下面结合附图和实施例对本发明进一步说明:
图1是本发明的结构框图。
【具体实施方式】
[0009]如图1所示，本发明提供一种基于ARM相机接口的视频采集显示系统，包括依次相连的黑白CCD相机1、视频放大器2与A/D转换器3 ;所述系统还包括视频同步分离器9、用于视频图像处理的FPGA4以及带有数字相机接口的ARM5，ARM5外围设有与其相连的SDRAM7、FLASH8与IXD触摸屏6 ;视频同步分离器9的输入端连接黑白CXD相机I的输出端，视频同步分离器9的输出端连接FPGA4的输入端，FPGA4的输出端连接ARM5的数字相机接口 ；所述视频放大器2采用LM6361，A/D转换器3采用CXD2302Q ,FPGA4采用XC3S200A，ARM5采用S3C2440，视频同步分离器9采用LM1881。
[0010]工作时，黑白CXD相机I将采集的视频信号经视频放大器2放大后输入A/D转换器3，A/D转换器3对放大后的视频信号进行数字转换，FPGA4接收A/D转换器3输出的数字视频信号，通过中值滤波法进行滤波处理，将数字视频信号中的噪声滤除，提高视频的质量。为了在实时显示的视频图像的任何位置叠加用于指引操作者的字符或图标，同时使操作者可以通过IXD触摸屏6输入控制信号，那么就要确定IXD触摸屏6上视频图像的每一个点阵的地址，视频同步分离器9将黑白CCD相机I输出的信号分离出行同步信号H_SYNC与场同步信号V_SYNC传送给FPGA4，以640x480的LCD触摸屏为例，要在640 x312的实时视频上叠加字符或图标必须确定640x312视频点阵上每一个点阵的地址，可使用A/D转换器3的时钟作用于FPGA4的计数器，计数器的输出从O?639计数，计数到639时停止计数，当行同步信号H_SYNC输入时，将计数器清零，如此循环往复，这样FPGA4的列地址发生器的输出就在每一行的信号上划分出了 640个列地址，用于水平方向像素的定位。同样的，用行同步信号H_SYNC作用于FPGA4另外一个计数器的时钟端，场同步信号V_SYNC作用于此计数器的清零端，每检测到来一个行同步信号，计数器加1，当计到311时停止计数，场同步信号V_SYNC输入时，此计数器清零，如此循环往复，这样FPGA4的行地址发生器的输出就在图像的垂直方向上划分出312行地址。有了行地址与列地址，就可以确定视频图像上任何一点的点阵位置，达到为字符或图标在实时图像上叠加的定位目的。由于FPGA4内有288k的BLOCK RAM,因此可以把要显示的字符或图标存在此BLOCK RAM中，通过FPGA4的复用器把FPGA4内CPU的地址线和行列地址发生器的地址线连接到BLOCK RAM的地址线上，这样，(PU就可以把字符或图标先写进BLOCK RAM中，当需要显示BLOCK RAM中的信息时，把BLOCKRAM上的地址线切换到行列地址线上，当设定好的显示地址到来时，BLOCK RAM中的数据就被读出，由于行列地址是不断地循环往复，BLOCK RAM中的数据也被循环读出，因此在指定的点阵位置上的字符或图标信息不会被图像数据所覆盖，而是同图像一起刷新，使字符或图标稳定地叠加在图像上，经过中值滤波的实时视频数据与BLOCK RAM中读出的字符或图标数据通过逻辑“与”叠加黑色信息到图像上，通过逻辑“或”叠加亮色信息到图像上，实现字符或图标的叠加。
[0011]叠加了字符或图标的实时视频数据，必须要转换为ITU-R BT.601 YCbCr 4:2:2格式，才能满足ARM5数字相机接口的要求，数字相机接口的控制信号有CAMVSYNC、CAMHERF与CAMPCLK，而CAMVSYNC信号就是场同步信号V_SYNC的倒相，CAMHREF信号就是行同步信号H_SYNC，CAMPCLK是A/D转换器3时钟的2倍频，A/D转换器3的时钟信号连接至FPGA4内数字时钟管理模块DCM的CLK_IN端，CLK2X端就输出A/D转换器时钟的2倍频信号，即CAMPCLK信号；根据ITU-R BT.601的YCbCr 4:2:2建议，数字视频的亮度和色度信号可通过下面的公式获得:
Y = 0.257*R + 0.504*G + 0.098*B + 16
Cb = -0.148*R - 0.291*G + 0.439*B + 128
Cr = 0.439*R - 0.368*G - 0.071*B + 128
公式中，R、G、B是图像的三基色，若要显示黑白图像，则使R=G=B,此时，Y、Cb、Cr就表示黑白数字视频，通过上述公式，将叠加了字符或图标的实时视频数据转换为ITU-R BT.601YCbCr 4:2:2格式后输入ARM5的数字相机接口，ARM用其专用的相机DMA通道把视频数据送到系统的显存，然后用其专用的显示DMA通道把视频数据传送到LCD触摸屏进行显示，由于采用DMA方式，ARM的负荷很低，可以快速随机读取显存数据。本系统无需使用专用视频解码芯片，采用FPGA与带数字相机接口 ARM相结合的结构，采集显示速度快、功耗低，并且能够将需要显示的字符或图标与图像叠加显示在屏幕上，实现人机交互的功能。
[0012]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同替换、等效变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种基于ARM相机接口的视频采集显示系统，包括依次相连的黑白CCD相机、视频放大器与A/D转换器，其特征在于，所述系统还包括: a.视频同步分离器，视频同步分离器将黑白CCD相机输出的信号分离出行同步信号与场同步信号； b.用于视频图像处理的FPGA，FPGA的输入接口分别连接A/D转换器与视频同步分离器；所述FPGA接收A/D转换器输出的数字视频信号，并将数字视频信号转换成YCbCr4:2:2格式，FPGA还接收视频同步分离器输出的行同步信号与场同步信号，并利用行同步信号与场同步信号生成相机控制时序； c.带有数字相机接口的ARM，ARM外围设有与其相连的SDRAM、FLASH与IXD触摸屏；所述FPGA通过ARM的数字相机接口将YCbCr 4:2:2格式的视频信号以及相机控制时序输入ARM, ARM将视频图像传送给IXD触摸屏进行显示。
2.根据权利要求1所述的一种基于ARM相机接口的视频采集显示系统，其特征在于，所述FPGA还利用行同步信号与场同步信号确定LCD触摸屏上视频图像的点阵地址，并将需要显示的字符或图标叠加在点阵地址的位置。
3.根据权利要求1或2所述的一种基于ARM相机接口的视频采集显示系统，其特征在于，所述ARM采用S3C2440。
【文档编号】H04N7/18GK104243931SQ201410508331
【公开日】2014年12月24日 申请日期:2014年9月29日 优先权日:2014年9月29日
【发明者】唐子贤 申请人:唐子贤