高帧率全局像元cmos图像传感器及其信号传输方法
【专利摘要】本发明公开了一种全局像元CMOS图像传感器，包括：由多个全局像元组成的像素阵列；第一尾电流模块，包括分别对应所述像素阵列的每一列配置的多个第一尾电流源；第一译码模块，其控制各所述全局像元同时进行曝光、信号采样，依次选中所述像素阵列的各行，以及同时读取选中行的各所述全局像元的信号；第二译码模块，其将所述第一译码模块所选中行的各所述全局像元的信号依次输出；输出驱动模块，将所述第二译码模块依次输出的信号串行输出。本发明不仅可实现全局曝光，且具有高帧率。
【专利说明】高帧率全局像元CMOS图像传感器及其信号传输方法
【技术领域】
[0001]本发明涉及图像传感器领域，特别涉及一种高帧率全局像元CMOS图像传感器及其信号传输方法。
【背景技术】
[0002]图像传感器是组成数字摄像头的重要组成部分。根据元件的不同，可分为(XD和CMOS两大类。CMOS传感器获得广泛应用的一个前提是其所拥有的较高灵敏度、较短曝光时间和日渐缩小的像素尺寸。
[0003]通常来说，一个CMOS图像传感器的帧率取决于后方数字信号处理器(DSP)的能力，目前来看，通常的数字信号处理器具备1080p全高清视频流下每秒钟30帧(30fps)的处理能力，这一帧率能力对于高清视频流来说是足够了。
[0004]但是对于某些特殊应用来说，每秒钟30帧或60帧的视频流帧率就远远不够了。例如，对于某些科学应用相机来说，通常需要拍摄超高速运动的物体，比如拍摄超高速运动的子弹、百米运动员冲刺等，因此要求其图像传感器能够具备高帧率的图像采集能力。一般来说，高帧率的图像传感器需要具备1080p全高清视频流下每秒钟200帧以上的数据流能力。
[0005]对于高帧率的图像传感器来说，CMOS工艺下由于具备高度集成的特点，可以在一颗芯片上集成像素和数字处理电路，因此非常适用于有效提高图像传感器的帧率。所以，高帧率的CMOS图像传感器是目前高帧率传感器领域研究的重点。
[0006]另一方面，传统的4T像元通常属于滚筒曝光像元(Rolling Shutter Pixel),包括传输管、复位管、源极跟随器和行选通管这四个晶体管。其信号读取原理是当复位管的栅极信号RX拉到高电平时，对悬浮节点FD的电荷进行清空和复位，然后复位管的栅极信号RX置为低电平并将传输管的栅极信号TX置高时，感光二极管ro的信号将被传输至FD点，随后完成信号读出。也就是说，对于传统4T像元组成的图像传感器X行y列的像元阵列来说，第一行第一列的曝光时间与第X行第y列的曝光时间并不同时。这个非同时性对于普通相机应用来说没有问题，但是对于高帧率拍摄图像时，则会引起明显的图像失真与变形。所以对于高巾贞率的图像传感器，需要通过全局像元(Global Shutter Pixel)来实现。
【发明内容】
[0007]本发明的主要目的在于克服现有技术的缺陷，提供一种高帧率的全局像元CMOS图像传感器。
[0008]为达成上述目的，本发明提供一种全局像元CMOS图像传感器，包括由多个全局像元组成的像素阵列；第一尾电流模块，包括分别对应所述像素阵列的每一列配置的多个第一尾电流源；第一译码模块，其控制各所述全局像元同时进行曝光、信号采样，依次选中所述像素阵列的各行，以及同时读取选中行的各所述全局像元的信号；第二译码模块，其将所述第一译码模块所选中行的各所述全局像元的信号依次输出；输出驱动模块，将所述第二译码模块依次输出的信号串行输出。
[0009]优选的，每一所述全局像元包括感光二极管、传输管、悬浮节点、复位管、第一源跟随器、预充电管、第一采样保持电容、第二采样保持电容、第一开关管、第二开关管、第二源跟随器及行选通管；所述传输管的源极连接所述感光二极管，漏极连接所述第一源跟随器的栅极和所述复位管的源极于所述悬浮节点；所述预充电管的漏极与所述第一源跟随器的源极相连于所述第一开关管的源极，源极接地；所述复位管的漏极接电源电压，所述第一源跟随器的漏极接电源电压；所述第一开关管的漏极与所述第二开关管的源极连接于所述第一采样保持电容的一端，所述第一采样保持电容的另一端接地；所述第二开关管的漏极与所述第二源跟随器的栅极连接于所述第二采样保持电容的一端，所述第二采样保持电容的另一端接地；所述第二源跟随器的漏极连接电源电压、源极连接所述行选通管的源极；所述行选通管的漏极作为所述像元的输出端；所述像素阵列中同一列全局像元的行选通管的漏极共同连接对应的所述第一尾电流源；
[0010]每一所述全局像元的传输管、复位管、预充电管、第一开关管、第二开关管及行选通管的栅极信号均由所述第一译码模块发出，以使选中行的每一所述全局像元的第二采样保持电容先后输出该全局像元的复位信号和该复位信号与该全局像元的感光二极管信号的混合信号，其中所述复位信号与所述混合信号之差表征所述全局像元的信号。
[0011]优选的，所述全局像元CMOS图像传感器还包括第二尾电流模块，包括分别对应所述像素阵列的每一列配置的多个接地的第二尾电流源；每一所述全局像元的行选通管的漏极通过一控制开关连接其对应的所述第二尾电流源。
[0012]优选的，所述控制开关的开闭状态由所述第一译码模块发出的开闭信号控制，使得每次所述第二开关管输出信号之前其对应的所述控制开关开启后关闭。
[0013]优选的，所述第一译码模块发出第二开关信号至所述像素阵列中各所述全局像元的第二开关管，所述第二开关信号具有标志位，当所述第一译码模块发出所述第二开关信号以控制全部所述第二开关管时设置所述标志位为I或0，当所述第一译码模块发出所述第二开关信号以控制所述像素阵列中仅选中行的全局像元的第二开关管时对应设置所述标志位为O或I。
[0014]本发明还提供了一种上述全局像元CMOS图像传感器的信号传输方法，包括:
[0015]步骤S1:使所述像素阵列中各所述全局像元同时曝光和信号采样；
[0016]步骤S2:选中所述像素阵列的某一行，对该行的各所述全局像元的信号同时读取；
[0017]步骤S3:将该行的各所述全局像元所读取的信号依次输出；
[0018]重复进行步骤S2和步骤S3直至该像素阵列中全部全局像元的信号输出。
[0019]优选的，每一所述全局像元包括感光二极管、传输管、悬浮节点、复位管、第一源跟随器、预充电管、第一采样保持电容、第二采样保持电容、第一开关管、第二开关管、第二源跟随器及行选通管；所述传输管的源极连接所述感光二极管，漏极连接所述第一源跟随器的栅极和所述复位管的源极于所述悬浮节点；所述预充电管的漏极与所述第一源跟随器的源极相连于所述第一开关管的源极，源极接地；所述复位管的漏极接复位电压，所述第一源跟随器的漏极接电源电压；所述第一开关管的漏极与所述第二开关管的源极连接于所述第一采样保持电容的一端，所述第一采样保持电容的另一端接地；所述第二开关管的漏极与所述第二源跟随器的栅极连接于所述第二采样保持电容的一端，所述第二采样保持电容的另一端接地；所述第二源跟随器的漏极连接电源电压、源极连接所述行选通管的源极；所述行选通管的漏极作为所述像元的输出端；所述像素阵列中同一列全局像元的行选通管的漏极共同连接对应的所述第一尾电流源；其中，
[0020]步骤S1包括:
[0021]步骤S11:开启全部所述全局像元的复位管及传输管，对所述悬浮节点进行电荷清空和复位；
[0022]步骤S12:关断各所述传输管，使各所述全局像元开始曝光；
[0023]步骤S13:开启全部所述全局像元的预充电管、第一开关管和第二开关管，使各所述第一采样保持电容和第二采样保持电容采样各所述预充电管所输出的复位信号；
[0024]步骤S14:关断各所述第二开关管使各所述第二采样保持电容保持各所述复位信号;
[0025]步骤S15:开启各所述传输管，各所述全局像元曝光完毕，各所述第一采样保持电容采样各所述预充电管所输出的感光二极管信号；
[0026]步骤S16:关断各所述第一开关管使各所述第一采样保持电容保持各所述感光二极管信号。
[0027]优选的，步骤S2包括:
[0028]步骤S21:选中所述像素阵列的某一行，读取该行的各所述第二采样保持电容所保持的各所述复位信号；
[0029]步骤S22:开启该行的各所述第二开关管，使该行的各所述第一采样保持电容所保持的感光二极管信号与各所述第二采样保持电容所保持的各所述复位信号混合而使该行的各所述第二采样保持电容保持经混合而成的混合信号；
[0030]步骤S23:读取该选中行的各所述第二采样保持电容所保持的各所述混合信号。
[0031]优选的，所述全局像元CMOS图像传感器还包括第二尾电流模块，包括分别对应所述像素阵列的每一列配置的多个接地的第二尾电流源；每一所述全局像元的行选通管的漏极通过一控制开关连接其对应的所述第二尾电流源；在每次执行步骤S21和步骤S23之前，使该选中行的各所述控制开关开启后关闭。
[0032]优选的，步骤S1和S2中所述第二开关管的开闭由所述第一译码模块发出的第二开关信号控制，所述第二开关信号具有标志位，当所述第一译码模块发出所述第二开关信号以控制全部所述第二开关管时设置所述标志位为1或0，当所述第一译码模块发出所述第二开关信号以控制所述像素阵列中仅选中行的全局像元的第二开关管时对应设置所述标志位为0或1。
[0033]本发明的优点在于通过两个译码模块的设置，实现CMOS图像传感器的全局曝光及高帧率数据流能力。
【专利附图】
【附图说明】
[0034]图1所示为本发明一实施例的全局像元CMOS图像传感器的方块图；
[0035]图2所示为本发明一实施例的全局像元CMOS图像传感器中一个全局像元的电路示意图；
[0036]图3所不为本发明一实施例的全局像兀CMOS图像传感器一个全局像兀信号传输的时序图。
【具体实施方式】
[0037]为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
[0038]图1是本发明的全局像元CMOS图像传感器的方块图，如图所示，CMOS图像传感器包括像素阵列10，第一尾电流模块20，第一译码模块30，第二译码模块40和输出驱动模块50。像素阵列10由多个全局像元组成，本实施例中包括4000 X 2000 = 800万全局像元。第一尾电流模块20包括分别对应像素阵列的每一列配置的多个接地的第一尾电流源，因此本实施例中第一尾电流源也对应有2000个。第一译码模块30执行以下动作:控制像素阵列10的全部全局像元同时进行曝光、信号采样，依次选中像素阵列10的各行，以及对选中行的各全局像元的信号同时读取。第二译码模块40将第一译码模块30所选中行的各个读出的全局像兀的信号依次输出至输出驱动模块50,输出驱动模块50再将这些信号串行输出至外部电路。通过上述这些模块的设置，使得像素阵列的全部像元得以同时曝光，之后像元数据再一行一行依次输出，从而实现了 CMOS图像传感器的全局曝光。
[0039]如结合图1和图2所示,本实施例的每个全局像元为8T(8晶体管)像元,包括用于将接收的光信号转换为电信号的感光二极管H)、传输管Ml、悬浮节点FD、复位管M2、第一源跟随器M3、预充电管M4、第一开关管M5、第二开关管M6、第一米样保持电容Cl、第二米样保持电容C2、第二源跟随器M7和行选通管M8。各晶体管的连接关系如下:
[0040]传输管Ml的源极连接感光二极管、漏极与第一源跟随器M3的栅极和复位管M2的源极共同连接于悬浮节点FD、栅极由控制信号TX控制；
[0041]预充电管M4的漏极与第一源跟随器M3的源极连接于第一开关管的源极、源极接地、栅极由控制信号PC控制；
[0042]复位管M2的漏极接电源电压VDD，栅极由控制信号RST控制；
[0043]第一源跟随器M3的漏极接电源电压VDD ；
[0044]第一开关管M5的漏极与第二开关管M6的源极以及第一采样保持电容Cl的一端相连，栅极由第一开关信号SI控制；第一采样保持电容Cl的另一端接地；
[0045]第二开关管M6的漏极与第二源跟随器M7的栅极以及第二采样保持电容C2的一端相连，栅极由第二开关信号S2控制；第二采样保持电容C2的另一端接地；
[0046]第二源跟随器M7的漏极接电源电压VDD、源极连接行选通管M8的源极；
[0047]行选通管M8的漏极为全局像元的输出端，通过列级数据线连接至第二译码模块，同时也连接至对应的第一尾电流源II，第一尾电流源Ii提供激励保障全局像元的正常工作。
[0048]其中，栅极信号TX、RST、PC、S1、S2和RS均由第一译码模块20发出，通过这些信号控制各晶体管的导通和截止状态选中像素阵列的行，并使得选中行中每一个全局像元的第二采样保持电容C2能够先后输出该全局像元的复位信号和混合信号，该混合信号是复位信号与感光二极管信号混合而成，并且复位信号与混合信号之差可表征全局像元的信号。
[0049]具体来说，控制信号TX、RST、PC、S1均为全局信号，也即是能够控制像素阵列中全部像元的对应晶体管的栅极，其高低电平的大小由输入输出引脚PAD控制。如本实施例中，引脚PAD共有130个，如图1中标号为0?129，这130个引脚PAD的坐标按照标准探针卡的坐标进行设计，从而使得该全局像元CMOS图像传感器可以经过ATE自动探针台进行自动测量，增加后续测试与系统开发的效率。另一方面，控制信号RS为行信号，也即是只能控制一行的像兀的行选通管的栅极。控制信号S2具有作为全局信号和行信号两种模式,在全局曝光及信号采样时作为全局信号控制全部像元的第二开关管，在信号输出时则作为行信号仅控制选中行的像元的第二开关管，使得仅选中行的全局像元的信号被输出至第二译码模块。为了能够实现第二开关信号S2两种模式的切换，在该信号S2中设置一标志位，若控制全部像元的第二开关管M6的开闭则将标志位设为1 (或0)，反之当控制仅选中行的全局像元的第二开关管M6的开闭时将标志位设为0(或1)。标志位可以是信号S2的第一位或最后一位；也可以是信号S2的全部位,如信号S2的全部位均为1时，切换为全局模式将全部第二开关管打开，这样虽然可能造成像素阵列中某一行的第二开关管无法控制，但对于如本实施例的高分辨率(4000行X2000列)的CMOS图像传感器，仅牺牲一行像素的数据的影响较小。
[0050]CMOS图像传感器还可包括偏置和激励模块60，用以提供标准电源电压VDD。
[0051]另外，输出驱动模块的主要功能有两个，一是将信号进行模拟输出，二是消除模拟信号的寄生电容(如具有缓冲器)，该寄生电容包括PAD电容、邦线(bonding wire)电容、片外仪器测量电容等，其中，PAD电容约为200fF、邦线电容约为100fF、片外仪器测量电容约为20pF。。
[0052]接下来将结合图2的电流示意图和图3的信号传输时序图对本发明的CMOS图像传感器的工作原理加以说明。
[0053]首先，进行步骤S1:进行全部像元的同时曝光和信号采样。
[0054]具体的，先将控制信号RST和TX置高，开启全部全局像元的复位管M2及传输管Ml，对感光二极管进行充电复位，对悬浮节点FD进行电荷清空和复位，悬浮节点FD的电压拉高至电源电压VDD。
[0055]然后，将控制信号TX置低，关断全部像元的传输管M1，这些全局像元同时开始曝光。
[0056]之后，将控制信号PC置高，开启全部全局像元的预充电管M4;接下来将控制信号S1、S2置高，控制信号S2为全局模式，使得全部像元的第一开关管和第二开关管打开，全部全局的保持采样电容C1和C2均保持了复位信号Vreset (本实施例中即为电源电压VDD)。本实施例中PC信号置高0.2us之后，控制信号S1、S2置高。
[0057]将全局模式的控制信号S2置低，使得各全局像元的第二开关管M6均关闭，由此复位信号Vreset被保持在电容C2中。
[0058]然后，将控制信号TX置高,各全局像兀的传输管Ml开启，曝光同时结束。由于各传输管Ml打开，感光二极管转换的模拟电信号Vsignal传输至悬浮节点FD，再经第一源跟随器M3输出至采样保持电容C1中。
[0059]接着，将控制信号S1置低，将各全局像元的第一开关管M5关断，使得全部全局像兀的感光二极管信号Vsignal分别被保持在各个米样保持电容C1中。
[0060]由此,对于每一个全局像兀,米样保持电容C1存储其感光二极管信号Vsignal,米样保持电容C2存储其复位信号Vreset。
[0061]上述步骤完成后，进行步骤S2:选中像素阵列的某一行，对该行的各全局像元的信号同时读取。
[0062]具体的，将像素阵列的其中一行的各全局像元的控制信号RS置高，其他行全局像元的控制信号RS置低来选中该行。该行各全局像元的第二采样保持电容C2上存储的复位信号通过行选通管M8及列级数据线被输出至第二译码模块。
[0063]然后，将该行全局像元的控制信号S2置高，开启该行的各第二开关管M6。此时的控制信号S2切换为行信号模式。由于第一开关管M5仍断开，仅第二开关管M6导通，使得电容Cl所保持的感光二极管信号Vsignal和电容C2所保持的复位信号Vreset混合，最终电容Cl和C2中均保持信号值为1/2 (Vignal+Vreset)的混合信号；
[0064]然后，关断该行的各第二开关管M6，该行各采样保持电容C2上存储的混合信号通过行选通管M8及列级数据线被输出至第二译码模块。
[0065]由以上可知，本发明对选中行的每个全局像元均进行两次信号读取，第一次读取为复位信号Vreset,第二次读取为混合信号1/2 (Vignal+Vreset),而两次读取信号之差为l/2(VreSet-Vignal)，用以表征全局像元的信号。对于每次选中行全局像元读取的数据，第二译码模块将其依次输出至输出驱动模块，再由输出驱动模块依次输出至外部处理电路，从而完成一行全局像兀信号的输出。
[0066]第一译码模块依次选中像素阵列的各行，并对每行的全局像素进行上述信号输出的时序控制，最终输出该像素阵列中全部全局像元的信号。
[0067]在一较佳实施例中,全局像兀CMOS图像传感器还包括第二尾电流模块,其包括分别对应像素阵列的每一列配置的多个接地的第二尾电流源12 ;每一个全局像元的行选通管M8的漏极通过一控制开关连接其对应的第二尾电流源12。第一译码模块发出控制信号S3控制该开关的开闭状态，控制信号S3同样为行信号，也即是同一行全局像元的该控制开关均由同一个控制信号S3控制。控制信号S3使得每次读取复位信号或混合信号之前，控制开关S3导通后关闭，而将行选通管M8的漏极短暂接地，使得每次信号读取开始时行选通管M8的漏极均处于一个参考电位水平(即GND)，可以避免由于前一次信号读取对后一次信号读取的寄生影响，即所谓的“Image Leg”效应。如图所示，控制信号S3在总的读取时间内产生两次脉冲，第一次为读取复位信号之前，第二次为产生第二开关信号S2脉冲使电容C2保持混合信号之后、读取混合信号之前。
[0068]在本实施例中，控制信号RST置低时间为2?1us，优选5us ；
[0069]控制信号TX的置高时间均为0.5?10us，优选2us ；
[0070]曝光时间可以通过系统自行设定；
[0071]控制信号PC置高时间为0.5?20us，优选6us ；
[0072]第一开关信号SI置高时间为0.5?1us,优选5us ；
[0073]第二开关信号S2第一次置高时间(即处于全局模式时的置高时间)为0.5?10us，优选3us ;第二次置高时间(即处于行模式时的置高时间)为0.5?5us，优选lus，第二次是在RS信号置高0.7us后置高；
[0074]RS信号的置高时间为I?1us，优选2.5us ；
[0075]开关信号S3的每次置高时间均为0.5us,且两次脉冲时间间隔为lus。
[0076]通过上述的时序控制，可以实现4K(4k*2k = 800万像素)超高清视频流下每秒钟60帧以上的数据流能力。
[0077]虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
【权利要求】
1.一种全局像元CMOS图像传感器，其特征在于，包括: 由多个全局像元组成的像素阵列； 第一尾电流模块，包括分别对应所述像素阵列的每一列配置的多个第一尾电流源； 第一译码模块，其控制各所述全局像元同时进行曝光、信号采样，依次选中所述像素阵列的各行，以及同时读取选中行的各所述全局像元的信号； 第二译码模块，其将所述第一译码模块所选中行的各所述全局像元的信号依次输出； 输出驱动模块，将所述第二译码模块依次输出的信号串行输出。
2.根据权利要求1所述的全局像元CMOS图像传感器，其特征在于，每一所述全局像元包括感光二极管、传输管、悬浮节点、复位管、第一源跟随器、预充电管、第一米样保持电容、第二采样保持电容、第一开关管、第二开关管、第二源跟随器及行选通管；所述传输管的源极连接所述感光二极管，漏极连接所述第一源跟随器的栅极和所述复位管的源极于所述悬浮节点；所述预充电管的漏极与所述第一源跟随器的源极相连于所述第一开关管的源极，源极接地；所述复位管的漏极接电源电压，所述第一源跟随器的漏极接电源电压；所述第一开关管的漏极与所述第二开关管的源极连接于所述第一采样保持电容的一端，所述第一采样保持电容的另一端接地；所述第二开关管的漏极与所述第二源跟随器的栅极连接于所述第二采样保持电容的一端，所述第二采样保持电容的另一端接地；所述第二源跟随器的漏极连接电源电压、源极连接所述行选通管的源极；所述行选通管的漏极作为所述像元的输出端；所述像素阵列中同一列全局像元的行选通管的漏极共同连接对应的所述第一尾电流源； 每一所述全局像元的传输管、复位管、预充电管、第一开关管、第二开关管及行选通管的栅极信号均由所述第一译码模块发出，以使选中行的每一所述全局像元的第二采样保持电容先后输出该全局像元的复位信号和该复位信号与该全局像元的感光二极管信号的混合信号，其中所述复位信号与所述混合信号之差表征所述全局像元的信号。
3.根据权利要求2所述的全局像元CMOS图像传感器，其特征在于，还包括第二尾电流模块，包括分别对应所述像素阵列的每一列配置的多个接地的第二尾电流源；每一所述全局像元的行选通管的漏极通过一控制开关连接其对应的所述第二尾电流源。
4.根据权利要求3所述的全局像元CMOS图像传感器，其特征在于，所述控制开关的开闭状态由所述第一译码模块发出的开闭信号控制，使得每次所述第二开关管输出信号之前其对应的所述控制开关开启后关闭。
5.根据权利要求2所述的全局像元CMOS图像传感器，其特征在于，所述第一译码模块发出第二开关信号至所述像素阵列中各所述全局像元的第二开关管，所述第二开关信号具有标志位，当所述第一译码模块发出所述第二开关信号以控制全部所述第二开关管时设置所述标志位为I或0，当所述第一译码模块发出所述第二开关信号以控制所述像素阵列中仅选中行的全局像元的第二开关管时对应设置所述标志位为O或I。
6.—种如权利要求1所述的全局像兀CMOS图像传感器的信号传输方法,其特征在于，包括: 步骤S1:使所述像素阵列中各所述全局像元同时曝光和信号采样； 步骤S2:选中所述像素阵列的某一行，对该行的各所述全局像元的信号同时读取； 步骤S3:将该行的各所述全局像元所读取的信号依次输出； 重复进行步骤S2和步骤S3直至该像素阵列中全部全局像元的信号输出。
7.根据权利要求6所述的信号传输方法,其特征在于,每一所述全局像兀包括感光二极管、传输管、悬浮节点、复位管、第一源跟随器、预充电管、第一采样保持电容、第二采样保持电容、第一开关管、第二开关管、第二源跟随器及行选通管；所述传输管的源极连接所述感光二极管，漏极连接所述第一源跟随器的栅极和所述复位管的源极于所述悬浮节点；所述预充电管的漏极与所述第一源跟随器的源极相连于所述第一开关管的源极，源极接地；所述复位管的漏极接复位电压，所述第一源跟随器的漏极接电源电压；所述第一开关管的漏极与所述第二开关管的源极连接于所述第一采样保持电容的一端，所述第一采样保持电容的另一端接地；所述第二开关管的漏极与所述第二源跟随器的栅极连接于所述第二采样保持电容的一端，所述第二采样保持电容的另一端接地；所述第二源跟随器的漏极连接电源电压、源极连接所述行选通管的源极；所述行选通管的漏极作为所述像元的输出端；所述像素阵列中同一列全局像元的行选通管的漏极共同连接对应的所述第一尾电流源；其中，步骤SI包括: 步骤Sll:开启全部所述全局像元的复位管及传输管，对所述悬浮节点进行电荷清空和复位； 步骤S12:关断各所述传输管，使各所述全局像元开始曝光； 步骤S13:开启全部所述全局像元的预充电管、第一开关管和第二开关管，使各所述第一采样保持电容和第二采样保持电容采样各所述预充电管所输出的复位信号； 步骤S14:关断各所述第二开关管使各所述第二采样保持电容保持各所述复位信号； 步骤S15:开启各所述传输管，各所述全局像元曝光完毕，各所述第一采样保持电容采样各所述预充电管所输出的感光二极管信号； 步骤S16:关断各所述第一开关管使各所述第一采样保持电容保持各所述感光二极管信号。
8.根据权利要求7所述的信号传输方法，其特征在于，步骤S2包括: 步骤S21:选中所述像素阵列的某一行，读取该行的各所述第二采样保持电容所保持的各所述复位信号； 步骤S22:开启该行的各所述第二开关管，使该行的各所述第一采样保持电容所保持的感光二极管信号与各所述第二采样保持电容所保持的各所述复位信号混合而使该行的各所述第二采样保持电容保持经混合而成的混合信号； 步骤S23:读取该选中行的各所述第二采样保持电容所保持的各所述混合信号。
9.根据权利要求8所述的信号传输方法，其特征在于，所述全局像元CMOS图像传感器还包括第二尾电流模块，包括分别对应所述像素阵列的每一列配置的多个接地的第二尾电流源；每一所述全局像元的行选通管的漏极通过一控制开关连接其对应的所述第二尾电流源；在每次执行步骤S21和步骤S23之前，使该选中行的各所述控制开关开启后关闭。
10.根据权利要求7所述的信号传输方法，其特征在于，步骤SI和S2中所述第二开关管的开闭由所述第一译码模块发出的第二开关信号控制，所述第二开关信号具有标志位，当所述第一译码模块发出所述第二开关信号以控制全部所述第二开关管时设置所述标志位为I或0，当所述第一译码模块发出所述第二开关信号以控制所述像素阵列中仅选中行的全局像元的第二开关管时对应设置所述标志位为O或I。
【文档编号】H04N5/374GK104333720SQ201410635685
【公开日】2015年2月4日 申请日期:2014年11月12日 优先权日:2014年11月12日
【发明者】赵宇航, 李琛, 任铮 申请人:上海集成电路研发中心有限公司, 成都微光集电科技有限公司