支持pal-d视频叠加的vga显示模块结构的制作方法
【专利摘要】一种支持PAL-D视频叠加的VGA显示模块结构，上述VGA显示模块结构包括：VGA输入接口、CVBS输入接口、视频解码图像叠加芯片、FPGA芯片、视频编码芯片和VGA输出接口；VGA输入接口和CVBS输入接同时与视频解码图像叠加芯片相连接，视频解码图像叠加芯片、FPGA芯片、视频编码芯片和VGA输出接口依次顺序连接。VGA显示信号由VGA输入接口、PAL-D标准信号由CVBS输入接口输入到视频解码图像叠加芯片，信号依次经过FPGA芯片、视频编码芯片，最终由VGA输出接口输出。本实用新型解决了计算机VGA显示画面与CVBS接口PAL-D信号叠加显示的问题，结构简单，便于实际应用。
【专利说明】支持PAL-D视频叠加的VGA显示模块结构
【技术领域】
[0001]本实用新型涉及视频显示的【技术领域】，具体说是一种支持PAL-D视频叠加的VGA显示模块结构。
【背景技术】
[0002]随着科学技术的发展，视频叠加技术已经应用得十分广泛，电视节目中的画中画，超市中多画面监控设备都应用到了视频叠加技术，丰富了人们的各种显示需求。但目前这种叠加基本上都是上次软件图层之间的叠加，显示接口的直接叠加很少。CVBS接口设备在视频采集和显示领域中普遍存在，我国CVBS接口设备采用的是PAL-D标准信号。计算机上没有这样的接口，在计算机上使用PAL-D标准设备就必须设计一款在计算机外部增加一个CVBS接口叠加显示的设备，因此支持PAL-D视频叠加功能的VGA显示模块地设计十分必要。
[0003]市面上支持PAL-D视频叠加功能的VGA显示模块的设备很少，主流的产品是PAL-D转VGA显示转换器。此类主流PAL-D转VGA显示转换器主要特点为输入视频信号经过该转换器直接连到显示设备，例如PAL-D标准视频信号输出的摄像头经过该转换器直接接到VGA显示器显示信息。中国专利“多通道OSD视频叠加控制器”(申请号200810054007.6)公开了一种多通道视频叠加方案。该方案主要讲述了将任意用户自定义单色字符或图形基于位图方式叠加到多路非同步视频信号中，该设计方案中字符或图形由用户自定义，叠加需要外加存储器来存储字符或图形，仅适用于多通道的单色视频叠加，但不适用于计算机VGA接口的PAL-D视频叠加显示模式。
[0004]实用新型内容
[0005]本实用新型要解决的技术问题是提供一种支持PAL-D视频叠加的VGA显示模块结构。
[0006]本实用新型为解决公知技术中存在的技术问题所采取的技术方案是:
[0007]本实用新型的支持PAL-D视频叠加的VGA显示模块结构，包括:VGA输入接口、CVBS输入接口、视频解码图像叠加芯片、FPGA芯片、视频编码芯片和VGA输出接口 ；VGA输入接口和CVBS输入接同时与视频解码图像叠加芯片相连接，视频解码图像叠加芯片、FPGA芯片、视频编码芯片和VGA输出接口依次顺序连接。
[0008]本实用新型还可以采用以下技术措施:
[0009]所述的VGA输入接口与计算机VGA显示接口相接；VGA输入接口为DB15公口插座。
[0010]所述的CVBS输入接口与CVBS输出接口相接；CVBS输入接口为RCA JACK母口插座。
[0011]所述的视频解码图像叠加芯片为型号是ADV7181C的视频解码和图像数字化芯片。
[0012]所述的FPGA芯片是型号为EP3C5E144I7N的芯片。
[0013]所述的视频编码芯片是型号为ADV7125KST140的VGA视频编码芯片。
[0014]所述的VGA输出接口与VGA显示器显示接口相接；VGA输出接口为DB15母口插座。
[0015]本实用新型具有的优点和积极效果是:
[0016]本实用新型的支持PAL-D视频叠加的VGA显示模块结构中，VGA显示信号由VGA输入接口输入到视频解码图像叠加芯片，而PAL-D标准信号由CVBS输入接口输入到视频解码图像叠加芯片，信号依次经过视频解码图像叠加芯片、FPGA芯片、视频编码芯片和VGA输出接口，最终由VGA输出接口输出。本实用新型解决了计算机VGA显示画面与CVBS接口PAL-D信号叠加显示的问题，即插即用，无需安装软件驱动程序，具有操作灵活、结构简单，便于实际应用等优点。
【专利附图】
【附图说明】
[0017]图1是本实用新型的支持PAL-D视频叠加的VGA显示模块结构的示意图；
[0018]图2是本实用新型的支持PAL-D视频叠加的VGA显示模块结构中视频解码图像叠加芯片的电路管脚不意图；
[0019]图3是本实用新型的支持PAL-D视频叠加的VGA显示模块结构中视频编码芯片的电路管脚示意图。
【具体实施方式】
[0020]以下参照附图及实施例对本实用新型进行详细的说明。
[0021]图1是本实用新型的支持PAL-D视频叠加的VGA显示模块结构的示意图；图2是本实用新型的支持PAL-D视频叠加的VGA显示模块结构中视频解码图像叠加芯片的电路管脚示意图；图3是本实用新型的支持PAL-D视频叠加的VGA显示模块结构中视频编码芯片的电路管脚示意图。
[0022]如图1所示，本实用新型的支持PAL-D视频叠加的VGA显示模块结构，包括:VGA输入接口、CVBS输入接口、视频解码图像叠加芯片、FPGA芯片、视频编码芯片和VGA输出接口 ；VGA输入接口和CVBS输入接同时与视频解码图像叠加芯片相连接，视频解码图像叠加芯片、FPGA芯片、视频编码芯片和VGA输出接口依次顺序连接。
[0023]VGA输入接口与视频解码图像叠加芯片连接，CVBS输入接口与视频解码图像叠加芯片连接，视频解码图像叠加芯片与FPGA芯片连接，FPGA芯片与视频编码芯片连接，视频编码芯片与VGA输出接口连接。
[0024]VGA输入接口与计算机VGA显示接口相接，实施例中的VGA输入接口采用常规DB15公口插座，在工作过程中，VGA输入接口用于连接计算机等设备的VGA显示的DB15母口插座。
[0025]CVBS输入接口用于与显示设备的CVBS输出接口相接，实施例中的CVBS输入接口采用常规名称为RCA JACK母口插座，在工作过程中，CVBS输入接口用于连接CVBS接口设备的RCA JACK公口插座，以便接入PAL-D信号。
[0026]视频解码图像叠加芯片用于对VGA、PAL-D信号解码、数字化处理及视频叠加。如图2所示，实施例的视频解码图像叠加芯片采用亚德诺公司(Analog Devices)型号为ADV7181C的视频解码和图像数字化芯片，在PAL-D叠加工作过程中，视频解码图像叠加芯片负责将VGA和PAL-D解码，视频信号叠加，数字化处理成YUV标准的视频信号。
[0027]FPGA芯片用于对YUV标准的视频信号进行视频格式转换并输出。实施例中的FPGA芯片采用型号为Altera公司的EP3C5E144I7N的嵌入式芯片，在PAL-D叠加显示工作过程中，FPGA芯片负责将YUV标准的视频信号转换成标准的24位TFT信号。
[0028]视频编码芯片用于将标准的24位TFT信号编码为VGA显示输出信号。如图3所示，实施例中的视频编码芯片采用亚德诺公司(Analog Devices)的型号为ADV7125KST140的VGA视频编码芯片，在工作过程中，视频编码芯片负责将24位TFT信号编码为VGA显示信号并送出到VGA输出接口。
[0029]VGA输出接口用于与VGA显示器显示接口相接。实施例的VGA输出接口采用常规DB15母口插座，VGA输出接口 6用于连接VGA显示器的DB15公口插座。
[0030]本实用新型在使用过程中，PAL-D信号经过CVBS输入接口、VGA显示信号经过VGA显示接口同时输入到视频解码图像叠加芯片，经过视频解码、图像叠加、图像数字化过程转换成叠加的YUV标准的数字信号。叠加转换后的YUV数字信号输入到FPGA芯片，进行24位TFT信号格式转换。转换好的TFT信号输入到视频编码芯片进行编码，转换成标准的VGA信号送VGA输出接口，最终在VGA显示器上显示PAL-D和VGA叠加的视频图像。
[0031]实施例实验表明，本实用新型的支持PAL-D视频叠加的VGA显示模块结构，可将摄像头PAL-D格式视频和计算机VGA显示视频叠加显示，并且按键可控制叠加开关状态。打开置加时，显不摄像头作为如景，VGA作为背景视频的置加图像；关闭置加时，仅输出VGA视频图像。
[0032]以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例公开如上，然而，并非用以限定本实用新型，任何熟悉本专业的技术人员，在不脱离本实用新型技术方案范围内，当然会利用揭示的技术内容作出些许更动或修饰，成为等同变化的等效实施例，但凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均属于本实用新型技术方案的范围内。
【权利要求】
1.一种支持PAL-D视频叠加的VGA显示模块结构，其特征在于:上述VGA显示模块结构包括:VGA输入接口、CVBS输入接口、视频解码图像叠加芯片、FPGA芯片、视频编码芯片和VGA输出接口 ；VGA输入接口和CVBS输入接同时与视频解码图像叠加芯片相连接，视频解码图像叠加芯片、FPGA芯片、视频编码芯片和VGA输出接口依次顺序连接。
2.根据权利要求1所述的支持PAL-D视频叠加的VGA显示模块结构，其特征在于:VGA输入接口与计算机VGA显示接口相接；VGA输入接口为DB15公口插座。
3.根据权利要求1或2所述的支持PAL-D视频叠加的VGA显示模块结构，其特征在于:CVBS输入接口与CVBS输出接口相接；CVBS输入接口为RCA JACK母口插座。
4.根据权利要求3所述的支持PAL-D视频叠加的VGA显示模块结构，其特征在于:视频解码图像叠加芯片为型号是ADV718IC的视频解码和图像数字化芯片。
5.根据权利要求4所述的支持PAL-D视频叠加的VGA显示模块结构，其特征在于:FPGA芯片是型号为EP3C5E144I7N的芯片。
6.根据权利要求5所述的支持PAL-D视频叠加的VGA显示模块结构，其特征在于:视频编码芯片是型号为ADV7125KST140的VGA视频编码芯片。
7.根据权利要求1或6所述的支持PAL-D视频叠加的VGA显示模块结构，其特征在于:VGA输出接口与VGA显示器显示接口相接；VGA输出接口为DB15母口插座。
【文档编号】H04N21/41GK204104030SQ201420580196
【公开日】2015年1月14日 申请日期:2014年10月9日 优先权日:2014年10月9日
【发明者】张世强, 张凯, 宁立革 申请人:天津市英贝特航天科技有限公司