一种ptp网络精密时间同步终端装置制造方法
【专利摘要】本实用新型提供了一种PTP网络精密时间同步终端装置，微处理器分别与接口电路、网络物理层电路相连接，网络物理层电路还连接网络接口电路；接口电路为微处理器提供电源控制、烧写升级、串口数据通信接口和网络时间同步接口；微处理器通过与网络物理层电路配合，进行PTP精密时间同步协议报文的解析与打包、本地时钟的保持以及时间戳的产生；网络接口电路用于进行以太网络的报文通信。本实用新型设计合理，结构简单，功耗低，体积小，成本低，实现了PTP网络精密时间同步的主时钟以及从时钟两种终端模式。
【专利说明】一种PTP网络精密时间同步终端装置
【技术领域】
[0001]本发明属于网络通信【技术领域】，具体涉及到ΡΤΡ网络精密时间同步终端的实现装置。
【背景技术】
[0002]随着网络技术特别是以太网络技术的不断进步升级，网络与人类的生产生活已密不可分。而网络时间同步是保证网络正常运行的重要因素。
[0003]传统的ΝΤΡ网络时间同步协议同步精度在毫秒量级，已不能满足特定网络与特定场合的网络时间同步精度要求。
[0004]IEEE 1588标准，全称为网络测量与控制系统的精密时间同步标准，简称精密时间协议PTP，其基本思路是构造主从时钟模式进行网络精密时间的逐层同步。
[0005]PTP可以使用硬件辅助模式进行精密时间戳的获取来去除软件处理的不确定性的影响，进而提尚同步精度。
[0006]目前国内外众多厂商都针对PTP技术开发PTP主从时钟设备，但是结构复杂，研发成本大，短时期内不能普及应用。
【发明内容】
[0007]为了克服现有技术的不足，本发明提供一种设计合理、结构简单、功耗低、体积小、成本低的PTP网络精密时间同步终端装置。
[0008]本发明解决其技术问题所采用的技术方案是:包括接口电路、微处理器、网络物理层电路和网络接口电路；微处理器分别与接口电路、网络物理层电路相连接，网络物理层电路还连接网络接口电路；接口电路为微处理器提供电源控制、烧写升级、串口数据通信接口和网络时间同步接口 ；微处理器通过与网络物理层电路配合，进行PTP精密时间同步协议报文的解析与打包、本地时钟的保持以及时间戳的产生；网络接口电路用于进行以太网络的报文通信。
[0009]所述微处理器的型号为LPC1758FBD80。
[0010]所述网络物理层电路的型号为DP83640。
[0011]本发明的有益效果是:采用接口电路、微处理器、网络物理层电路与网络接口电路相联接构成。接口电路为微处理器提供电源控制、烧写升级、串口数据通信接口，并且作为网络时间同步接口，接口电路提供了外部10MHz频率源、外部PPS秒脉冲与时码输入接口及本地PPS秒脉冲与时码输出接口。网络接口电路用于进行以太网络的报文通信。微处理器通过与网络物理层电路配合，进行PTP精密时间同步协议报文的解析与打包、本地时钟的保持以及时间戳的产生。该装置实现了 PTP网络精密时间同步的主时钟以及从时钟两种终端模式。
【专利附图】
【附图说明】
[0012]图1是本发明的电气原理方框图。
[0013]图2是本发明的电子线路原理图。
【具体实施方式】
[0014]下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。
[0015]本发明包括:对整机进行控制的微处理器；接口电路，该电路与微处理器相连接；网络物理层电路，该电路分别与微处理器和网络接口电路相连接；网络接口电路，该电路与网络物理层电路相连接。
[0016]本发明的微处理器的型号为LPC1758FBD80。
[0017]本发明的网络物理层芯片的型号为DP83640。
[0018]图1是本发明的电气原理方框图，参见图1。在图1中，本发明由接口电路、微处理器、网络物理层电路、网络接口电路连接构成。微处理器分别与接口电路、网络物理层电路相连接。网络物理层电路分别与网络接口电路与微处理器相连接。微处理器通过与网络物理层电路配合，进行PTP精密时间同步协议报文的解析与打包、本地时钟的保持以及时间戳的产生。
[0019]在图2中，本实施例的接口电路由插座J1、集成电路U3、电阻R1、电阻R4、电容C1连接构成，集成电路U3的型号为ICS502MI，封装为SOIC8。3.3伏供电电压VDD由插座J1的10脚输入，电源地VSS由插座J1的9脚输入。插座J1的3、4、5、6、7脚接微处理器。插座J1的1、2、7脚接网络物理层电路。集成电路U3的1脚接插座J1的8脚。集成电路U3的5脚接网络物理层电路。插座J1的8脚通过电阻R4接网络物理层电路。集成电路U3的2、6、7脚接电源VDD，3脚接地VSS。插座J1的7脚通过电阻R1接电源VDD，通过电容C1接地VSS。
[0020]本实施例的微处理器由集成电路U1构成，集成电路U1的型号为LPC1758FBD80，封装为LQFP80。集成电路U1的14脚接插座J1的7脚、41脚接插座J1的6脚、60脚接插座J1的5脚、79脚接插座J1的3脚、80脚接插座J1的4脚。集成电路U1的49、50、69、70、71、72、73、74、75、76脚接网络物理层电路。集成电路U1的8、10、16、21、34、42、56、67、77脚接电源VDD，集成电路U1的9、12、24、33、43、57、66、78脚接地VSS。
[0021]本实施例的网络物理层电路由集成电路U2、电阻R2、电阻R3、电阻R11、电阻R12、电阻R13构成，集成电路U2的型号为DP83640，封装为LQFP48。集成电路U2的30脚接集成电路U1的49脚、31脚接集成电路U1的50脚、3脚接集成电路U1的76脚、4脚接集成电路U1的75脚、2脚接集成电路U1的74脚、40脚接集成电路U1的73脚、46脚接集成电路U1的72脚、45脚接集成电路U1的71脚、41脚接集成电路U1的70脚、1脚接集成电路U1的69脚。集成电路U2的13、14、16、17、27、28脚与网络接口电路相连。集成电路U2的30脚通过电阻R2接电源VDD，40脚通过电阻R3接地VSS，20脚通过电阻R11接电源VDD，5、42脚通过电阻1?13接地￥55，6、21、39、43脚通过电阻1?12接地￥55。集成电路U2的19、32、48 脚接电源 VDD，15、18、35、47 脚接地 VSS。
[0022]本实施例的网络接口由RJ45接口 J2、电感L1、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10构成，RJ45网络接口的型号为HR911105A。RJ45接口 J2的3脚与集成电路U2的14脚相连、6脚接集成电路U2的13脚、1脚接集成电路U2的17脚、2脚接集成电路U2的168脚。RJ45接口 J2的3脚通过电阻R5接电源VDD，6脚通过电阻R6接电源VDD，1脚通过电阻R7接电源VDD，2脚通过电阻R8接电源VDD。RJ45接口 J2的11脚通过串联电阻R10与集成电路U2的28相连接。RJ45接口 J2的10脚通过串联电阻R9与集成电路U2的27相连接。RJ45接口 J2的4、5、9、12脚接电源VDD。RJ45接口 J2的8、13、14脚接地GND。地VSS与地GND通过电感L1连接。
[0023]本发明的工作原理如下:
[0024]将本装置置于其相应的设备上，其通过插座J1进行连接。插座J1的10脚外接3.3伏电源VDD，9脚接地VSS，7脚接入外部10MHz频率源。本装置的集成电路U3是倍频芯片，通过图2所示连接配置其倍频系数为2.5，故将10MHz频率源输入倍频为25MHz的频率输出，经集成电路U3的5脚输入给集成电路U2。本装置上电进行集成电路U1、集成电路U2的初始化。3脚为串口输入端，4脚为串口输出端，其串口协议数据为TTL电平。RJ45接口 J2为网络数据的输入输出接口。如果外部连接网络，即可与其他PTP网络终端设备进行ARP协议通信，建立PTP通信连接。
[0025]本装置可以配置为PTP主时钟或者从时钟终端模式。
[0026]当本装置作为PTP主时钟终端时，插座J1的1脚接收外部时间源的PPS秒脉冲信息输入，4脚接收外部时间源的串口时码信息输入。通过这两路信息分别输入给集成电路U1的80脚与集成电路U2的22脚，集成电路U1解析出当前的串口时码信息，通过49、50脚控制集成电路U2在下一个PPS秒脉冲到来时启动本地时钟。本地时钟是以8ns为递增的一个加法器，当达到1秒计数后自动完成秒位时间的递增。集成电路U1通过49、50脚读取集成电路U2的相应寄存器的外部时间源PPS秒脉冲相对于本地时间的时间戳信息，然后在集成电路U1内部计算本地时钟的PPS秒脉冲与外部时间源PPS秒脉冲的差值，然后通过该差值来纠正本地时钟达到本地时钟锁定于外部时间源。插座J1的2脚接收来自于集成电路U2的本地输出PPS秒脉冲信号、5脚接收来自于集成电路U1的本地串行时码信息输出。
[0027]在集成电路U1内部，则根据PTP协议的主时钟参数要求打包PTP报文，依次加入IP报头、UDP报头及MAC报文信息，然后定时发送网络同步报文经76、75脚传送给集成电路U2。集成电路U2根据报文类别产生时间戳信息，集成电路U1通过49、50脚读取集成电路U2的相应寄存器的时间戳信息，并将其通过网络跟随报文发送给对应的其他PTP网络终端设备。网络报文通过集成电路U2的16、17脚发送到RJ45网络接口 J2的1、2脚后传送到以太网络。
[0028]作为PTP主时钟终端，其也会接收到其他PTP从时钟网络终端发送来的延时请求报文信息，经RJ45网络接口 J2的3、6脚接收网络报文电平信号传送给集成电路U2的14、13脚。在集成电路U2内部会根据报文类别进行相应处理，产生时间戳信息，然后集成电路U1通过49、50脚读取集成电路U2的相应寄存器的时间戳信息。集成电路U2通过71、72脚接收来自集成电路U2的45、46脚的网络报文信息，并在集成电路U1的内部进行报文的逐层解析，得到原始PTP报文，提取相应的参数值，打包构成延迟应答报文，将相应的时间戳信息置于其中发送给相应的PTP从时钟网络终端。
[0029]当本装置作为PTP从时钟终端时，其只能够从以太网络上获取来自于其他PTP主时钟设备或装置发送来的同步报文进行时间同步。RJ45网络接口 J2的1脚和4脚即使存在外部时间源信号也是不可用的。当本装置连接到以太网络，通过RJ45网络接口 J2接收到网络报文，然后通过3、6脚传送给集成电路U2的13、14脚。集成电路U2接收到网络报文后，会对其进行判断，如果是相应的PTP报文，会在集成电路U2内部产生时间戳信息，集成电路U1通过49、50脚读取集成电路U2的相应寄存器的时间戳信息。集成电路U2通过45、46脚将网络报文发送到集成电路U1的71、72脚。集成电路U1得到来自于集成电路U2的网络报文后，会对其进行解析判断是否为主时钟发送来的响应PTP同步报文，确认是同步报文信息后，才会纠正本地时钟。
[0030]为了获得网络延迟信息，达到时间同步的目的，PTP从时钟终端还需要向PTP主时钟终端发送延迟请求报文。集成电路U1根据PTP协议的从时钟参数要求打包PTP报文，依次加入IP报头、UDP报头及MAC报文信息，然后定时发送网络同步报文经76、75脚传送给集成电路U2。集成电路U2根据报文类别产生时间戳信息，集成电路U1通过49、50脚读取集成电路U2的相应寄存器的时间戳信息。网络报文通过集成电路U2的16、17脚发送到RJ45网络接口 J2的1、2脚后传送到以太网络。
[0031]当PTP从时钟终端获得其他PTP主时钟设备或终端发送来的延迟应答信息后，在集成电路U1内部对该报文进行逐层解析，得到相应的时间戳信息。集成电路U1然后根据时间戳信息进行时间延迟的计算，达到PTP从时钟终端同步于PTP主时钟设备或终端的目的。
[0032]作为PTP从时钟终端，插座J1的2脚接收来自于集成电路U2的本地输出PPS秒脉冲信号、5脚接收来自于集成电路U1的本地串行时码信息输出。
【权利要求】
1.一种PTP网络精密时间同步终端装置，包括接口电路、微处理器、网络物理层电路和网络接口电路，其特征在于:微处理器分别与接口电路、网络物理层电路相连接，网络物理层电路还连接网络接口电路；接口电路为微处理器提供电源控制、烧写升级、串口数据通信接口和网络时间同步接口 ；微处理器通过与网络物理层电路配合，进行PTP精密时间同步协议报文的解析与打包、本地时钟的保持以及时间戳的产生；网络接口电路用于进行以太网络的报文通信。
2.根据权利要求1所述的PTP网络精密时间同步终端装置，其特征在于:所述微处理器的型号为LPC1758FBD80。
3.根据权利要求1所述的PTP网络精密时间同步终端装置，其特征在于:所述网络物理层电路的型号为DP83640。
【文档编号】H04L7/00GK204258824SQ201420579542
【公开日】2015年4月8日 申请日期:2014年10月9日 优先权日:2014年10月9日
【发明者】王康, 胡永辉, 武建锋, 闫温合 申请人:中国科学院国家授时中心