高动态范围图像传感器的制作方法

本公开涉及电子图像传感器领域，并且更具体地涉及用于这种图像传感器的采样架构。

附图说明

在对应附图的图中，以示例而非限制的方式图示了此处公开的各个实施例，并且，在附图中，类似的附图标记标示相似的元件，其中：

图1图示了改良的4-晶体管像素的一个实施例，在其中，执行无损过阈值检测操作使得能够结合相关双采样进行有条件读出操作；

图2是图示了在图1的递进读出像素(progressiveread-outpixel)内的示例性像素周期的定时图；

图3和图4图示了用于图1的光电二极管、传输门和浮置扩散结构的在其对应的示意性截面图下方的示例性静电电位图；

图5图示了可以结合滤色器阵列对4x1四像素块聚合件执行的可替代拼接策略；

图6图示了可以用于使得能够从4x1四像素块的所选列读出模拟信号的电压拼接的列互连架构；

图7图示了在图5和图6的4x1四像素结构内的拼接模式读出操作的示例性定时图；

图8图示了具有与图像处理器、存储器、和显示器一起的有条件读出图像传感器的成像系统的一个实施例；

图9图示了结合图像处理操作可以在图8的成像系统内执行的操作的示例性序列；

图10将图1的有条件读出像素的实施例与“分离栅极”像素进行比较；

图11是图示了在图10的分离栅极像素内的示例性像素周期(重置/电荷积分/读出)的定时图；

图12图示了图10的分离栅极像素的示例性低光照和高光照操作，示出了在光电探测器、双控传输门和浮置扩散结构的示意性截面图之下的各种情况下的静电电位图；

图13图示了在图10的分离栅极像素内的可替代过阈值检测操作；

图14图示了四像素共享浮置扩散图像传感器架构，在该架构中，多对行传输门控制线和列传输门控制线耦合至在四个分离栅极像素中的每一个内的双栅极结构；

图15图示了分离栅极像素(四分离栅极像素块)的4x1块，其可以在如上所描述的拼接像素模式或者独立像素模式中操作，例如，参照图5；

图16图示了低功率图像传感器的一个实施例，该低功率图像传感器可以用于实施在图8的图像传感器内的组件电路系统；

图17图示了操作的序列，可以在图16的像素阵列、采样/保持组和比较器电路系统内执行该操作的序列以进行像素状态评价并且使得能够一行接一行的像素进行随后的adc操作；

图18a图示了根据图16的传感器架构和图17的操作序列的示例性定时图，包括分别对应于分离栅极和连续栅极像素阵列实施例的可替代tgc波形；

图18b和图18c示出了针对偶数行像素和奇数行像素可以采用的示例性读出序列；

图19图示了可以用于实施在图17中描绘的采样保持(s/h)电路系统的多组采样保持电路的一个实施例；

图20图示了大体上对应于在图18的定时布置内的s/h组使用时段的示例性样本和保持流水线；

图21图示了可以用于实施在图16中描绘的相同名称的部件的参考多路复用器、比较器输入多路复用器和比较器的各个实施例；

图22图示了可以在图16的实施例内部署的列共享可编程增益放大器和k:1adc输入多路复用器的各个实施例；

图23a图示了可以用于实施图16的k:1读出使能多路复用器和adc电路系统的读出使能多路复用器、adc使能逻辑和adc电路的各个实施例；

图23b图示了对应于图23a的转换信号定时图；

图24图示了具有用于进行读出-膨胀(dilation)操作的逻辑的图像传感器的示例性k列区；

图25图示了在有条件读出/重置图像传感器内的示例性子帧读出序列；

图26图示了扩展了子帧读出时间并且平滑(平衡)了跨帧时段的资源利用率的可替代读出方法；

图27更详细地图示了示例性6-1-6-1子帧读出，示出了在具有12行像素阵列的图像传感器实施例内的时隙利用率；

图28a图示了可替代的子帧序列，其中，在12-1-1-1图案中，在较长子帧之后为三个较短子帧的序列；

图28b图示了根据可替代定时增强方法设计的a＝13，13-1-1-1子帧读出序列；

图28c图示了根据可替代定时增强方法设计的a＝39，b＝3，39-3-3-3子帧读出序列；

图28d示出了针对20个行和80个时隙的另一调度方案，此次是针对a＝5和5-1-1-1策略；

图29图示了1-4-4-4子帧读出序列，该1-4-4-4子帧读出序列至少在子帧读出并发性方面表示图28a的12-1-1-1子帧序列的逆序列；

图30图示了另一死区时间子帧读出序列；在这种情况下具有3-1-6-1图案；

图31a图示了行逻辑电路的一个实施例，该行逻辑电路可以用于建立各种各样的运行时间和/或生产时间可选择的子帧序列，包括但不限于在图27至图30中所描绘的子帧序列；

图31b图示了行逻辑电路的另一实施例，该行逻辑电路可以用于建立各种各样的子帧序列，包括但不限于在图27至图30中所描绘的子帧序列；

图32a至图32c图示了关于图31a的序列定义存储器的可替代参数加载操作；

图33a至图33c将示例性子帧序列进行比较，在该示例性子帧序列中，读出操作分别以帧时段较均匀地分布、前加载和后加载；

图34a图示了缓冲电路的一个实施例，该缓冲电路可以用于从图33c的12-1-1-1子帧序列重构图像帧，其中仅仅部分子帧缓冲；

图34b图示了缓冲电路的可替代实施例，该缓冲电路使得能够从图33c的12-1-1-1子帧序列进行部分图像重构；

图35将更易伪影(artifact-prone)完全交错(fully-interleaved)读出方法(左)和更耐伪影帧中心短曝露方法(右)进行比较；

图36图示了在用于实现光电二极管状态的部分读出的部分导通传输门电压与针对其对部分读出信号进行测试以确定是否执行完整光电二极管读出和重置的有条件读出/重置阈值之间的关系；

图37图示了具有设置在焦平面外部的外围位置处的像素校准电路的“暗”列的像素阵列的一个实施例；

图38和图39图示了校准操作的示例性序列和在图37的校正电路内的对应的信号波形；

图40图示了在应用处理器和图像传感器内进行以实现部分导通传输门电压的可替代分析驱动校准的操作；

图41图形地图示了基于针对不足阈值和过阈值像素的adc值的集合对阈值相关的adc值的确定；

图42图示了在缺少上面所描述的混合读出模式或者对于其已经禁用这种模式的图像传感器内可以应用的可替代分析校准技术；

图43和图44图示了示例性“部分拼接”成像方法，在该“部分拼接”成像方法中，在针对给定图像帧的所有但非最后子帧的非拼接全分辨率模式下有条件地读出/重置像素阵列，并且然后在针对最后子帧的拼接降低的分辨率模式下无条件地读出/重置像素阵列；

图45图示了在像素阵列内的变化的图像帧读出/重构模式之间的定性差异；

图46图示了拼接使能像素阵列的示例性部分、以及对应的滤色器阵列(cfa)元件；

图47图示了关于像素拼接组的选择性图像重构的示例；

图48图示了用于组合在全分辨率像素值的亮光照重构中的拼接和非拼接读出结果的示例性方法；

图49和图50图示了预测在拼接组像素内的帧结束电荷累积状态以便求值对拼接读出的全分辨率像素贡献的更详细示例；

图51图示了双线性插值，该双线性插值可以应用于在低光照条件确定之后生成用于拼接组定界的像素集的像素的最后全分辨率像素值；

图52图示了具有有条件读出/重置像素阵列、列读出电路系统、行逻辑和读出控制逻辑的图像传感器的一个实施例；

图53图示了示例图像传感器架构，在该示例图像传感器架构中，像素阵列的每个像素块夹设在上读出块与下读出块之间；

图54图示了示例性成像传感器实施例，在该示例性成像传感器实施例中，过采样因数在最小值与最大值之间动态变化；

图55a图示了在各个亮度级时发生的示例性组的像素电荷积分分布和给出n:1:1:1扫描序列的对应读出/重置事件；

图55b是图示了对于参照图55a论述的四个子帧和八个亮度级中的每一个的示例性像素状态评价结果和读出事件的图表；

图55c图示了对应于在图55a的示例性亮度范围内的有效读出事件的各个电荷积分周期；

图56a图示了图55c的与n:1:1:1扫描序列相邻的示例性电荷积分分布、以及对应的电荷积分分布，这些电荷积分分布是在采样因数从4降至1同时保持相同的长子帧持续时间并且针对每个过采样扫描序列将余下的帧时段平均分在一个或者多个短子帧之间；

图56b图示了针对在图56a中示出的相同扫描序列类的电荷积分分布，但是在短子帧结束时应用升高的有条件读出阈值以避免低光照有条件读出事件；

图57图示了一组操作，该组操作可以在有条件读出图像传感器或者相关集成电路内执行以至少部分地基于所成像的场景来动态地按比例缩放传感器的动态范围和功耗；

图58示出了在曝露家族操作的扫描序列之间的动态转变的示例；

图59图示了进行如参照图57和图58所描述的曝露设置和动态范围按比例缩放操作的图像传感器实施例；

图60图示了可以用于实施图59的控制逻辑的控制逻辑电路的一个实施例；

图61图示了可以用于实施图60的直方构造函数的直方构造函数的一个实施例；

图62图示了以对数标尺计的光电电荷积分范围，示出了示例性本底噪声、有条件读出阈值和饱和阈值；

图63图示了在扫描序列家族的上下文中的短曝露像素值的求和，在该扫描序列家族中的每一个分别包括一个、两个或者三个短子曝露；

图64图示了可以用于实施图63的两帧重构模块的模糊减轻的图像重构函数的一个实施例；

图65图示了在图64的曝露平衡单元内进行的示例性曝露平衡操作；

图66图示了应用于在图64的两帧重构逻辑内的平衡短曝露的噪声滤波器的示例性实施例；

图67图示了图64的最小差查找的一个实施例；

图68图示了通过使用平衡的短曝露值和长曝露值和从最小差查找单元输出的以亮度为索引的最小差值而进行的示例性实际差查找操作；

图69图示了通过使用滤波得到的短曝露值、平衡的长曝露值和从实际差查找单元输出的差值而进行的示例性曝露合并操作；

图70图示了可替代扫描序列家族，在该可替代扫描类型家族中，另外的单独的长子曝露已经分为中间持续时间子曝露；

图71图示了在包括多个长曝露子帧或者中间曝露子帧的实施例或者配置中的实际合并率查找函数的可替代实施方式；

图72图示了结合图71的多分量实际合并率查找而应用的曝露合并函数的一个实施例；

图73图示了示例性传感器抽取模式，在此处图示的各个传感器实施例内可以采用该示例性传感器抽取模式以使得能够生成减小的分辨率预览图像，或者在记录视频帧之前采用该示例性传感器抽取模式；

图74a图示了可替代抽取读出模式，在该可替代抽取读出模式中，使用非预览像素行中的至少一些来捕获短子曝露数据以便表征所预览的场景的动态范围和/或运动特征；

图74b将参照图71和图72描述的基本和短曝露数据采集抽取读出模式进行比较；

图75图示了具有屏蔽暗校正块的像素阵列；

图76a图示了2:1视频捕获抽取模式，在该2:1视频捕获抽取模式中，将未使用的像素列应用于模仿暗列读出；

图76b图示了关于全分辨率时间过采样像素阵列的示例性暗模仿；

图77图示了用于在有条件读出图像传感器内的多个像素读出模式的示例性定时图，包括如上面所描述的有条件和无条件读出模式以及暗模仿读出模式；

图78图示了用于模仿暗像素读出的更完整的定时图，示出了在像素阵列、采样保持逻辑、比较器和adc电路系统内的操作的流水线序列；

图79图示了支持参照图76至图78论述的模仿暗读出操作的示例图像传感器架构；

图80图示了可以用于实施图79的图案控制器的暗列图案控制器的一个实施例；

图81图示了修改为支持暗模仿读出的读出使能逻辑电路的一个实施例；

图82图示了在图81的读出使能逻辑电路内可以部署的读出/暗模仿逻辑电路的一个实施例；以及

图83图示了应用暗模仿读出数据以执行行噪声校正的有条件读出图像传感器的一个实施例。

具体实施方式

在此处公开的各个实施例中，过采样图像传感器在曝露时段的相应子帧期间，在全分辨率读出模式和降低的分辨率(增强的低光照敏感度)读出模式两者下进行操作。通过该布置，维持了图像传感器的空间分辨率，同时还增强了低光照敏感度。在多种实施例中，根据基于子帧读出自身的光照强度的确定，而选择性地应用于最终的图像重构中。在其它实施例中，对子帧时段进行可编程地控制，以在实现期望的成像结果效果的同时，平衡读出电路系统的利用、并且限制机载数据存储需要。在另外的实施例中，根据读出结果和/或参考电荷注入，来校准用于触发有条件读出操作的二进制阈值。这些和其它特征和益处将在下文更加详细地公开。

具有无损阈值检测的高snr图像传感器

虽然三晶体管(3t)像素架构适用于许多应用，但是具有设置在光电二极管与浮置扩散结构区域之间的“传输门”的四晶体管(4t)设计，提供了许多优点。首先，可以在不干扰光电二极管的电荷状态的情况下，对充当从光电二极管传输的电荷的临时存储装置的浮置扩散结构进行重置(例如，耦合至vdd)和读出，从而使得能够进行相关双采样(cds)操作，在该相关双采样(cds)操作中，对浮置扩散结构的状态进行两次读出；在重置之后立即进行读出(“重置状态”样本或者噪声样本)，并且然后在从光电二极管传输电荷之后再次进行读出(“信号状态”样本)，由此使得能够从光电二极管输出信号减去本底噪声(即，从信号状态样本减去重置状态样本)，从而显著改进snr。另一优点是，违反直觉地，更紧凑的像素设计，如，在光电二极管与源极跟随器晶体管之间的开关型连接(即，经由传输门和浮置扩散结构)，使得能够在多个光电二极管之间共享源极跟随器晶体管以及重置晶体管和存取晶体管。例如，仅仅需要7个晶体管以实施具有共享的源极跟随器、重置晶体管和存取晶体管的4个“4t”像素的组(即，4个传输门加3个共享晶体管)，由此实现平均每像素1.75个晶体管(1.75t)。

在像素读出方面，在3t像素中，在光电二极管与源极跟随器之间的直接连接，使得能够在不干扰正在进行的光电荷积分的情况下读出光电二极管的电荷状态。该“无损读出”能力在上述的有条件重置操作的背景下尤其有利，这是由于，可以在积分时段之后对3t像素进行采样，并且，如果采样操作指示电荷电平保持为低于预定阈值，则有条件地使其继续对电荷求积分(即，不重置)。相反，作为4t像素读出的部分的、在光电二极管与浮置扩散结构之间传输的电荷，干扰了光电二极管的状态，从而向有条件读出操作提出了挑战。

在下文结合图1至图4描述的许多实施例中，按照将重置阈值与像素样本生成分离的方式来操作改良型4t像素架构，以实现无损(并且仍然相关双采样的)过阈值确定。即，不是读出累加在光电二极管内的电荷的净电平(即，像素采样操作)并且基于该读出有条件地重置光电二极管(即，如在3t像素采样操作中的那样)，而是执行初步的过阈值采样操作以使得能够检测到在光电二极管内的过阈值状态，其中完整光电二极管读出(即，像素样本生成)根据该初步的过阈值检测结果有条件地执行。事实上，不是根据从完全光电二极管读出而获得的像素值，来有条件读出光电二极管；而是根据初步地无损地确定是否已经超过阈值的结果，来有条件地进行完整光电二极管读出；在至少一个实施例中，一种方法通过将有条件读出阈值与像素值生成相分离而实现。

图1图示了改良的4t像素100的一个实施例，该改良的4t像素250在此处称为“递进读出像素”或者“有条件读出”像素，在其中执行无损过阈值检测操作使得能够结合相关双采样进行有条件重置/读出操作。如下文更加充分地阐释的，过阈值检测涉及光电二极管状态的受限读出，当确定指示过阈值条件时，这将触发光电二极管状态的更完全的读出。即，从受限过阈值检测读出递进到完整读出(后者根据过阈值检测结果而有条件地进行并且因此称为有条件读出)，顺序地读出像素100。

仍然参照图1，有条件读出像素100包括设置在光电二极管110(或者任何其它实用的光敏元件)与浮置扩散结构节点112之间的传输门101、以及耦合在传输门行线(tgr)与传输门101之间的传输使能晶体管103。传输使能晶体管103的栅极耦合至传输门列线(tgc)，从而使得，当启动tgc时，经由传输使能晶体管103将在tgr上的电位供应(减去任何晶体管阈值)至传输门101的栅极，由此使得能够将累加在光电二极管110内的电荷传输至浮置扩散结构112并且由像素读出电路系统感测。更加具体地，将浮置扩散结构112耦合至源极跟随器105(放大元件和/或电荷到电压转换元件)的栅极，源极跟随器105自身耦合在电源干线(在该示例中是vdd)与读出线vout之间，以使得能够将表示浮置扩散结构电位的信号输出至在像素外部的读出逻辑。

如图所示，将行选择晶体管107耦合在源极跟随器105与读出线之间以使得能够通过相应像素行多路访问读出线。即，将行选择线(“rs”)耦合至在相应像素行内的行选择晶体管107的控制输入，并且在独热基础上进行操作以便一次为感测/读出操作选择一个像素行。也将重置晶体管109设置在递进读出像素内，以使得能够将浮置扩散结构可切换地耦合至电源干线(即，当重置门线(rg)启动时)并且由此将其重置。可以通过并行地完全地导通传输门101(例如，通过在tgr为高时断言tgc)和重置晶体管109，或者仅仅通过将光电二极管连接至重置状态浮置扩散结构，来重置光电二极管自身连同浮置扩散结构。

图2是图示了在图1的递进读出像素内的示例性像素周期的定时图。如图所示，像素周期被分成5个时段或者阶段，这些时段或者阶段对应于所执行的用于在最后2个阶段中产生最终的递进读出的不同操作。在第一阶段(阶段1)中，通过并行地断言在tgr、tgc和rg线上的逻辑高信号以导通传输使能晶体管103、传输门101和重置晶体管109，来在光电二极管和浮置扩散结构内执行重置操作，从而经由传输门101、浮置扩散结构112和重置晶体管109将光电二极管110可切换地耦合至电源干线(图示的序列可以开始于无条件重置(例如，在帧开始时)，并且也可以开始于前述有条件读出/重置操作)。为了结束重置操作，降低tgr信号和rg信号(即，应用在相同名称的信号线上的信号)，从而断开传输门101(和重置晶体管109)，从而使得光电二极管能够响应于在紧接着的积分阶段(阶段2)中的入射光而累加(或者积分)电荷。最后，虽然在图2中示出的重置操作期间行选择信号变为高，但是这仅仅是实施专用的行解码器的结果，该行解码器在每当结合行专用操作对给定行地址进行解码时都提高行选择信号(例如，在针对给定行进行的重置期间提高tgr信号和rg信号)。在可替代的实施例中，行解码器可以包括用于在重置期间抑制行选择信号的断言的逻辑，如在图2中的虚线rs脉冲所示。

在积分阶段结束时，重置浮置扩散结构(即，通过使rg信号发出脉冲以将浮置扩散结构耦合至电源干线)并且然后通过采样保持元件在列读出电路内对其进行采样。事实上，重置和采样操作(在图2中显示为阶段3)对浮置扩散结构的噪声电平进行采样；并且在示出的实施例中，通过断言用于所关注的像素行的行选择信号(即，由rsi选择的“第i”像素行)、同时在使重置状态采样保持信号(shr)发出脉冲以经由读出线vout将浮置扩散结构的状态传输至在列读出电路内的采样保持元件(例如，开关接入电容性元件)，来执行该重置和采样操作。

在阶段3中获取噪声样本之后，在阶段4中，通过将tgr线提高至部分导通的“过阈值检测”电位vtgpartial、与此同时导通传输使能晶体管103(即，通过断言逻辑高的tgc信号，虽然在本实施例中tgc已经导通)，来执行过阈值检测操作。通过在图3和图4中图形地图示的该操作，将vtgpartial供应至传输门101以将传输门切换至“部分导通”状态(“tg部分导通”)。参照图3和图4，在其对应示意性截面图下方示出了用于光电二极管110(在本示例中是钉扎光电二极管)、传输门101和浮置扩散结构112的静电电位图。应注意，所描绘的静电电位的电平不旨在，在实际或者仿真的器件中产生的电平的精确表示，而是意在用于图示像素读出阶段的操作的大体的(或者示意的)表示。在将vtgpartial供应至传输门101时，在光电二极管110与浮置扩散结构112之间形成较浅的沟道电位121。在图3的示例中，在过阈值检测操作(阶段4)之时，累加在光电二极管内的电荷的电平不提高至电荷经由部分导通的传输门的浅沟道电位溢出(例如，被传输)至浮置扩散结构所需的阈值电平。因此，因为累加的电荷电平未超过由将vtgpartial供应至传输门101的控制节点而建立的溢出阈值，所以从光电二极管至浮置扩散结构不存在溢出，而是累加的电荷保留在光电二极管内不受干扰。相反，在图4的示例中，累加的电荷的电平更高，超过溢出阈值，从而使得累加的电荷的部分(即，电荷载流子的在传输门部分导通静电电位上方的子集)溢出到浮置扩散结构节点112中，其中剩余的累加的电荷保留在光电二极管中，如在122处所示。

仍然参照图2、图3和图4，在过阈值检测阶段4结束之前，在单状态采样保持元件内(即，响应于信号shs的断言)对浮置扩散结构的电荷电平进行采样和保持，以产生阈值测试样本——该阈值测试样本是在信号状态样本与之前获得的重置状态样本之差——以相对于有条件读出阈值对该阈值测试样本进行求值。在一个实施例中，有条件读出阈值是模拟阈值(例如，响应于比较/转换选通信号的断言，而与在感测放大器中的阈值测试样本进行比较)，该模拟阈值设置或者编程为高于采样本底噪声的设置，但是又低得足以使得能够经由浅传输门沟道而检测到最小电荷溢出。可替代地，可以响应于比较/转换信号的断言而将阈值测试样本数字化(例如，在也用于生成最终像素样本值的模数转换器内)，并且然后与数字有条件读出阈值进行比较，再一次地，设置为高于本底噪声(或者编程为高于本底噪声的设置)，但是又低得足以使得能够检测到痕量电荷溢出。无论发生上述哪种情况，如果阈值测试样本指示没有发生可检测溢出(即，阈值测试样本值小于有条件读出溢出阈值)，那么将光电二极管视为处于在图3中示出的不足阈值状态下，并且在紧接着的有条件读出阶段(阶段5，最终阶段)中将tgc线保持为低，以针对递进读出操作的剩余部分禁用传输门101——事实上，禁用进一步从光电二极管读出并且由此使光电二极管能够在不干扰到至少另一采样时段的情况下继续对电荷求积分。相反，如果阈值测试样本指示溢出事件(即，阈值测试样本大于有条件重置/溢出阈值)，那么在有条件读出阶段期间，使tgc线发出脉冲、与此同时用完全导通的“剩余部分传输”电位vtgfull供应至tgr线，从而使得能够经由完全深度的传输门沟道(123)将在光电二极管110内的电荷(即，如图4所示的电荷122)的剩余部分传输至浮置扩散结构112；从而使得，在阶段4中的过阈值传输与在阶段5中的剩余部分传输之间，将自从在阶段1中的硬重置以来累加在光电二极管内的电荷，完全地传输浮置扩散结构，在该浮置扩散结构处该电荷在像素读出操作中可以被感测。在示出的实施例中，像素读出操作通过在有条件读出阶段5期间顺序地使shs信号和比较/转换选通发出脉冲来实现，虽然这些脉冲中的任一或者两者可以可选地在没有过阈值检测的情况下得到抑制。应注意，光电二极管的有条件读出(即，通过使tgc发出脉冲并且将vtgfull供应在tgr上来实现)，有效地重置了光电二极管(即，将所有电荷汲出至浮置扩散结构)；而抑制有条件读出，使得光电二极管的积分状态不受干扰。因此，在阶段5中执行有条件读出操作，有条件地重置光电二极管，以便为在以后的采样时段(子帧)中再次进行积分做准备、或者以便避免重置光电二极管以使得能够在随后的采样时段中进行累加积分。由此，无论发生哪种情况，都在阶段5后进行新的积分阶段，其中，针对整个帧(或者曝露)时段的每个子帧，在新帧中重复硬重置之前，重复阶段2至阶段5。在允许跨过帧边界的累积积分的其它实施例中，可以执行硬重置操作以初始化图像传感器，并且在之后的不确定时间周期期间省略硬重置操作。

在示出的实施例中，像素阵列的每列由共享的元素像素填充，其中每4个像素形成四像素单元150并且包含了相应的光电二极管110(pd1至pd4)、传输门101、和传输使能晶体管103，但是共享了浮置扩散结构节点152、重置晶体管109、源极跟随器105和行选择晶体管107。通过这种布置，平均每像素晶体管计数为2.75(即，11个晶体管/4个像素)，由此实现了较高效的2.75t像素图像传感器。

图像抽取和像素拼接

此处描述的多个有条件读出图像传感器实施例可在产生小于最大图像分辨率的抽取模式中操作。例如，在一个实施例中，能够在静止图像模式中生成8mp(8兆像素)输出的图像传感器，在抽取的高清晰度(hd)视频模式中产生2mp输出；4:1的抽取率(在每个模式中可以应用更高或者更低的分辨率，并且在可替代的实施例中也可以实现其它的抽取模式和抽取率；而且，如果静止帧纵横比和视频帧纵横比不同，那么传感器的一些面积区域在一个模式或者其它模式中可能根本不使用)。

虽然可以设置后数字化逻辑以抽取全分辨率数据(例如，在adc组的输出处的片上逻辑、或者片下处理逻辑)，但是在多个实施例中，应用了在像素阵列内的像素电荷聚合或者“拼接”以及/或者在采样和保持存储元件内的电压拼接，来实现预数字化(即，实现预adc，并且由此实现模拟)抽取，从而消除了裸片消耗和功率消耗型数字拼接逻辑，并且从而在许多情况下产生了在抽取的输出中的改进的信噪比。

图5图示了可以关于4x1四像素块150的聚合件和在170处示出的滤色器阵列(cfa)片段而执行的像素拼接/抽取策略。在示出的实施例中，在每个四像素块150内的四个像素(关于cfa片段在150.1至150-4处示出的)包含相应光电二极管110(pd1至pd4)、传输门101和传输使能晶体管103，但是共享了浮置扩散结构节点152、重置晶体管109、源极跟随器105和行选择晶体管107。通过这种配置，平均每像素晶体管计数为2.75(即，11个晶体管/4个像素)，由此实现了较高效的2.75t像素图像传感器。

如图所示，cfa片段170(即，足够演示cfa图案的传感器宽cfa的部分)包括在每个3x3像素组的角部像素处的类似颜色的滤光器元件的聚合件。由此，绿色滤光器元件设置在阴影像素“g”之上，蓝色滤光器元件设置在条纹像素“b”之上，并且红色滤光器元件设置在散点像素“r”之上。在这种布置中，设置在相同四像素块中的每对类似滤光的像素(即，通过相同颜色滤光器元件r、g或者b进行了滤光处理)由此允许在它们的共享浮置扩散结构内进行电荷拼接，如下文详细描述的。进一步地，参照图6，通过将在每列中的像素对与耦合至相同行线的类似滤光的/相同颜色平面的像素对之间的列偏移固定(即，在示出的示例中，固定为两列的间距)，并且通过在像素阵列181的列读出点处设置开关元件(即，在采样保持电路系统183内的开关元件191和192)，可以将在采样保持电路系统183内的两对电荷拼接像素的结果“电压拼接”，由此，在sa/adc块185的adc元件内进行数字化之前，将在每个3x3像素组中的4个角部像素组合在一起(即，聚合、拼接)。

图7图示了在图5和图6的4x1四像素结构内的拼接模式读出操作的示例性定时图。在示出的示例中，在锁定步骤中，操作用于像素行i和行i+2的行线，以在给定的四像素块的共享浮置扩散结构内实现2:1电荷拼接。更加具体地，一致地断言用于4x1四像素块(或者，这种四像素块的行)的像素行1和像素行3的行信号，在这之后，在前进到断言用于4x1四像素块的下一行的行信号之前，进行用于像素行2和像素行4的行信号的锁定步骤断言。在采样保持开关元件(例如，如在图6中示出的采样保持块183的191和192处)内建立横向连接，以实现2:1电压拼接，并且由此实现整体4:1模拟信号求和以及伴随而来的图像抽取。

更加具体地参照图7，在锁定步骤中，操作用于行1和行3的行选择信号(rs1,3)、重置门信号(rg1,3)和行传输门信号(tgr1,3)，以在硬重置阶段1期间，重置所选像素行的光电二极管和共享浮置扩散结构；在积分阶段2期间，允许进行电荷积分；在阈值测试阶段3期间，确定在4个像素的每个列交错(column-interleaved)的聚合件(即，如参照图5和图6描述的3x3角部像素)内的电荷拼接电荷累积结果和电压拼接电荷累积结果是否超过有条件读出阈值；并且，如果检测到过阈值条件，在有条件读出阶段4中，有条件地读出并且数字化在对象像素聚合件内的完全电荷拼接和电压拼接的累积电荷，这是在输出阶段5中将数字化的像素值传输到下游的(片上或者片下)处理逻辑之前进行的。逐一地考虑这些阶段，在硬重置阶段1中，使行传输门信号tgr1和tgr3发出脉冲达vtgfull(如在200处所示)，同时提高列传输门信号tgc，由此将累积的电荷从光电二极管pd1和pd3传输到它们的共享浮置扩散结构节点。在光电二极管到浮置扩散结构的电荷传输之后，在202处，使重置信号rg发出脉冲，以清除来自浮置扩散结构的电荷，为在阶段2中的紧接着的电荷积分做准备。在阈值测试阶段3开始时，再次使重置信号发出脉冲(204)以重置浮置扩散结构，并且然后，在206和208处(在断言rsi时)，使信号shrsa和shradc发出脉冲，以将浮置扩散结构的重置状态的样本捕获在用于感测放大器和adc的采样保持元件内。在捕获之后，开关191闭合，以在用于列1和列3的重置信号采样保持元件之间进行电压共享，由此产生表示列1和列3浮置扩散结构的平均数的重置信号。在210处，将tgr1和tgr3提高到部分导通传输电位vtgpartial，以便如果在一列中的对象像素的光电二极管中的任一或者两者中存在过阈值条件、那么使得电荷能够溢出到共享浮置扩散结构。然后，在212处，使shssa信号发出脉冲，以捕获浮置扩散节点的信号状态。随后，使开关191闭合，以在用于列1和列3的阈值比较采样保持元件之间进行电压共享，由此对两个电荷拼接溢出样本进行电压拼接。通过降低tgc信号并且断言比较选通(214)以触发在列1或者列3中的任一的感测放大器内的阈值比较(另一个可以被禁用)，来结束阈值测试阶段，从而将来自4个电荷/电压拼接像素的聚合溢出电荷与有条件读出阈值进行比较。如果比较结果指示过阈值条件，在将vtgfull供应于tgr1和tgr3线期间，在216处，使在列1和列3两者上的tgc信号发出脉冲，(由此，使得能够将光电二极管pd1和pd3完整读出到在对应的四像素块内的共享浮置扩散结构)，并且然后，在218处，提高shsadc信号，以将浮置扩散结构节点的信号状态捕获在每列中的信号状态采样保持元件内。随后，使开关191闭合，以在用于列1和列3的信号状态采样保持元件之间进行电压共享(即，对电荷拼接浮置扩散结构内容进行电压拼接)。之后，在220处，使转换选通发出脉冲，以触发关于捕获在采样保持电路(若存在)内的电压/电荷拼接信号状态adc操作(用于列1或列3中的任一，但是两者均不是必要的)，之后在阶段5中，传输adc输出。如上面所论述的，如果在阈值测试阶段4中未检测到过阈值条件，那么可以抑制adc操作和数据传输操作以节电并且减小信令带宽。

图像传感器架构、系统架构

图8图示了具有图像传感器241、图像处理器243、存储器245和显示器247的成像系统240的一个实施例。图像传感器241包括由根据此处公开的任何实施例的时间上过采样的有条件读出像素构成的像素阵列151，并且还包括上述的像素控制和读出电路系统，该像素控制和读出电路系统包括行逻辑255、列逻辑257、线路存储器259和phy261。图像处理器243(其可以实施为片上系统等)包括图像信号处理器(isp)271和应用处理器273，图像信号处理器(isp)271和应用处理器273经由一个或者多个互连总线或者链路276彼此耦合。如图所示，isp271经由phy267(以及一个或多个信令链路262，其例如可以通过移动行业处理器接口(“mipi”总线)或者任何其它实用的信令接口实施)而耦合以接收来自像素阵列的成像数据，并且isp和应用处理器经由互连276而耦合至存储器控制接口275和用户界面端口277。进一步地，如下文阐释的，互连276也可以经由边信道278耦合至isp271的图像传感器接口(即，通往phy267的isp接口)，以使得应用处理器能够按照模仿图像传感器的方式向isp传送数据。

仍然参照图8，成像系统240进一步包括耦合至图像处理器243的存储器控制接口275的一个或者多个存储器部件245。在示出的示例中，并且在下文的论述中，假设存储器部件包括可以动态随机存取存储器(dram)，该动态随机存取存储器(dram)可以用作用于图像子帧数据的缓冲器和/或用于其它功能的帧缓冲器。存储器部件可以附加地包括用于长期存储处理过的图像的一个或者多个非易失性存储器。

用户界面端口277耦合至用户显示器247，该用户显示器247自身可以包括用于存储待向用户显示的图像(例如，静止图像帧或者视频帧)的帧存储器(或者帧缓冲器)。虽然未在图中示出，但是用户界面端口277也可以耦合至键盘、触摸屏、或者能够向图像处理器243提供对应于用户输入的信息的其它用户输入电路系统，该信息包括可以用于在图像传感器241内配置抽取模式的操作模式信息。虽然也未在图中示出，但是图像处理器243可以通过边带信道或者其它控制接口耦合至图像传感器241，以允许向图像传感器传输操作模式、配置信息、操作触发指令(包括图像捕获指令、配置编程指令等)等。

图9结合图像处理操作，图示了可以在图8的成像系统内执行的操作的示例性序列。开始于291，应用处理器关于存储器控制接口275并且由此关于存储器ic245而配置isp271，用于dma(直接存储器存取)操作。通过这种布置，使isp能够操作在图像传感器241和存储器ic245之间的dma控制器，从而逐行地接收来自图像传感器241的子帧数据(如在293处所示)并且将该子帧数据传输至存储器ic。由此，实际上，将在图像传感器241内通过时间上过采样而生成的子帧数据通过isp直接管线输送到存储器ic(例如，dram)，在该存储器ic处可以通过应用处理器存取这些子帧数据。应注意，在示出的实施例中，可以一个接一个地将子帧加载到存储器中，直到已经接收并且存储了最后的子帧(即，在判定框295中，反映了逐帧存储循环及其最终的终止)。在可替代实施例中，可以通过省略将最后的子帧存储在存储器ic245中、而是将最后的子帧直接传送到应用处理器273，来优化该过程。在其它实施例中，子帧读出是交错的，从而使得isp可以从不同的不完整的子帧接收到接续的行、并且将它们按照其被存储的、或者按照它们在297处被检索的方式，进行整理。即，如在297处所示，应用处理器检索并且组合(例如，按其它的方式求和或者组合)已经存储的子帧，以产生合并的(积分的)图像帧，从而使得，不是将最后的子帧存储在存储器中、并且然后随即读出该子帧，而是可以将最后的子帧直接传送到应用处理器、以用作用于子帧数据合并的起始点。无论在哪种情况下，在299处，应用处理器配置isp271用于在图像处理模式中操作，并且，在301处，将图像帧数据(即，通过采用任何适用的应用的预处理或者压缩的、时间上过采样的图像传感器数据的合并)输出至isp的图像传感器接口(即，经由信道278，输出至isp的前端)，从而模仿图像传感器将完全图像帧传送到isp271。在303处，isp对由应用处理器传送的图像帧进行处理，以产生最后确定的图像帧，从而例如将完成的(处理过的)图像帧写入dram或者非易失性存储器(即，存储器ic245中的一个或者两者)，并且/或者直接写入在显示器247内的帧缓冲器，以使得能够向系统用户显示该图像。

分离门架构

图10将图1的有条件读出像素100的实施例与改良的像素架构310进行比较，该改良的像素架构310此处称为“分离门”有条件读出像素或者分离门像素。在示出的实施例中，如像素100一样，分离门像素310包括与相同的浮置扩散结构112一起的光电二极管110、重置晶体管109、源极跟随器105和读出选择晶体管107，但是省略了传输使能晶体管103和单控传输门101，以支持分离双控传输门311。参照细节图320，双控传输门(或者“双门”)包括不同的(分开的)行传输门元件和列传输门元件321和323，该行传输门元件和列传输门元件321和323彼此相邻地设置在光电探测器110(pd)与浮置扩散结构112(fd)之间的衬底区域之上。行传输门元件和列传输门元件(321和323)分别耦合至行控制线和列控制线，以接收行控制信号和列控制信号，tgr和tgc，并且由此被独立地(分开地)控制。如下文进一步详细论述的，通过省略在串联耦合的晶体管之间(并且由此在相邻栅极端子之间)通常需要的源极/漏极注入，行传输门元件和列传输门元件可以彼此足够紧密地设置，从而使得，当tgr和tgc两者被断言(在用于提供电荷传输的信号电平下)时，所得的重叠的静电场将形成连续的增强沟道325，而当tgr和tgc中的任一个被去断言(在用于防止电荷传输的信号电平下)时，维持使得沟道中断的能力。因此，由在像素100中的传输门101和传输使能晶体管103的组合操作实现的逻辑and功能，可以在充分地更紧凑的双控门311内实现，从而减少了与像素100相关的晶体管或者晶体管的重要部分的像素占用面积(即，裸片面积消耗)。在四像素布局的情况下，例如，双门布置将每像素晶体管计数从2.75t(即，在采用了像素100的情况下)降低到大概1.75t至2t，这取决于双门实施方式。除了减少非光照聚集(non-light-gathering)的像素占用面积之外，双门设计允许在电荷积分(光累积)时段期间向该一个或多个传输门施加负电位，以减少pd至fd泄漏电流和传输门暗电流，该功能在实施例100中不可用，这是因为在传输使能晶体管103中，负tgr电压可以对于的衬底二极管将源极/漏极破坏性地正向偏置。进一步地，与每当tgc降低时就在像素100的传输门101处产生的浮置电位相反，行传输门元件321和列传输门元件323持续地耦合至信号驱动源、并且从而持续地被驱动至驱动器输出电压(即，不是浮置的)，潜在地减少在像素读出操作中的噪声。

图11是图示了在图10的分离门像素内的示例性像素周期(重置/电荷积分/读出)的定时图。如在上述的实施例中一样，像素周期被分成与不同的操作相对应的五个时段或者阶段，这些不同操作被执行以在最后两个阶段中产生最终递进读出(像素也可以提供跳过阶段4的无条件读出序列)。参照在图10中的分离门像素310和图11两者，在阶段1中通过如下方式在光电二极管和浮置扩散结构内执行重置操作：将tgr和tgc信号同时升高以在光电二极管110与浮置扩散结构112之间建立传导沟道(即，如在图10中的325处所示)，并且从而通过使得在光电二极管内的剩余或者累积的电荷能够被传输至浮置扩散结构而重置光电二极管。在该电荷传输操作之后(或者同时地)，使重置门信号(rg)发出脉冲以导通重置晶体管109，并且由此通过将浮置扩散结构可切换地耦合至vdd或者其它供电电压干线，来从浮置扩散结构抽空/清空电荷。在示出的实施例中，在光电探测器重置操作之后(例如，紧接在对tgc同时进行的断言之后、或者在重置阶段的结束之时)，将tgr驱动至负电位，从而在光电探测器与浮置扩散结构之间建立低泄漏隔离，并且减少来自在tgr之下的区域的暗电流。而且，因为将行控制信号和列控制信号一起施加至相邻的传输门元件，所以，根据需要，可以在光电探测器重置操作之后并且在随后的积分阶段(阶段2)期间，升高或者降低tgc，而不必将传输门浮置。由此，在像素重置之后，降低tgc，并且，虽然tgc在整个随后的积分阶段和噪声采样阶段(阶段2和3)中被示出为保持为低，但是tgc将在这些阶段期间在高状态与低状态之间转换以支持在其它像素行中的重置操作和读出操作。

在阶段3内的噪声或者重置采样操作、在阶段4内的过阈值检测、和在阶段5内的有条件读出(或者有条件传输)通常如参照图2所论述的执行，不同之处在于仅需要在部分传输操作和有条件传输操作期间与tgr脉冲的升高(即，升高到vtgpartial和vtgfull)一起升高tgc。在示出的实施例中，在行解码器/驱动器内设置了四电位tgr驱动器，以在整个积分阶段期间将tgr维持在负电位，并且然后，在分别在过阈值检测操作和有条件读出操作中将tgr进一步升高到vtgpartial和最后升高到vtgfull之前，在噪声采样阶段开始时，将tgr升高到预读出电位(在示出的示例中为0伏)。在可替代实施例中，可以采用三电位驱动器，以便tgr除了在脉冲到vtgpartial或者vtgfull(即，无预读出电位)时之外，维持在负电位处。

图12图示了图10的分离门像素的示例性低光照操作和高光照操作，示出了在光电探测器(在该示例中的光电二极管110)、行传输门元件和列传输门元件321和323(即，形成双控传输门)、和浮置扩散结构112的示意性截面图之下的各种情况下的静电电位图。如在前述示例中一样，所描绘的静电位的电平不旨在精确表示在实际器件或者仿真器件中产生的电平，而是用于对像素读出阶段的操作进行说明的总体的(或概念上的)表述。首先，对于低光照示例，在积分阶段(阶段2)期间在光电二极管内累积较低电平的电荷，从而使得，当在过阈值检测阶段4期间(即，在阶段3的噪声样本获取之后)断言了tgc并且将tgr升高至部分导通电位(vtgpartial)时，电荷电平不足以经由形成在光电二极管110与浮置扩散结构112之间的较浅沟道而被传输。因为累加的电荷电平未超过由将vtgpartial供应至耦合至tgr线的门元件而建立的溢出阈值，所以不存在从光电二极管至浮置扩散结构的溢出，而是累加的电荷保留在光电二极管内不受干扰。因为在过阈值阶段期间未检测到溢出，所以tgc在有条件传输(有条件读出)阶段5期间被去断言。虽然在tgr被断言期间一些电荷将迁移至在行栅极之下的阱，但是该电荷在tgr被去断言时将移回到光电二极管阱，由此维持了在光电二极管内的电荷电平，作为用于在随后的积分时段中进一步进行电荷累积的开始点。相反，在高光照示例中，累加的电荷的更高电平超过了在过阈值检测阶段4期间的溢出阈值，从而使得累加的电荷的一部分(即，高于传输门部分导通静电位的电荷载流子子组)溢出进入到浮置扩散结构节点112中，其中剩余的累加的电荷保持在光电二极管内，如在918处所示。因此，在阶段4读出阶段期间，检测到了溢出电荷，从而使得，在过阈值阶段5期间，与tgc的断言同时地将tgr升高至vtgfull电位，由此，通过由双门结构形成的沟道，建立了完全传导路径，以将全部的累加电荷从光电二极管110传输至浮置扩散结构112。

图13图示了在图10的分离门像素内的可替代的过阈值检测操作。如图所示，不是将tgr线驱动至用于完全传输时间的部分电位(即，vtgpartial)，与tgc脉冲一起地应用部分(即，宽度减少的)tgr脉冲350(tgc脉冲也可以具有部分脉冲宽度)，由此限制了可用于在光电探测器与浮置扩散结构之间的电荷传输的时间。在一个实施例中，例如，部分脉冲350是短持续时间脉冲，该短持续时间脉冲具有比传输大于由施加至双控传输门的电压限定的阈值的所有电荷所需的时间更短的时间常数，并且因此，与足够长以传输所有电荷的完全宽度脉冲相比，仅仅部分地传输电荷。因此，由于光电探测器至扩散电荷传输的时间常数和亚阈值特性的影响，在光电探测器内的欠阈值电荷积分将在部分脉冲时段期间产生极少的电荷传输或者无电荷传输，而过阈值电荷积分将产生可检测到的电荷传输，实际上与vtgpartial的对于完全脉冲时段的应用相似。脉冲宽度控制可以在可重复性和/或阈值精度方面提供优越性能(即，相对于电压电平控制)，尤其是在噪声环境中(例如，在开关噪声可能耦合至tgr线的情况下)或者在可能需要可编程阈值修整或者校准时。如在351处所示，部分读出控制，无论是脉冲宽度控制还是电压电平控制，都可替代地(或者附加地)可以应用于tgc线，尤其是在tgc信号用于控制最接近光电探测器的门元件时。而且，例如，可以通过将具有减小的电压的部分脉冲驱动到tgc线或者tgr线上，来组合脉冲宽度控制和电压控制。进一步地，可以用如在352处所示的部分脉冲的促发，来替代在有条件读出操作期间(以及/或者在重置操作期间)应用于tgr线和/或tgc线的完全脉冲，由此建立了与对于应用的每个脉冲的一致的(部分)脉冲。在一个实施例中，在有条件读出阶段5期间的完全脉冲宽度是大约200纳秒(ns)至1000纳秒，而部分脉冲宽度是大约2纳秒至200纳秒，虽然在替代实施例中也可以应用其它部分脉冲宽度和/或完全脉冲宽度。虽然被示出为可操作用于分离门实施例，但是相似的部分脉冲方法也可适用于具有耦合在传输门行线(tgr)与传输门之间的传输使能晶体管的各个实施例。

图14图示了四像素共享浮置扩散图像传感器架构，在该架构中，按照上述的方法，行传输门控制线和列传输门控制线(tgr1/tgr2和tgc1/tgc2)的对耦合至在四个分离门像素中的每一个内的双门结构(377.1至377.4)。更加具体地，通过使在四个像素之间的共享浮置扩散结构375集于中心(每个像素还包括：光电二极管pd1至pd4中的相应的一个光电二极管和双控传输门377.1至377.4中的相应的一个双控传输门，连同有共享重置门晶体管109、源极跟随器105和读出选择晶体管107)，并且将列传输门控制线tgc分离成分开的奇数和偶数列使能线(tgc1和tgc2，每条耦合至相应的列线路驱动器)，可以实现高度紧凑的像素布局。在可替代实施例中，可以将分离门像素设置成与在图5中示出的相似的4x1四像素组。

图15图示了分离像素(四分离像素块)的4x1块，其可以在如上述的拼接像素模式或者独立像素模式下操作，例如，参照图5。如图所示，用于上像素对和下像素对的浮置扩散区域fd12和fd34分别经由导体392互连(或者，可替代地，由单个浮置扩散区域形成)，由此，允许例如关联地读出(即，同时地读出或者一个一个读出)光电二极管pd1和pd3或者光电二极管pd2和pd4的状态。在4x1像素块中的每个光电二极管经由双控门可切换地耦合至浮置扩散结构节点，其中行门元件393耦合至四个行线(即，分别用于光电二极管pd1至pd4的tgr1至tgr4)中的相应的一个行线，并且列门元件394耦合至每块列线。在示出的实施方式中，共享的列线接触被耦合至与给定浮置扩散结构相邻的两个列门元件中的每一个，由此使所需的列线互连的数量减半。共享的晶体管395、396和397(即，重置门、源极跟随器和读出选择晶体管)设置在光电二极管pd1至pd4之间的区域中，虽然这些晶体管中的任何或所有晶体管也可以设置在其它位置处。而且，虽然行线耦合至最接近光电二极管的双控门元件并且列线耦合至最接近浮置扩散结构的门元件，但是该布置在替代实施例中可以相反。

低功率流水线图像传感器

图16图示了低功率图像传感器的一个实施例，该低功率图像传感器可以用于实施在图8的图像传感器内的组件电路系统。在示出的示例中，图像传感器451包括像素阵列411、多组采样保持(s/h)电路系统453、列共享可编程增益(pg)放大器组455(pga)、比较器/adc电路系统457(包括如下文所论述的每列比较器电路系统和列共享adc电路系统)和线路存储器420。像素阵列输出线将像素读出信号传送至采样保持电路系统453，该采样保持电路系统453又通过采用或者不采用来自pga455的增益，将读出信号的模拟样本供应至比较器/adc电路系统457。为了节省裸片面积，在像素阵列的k列之间、共享单个可编程增益放大器455和单个adc电路480，并且对于像素阵列的每行循环k次(对于无条件读出操作)。相反，为像素的每列提供专用(单独的)阈值比较器472，以使得能够并行地跨整个像素行地评价像素状态(例如，掩蚀(eclipse)、不足阈值/过阈值、饱和)。在示出的实施例中，循环地操作这种“每列”阈值比较器472，以执行每像素行多像素状态求值(即，针对在该行中的每个像素是并行的)，包括：掩蚀断言，用于对于在该行中的每个像素，确定浮置扩散结构的重置状态是否已经降至低于掩蚀阈值；不足阈值断言，用于确定在像素内的电荷积分是否已经超过有条件读出/重置阈值；以及饱和断言，用于确定在有条件读出/重置操作中采样的像素电荷积分电平是否超过饱和阈值(即，与adc电路480的饱和点对应的阈值)。将与各个像素状态断言对应的阈值(例如，掩蚀阈值、有条件读出/重置阈值、饱和阈值)经由对应参考多路复用器470，一个接一个地应用于每列比较器472的输入；并且设置比较器输入多路复用器471，以在多个采样保持电路输出之间进行选择，如下文所论述的。

将对于每个像素列的比较器结果捕获在相应的读出使能逻辑电路475内，该相应的读出使能逻辑电路475将有条件读出/重置信号(例如，tgc)有条件地驱动回到像素列，并且还将读出使能位和高于范围位/低于范围位(re和ab)输出至线路存储器420的主缓冲器421。在对于给定像素行完成像素状态断言之后，将用于k列中的每一个的读出使能位，经由多路复用器476一个接一个地传送至列共享adc(模数转换器)电路480的使能输入、并且至列共享pga455，从而选择性地使得能够数字化单独的列读出(即，根据所选择的re位的逻辑状态)，从而抑制对于经掩蚀的、低于有条件读出/重置阈值的、或者饱和的像素的信号放大和数字化(并且由此，节省功率)。设置多路复用器477，以将数字化的样本从列共享adc电路480多路分路(即，分配)到在主线路存储器缓冲器421内的相应的每列存储位置中，在示出的实施例中，包括重写ab位位置。

仍然参照图16，至少部分地通过多组采样保持电路系统453，使得能够进行在各个数据读出级内的流水线操作(即，像素状态评价、有条件adc和线路存储器读出)。在细节图454中示出的实施例中，例如，设置了三个单独的采样保持组，以便顺序地执行读出操作，包括：“掩蚀/vt”组463，其存储被求值以检测掩蚀事件并且确定是否超过了有条件读出/重置阈值(后者也可称为“vt评价”或者有条件读出/重置阈值评价)的像素样本；偶数行有条件读出s/h组465(有条件读出组1)，其用于存储使得能够对于偶数编号的像素行进行饱和检测和读出数字化(adc操作)的像素样本；以及奇数行有条件读出s/h组467(有条件读出组2)，其用于存储使得能够对于奇数编号的像素行进行饱和检测和读出数字化的像素样本。如下文更详细说明的，通过提供单独的(专用的)掩蚀/vt组463，可以通过采用至有条件读出s/h组中的存储、来流水线式地进行用于比较器操作的s/h。从而，通过设置用于偶数行和奇数行的单独的有条件读出s/h组、并且可替代地将样本存储在其中以便在列共享adc电路系统内进行最终的数字化，能够一行又一行地流水线式地进行像素状态评价和adc。

参照细节图482，re逻辑475的示例性实施方式包括移位寄存器483，该移位寄存器483用于在每行像素评价求值的序列之后捕获比较器472的输出，从而响应于来自传感器控制逻辑(例如，图52的元件983)的定时信号、锁存每个新的评价结果(即，比较器输出，包括：掩蚀标志、过阈值标志和不足饱和标志)。读出/重置逻辑485在由另一定时信号(或者状态转变信号)使能时，对掩蚀标志和过阈值(即，高于vt)标志的状态进行求值，从而根据掩蚀标志和过阈值标志的状态，断言有条件读出/重置信号，如下文所论述的。相似地，使能adc逻辑487响应于另一控制/定时信号，并且根据掩蚀、过阈值和不足饱和标志的状态，对于被求值的像素，输出读出使能位和高于范围/低于范围位(re)和(ab)。

图17图示了操作的序列，该操作的序列可以在图16的像素阵列、采样/保持组和比较器电路系统内执行，以对一行接一行的像素进行像素状态评价并且使得能够进行随后的pga和adc操作。在示出的实施方式中，假设每个图像帧都包含：有条件读出子帧的序列，其以有条件读出/重置操作结束；以及最后无条件读出子帧，其中无条件地读出在对象行内的像素的积分状态，并且如果未检测到饱和条件或者掩蚀条件、那么将该积分状态数字化以产生子帧输出。这种的在给定图像帧的非最后子帧期间有条件读出像素数据并且然后通过采用无条件读出/重置操作来结束图像帧方法，在下述的多个实施例中采用。在所有情况下，可以无条件地(即，无论阈值比较结果如何)进行有条件读出/操作操作，并且可以用有条件读出/重置操作来替代无条件读出/重置操作。

开始于501处，将行索引和子帧索引(row、sf)清零，在这之后，进行三个阶段的像素评价操作，顺序地涉及：所选择的像素行(即，在第一循环迭代中的行0)、采样保持电路系统、和比较器/读出使能逻辑。更加具体地，在503处的像素操作中，重置浮置扩散结构(fd)，在505处，将fd的重置状态的样本捕获在采样保持电路系统中，以及在507处，将重置状态样本与掩蚀阈值进行比较，其中将掩蚀评价的结果锁存为布尔“掩蚀”标志(例如，在图16的re移位寄存器483内)。如果子帧不是在曝露时段中的最后子帧(在509处为否定判定)，那么进行另一三阶段像素评价操作，以确定在像素内的电荷积分是否已经超过有条件读出/重置阈值。由此，在511处的像素操作中，执行从光电探测器至浮置扩散结构的部分传送，在513处，将浮置扩散结构的信号状态的样本(使得能够确定在该部分传送操作期间是否传送了至少特定量的电荷)捕获在采样保持电路系统内，以及在517处，将信号状态样本与在比较器电路系统内的有条件读出/重置阈值(threshr)进行比较，其中将比较的结果锁存为在re逻辑内的布尔“overthr”标志。在示出的实施例中，如果子帧是最后子帧(即，在509处是肯定判定)，那么绕过在511处的部分传输操作，由此保留光电探测器的状态不受干扰，从而为无条件读出操作做准备(应注意，其它一些操作模式可以具有每帧每行的一个以上的无条件读出)。在一种实施方式中，无论是否绕过部分传输操作511，都执行在513处的采样保持操作和在517处的threshr比较/overthr锁存操作，由此简化了对采样保持电路系统和比较器/re逻辑的控制(即，逻辑可以针对每个子帧按相同的方式操作，从而使得关于在513和517处示出的操作不需要取决于子帧的控制操作)。在可替代实施例中，控制逻辑可以考虑到最后子帧条件，并且绕过部分传输采样操作513以及/或者比较器/读出使能操作517。

参照在519处的读出/重置判定，如果设置了掩蚀标志或者overthr标志中的任一(表示：对象像素在掩蚀状态下，并且由此应该被重置；或者已经在像素内积分了足够的电荷，以触发有条件读出和重置)、或者如果子帧为在积分时段中的最后子帧(表示需要执行无条件读出/重置)，那么在521处的像素操作中，执行从光电探测器至浮置扩散结构的完整传输(从而将光电二极管重置)，在这之后，在523处的采样保持操作中，将浮置扩散结构的信号状态捕获，并且然后在525处，将信号状态样本与饱和阈值(threshs)进行比较，其中将比较结果锁存为在re逻辑内的布尔“belowsat”标志(在可替代实施例中可以应用差值饱和测试，将在信号状态样本与重置样本之差与饱和阈值进行比较)。应注意，在进一步采样之前，在503处，会重置像素的浮置扩散结构，从而使得在521处，光电探测器至浮置扩散结构的电荷传输将像素有效地重置。由此，如果像素被掩蚀、具有高于有条件读出/重置电平的积分电荷、或者正在曝露时段的最后子帧中被求值(即，在519处为肯定判定)，那么将像素重置。相反，如果像素既未在非最后子帧中过阈值、也未被掩蚀(在519处为否定判定)，那么绕过在521处的电荷传输操作，从而将电荷保留在光电探测器内，以使得能够使积分继续到下一个子帧中。应注意，在一个可替代实施例中，对于被掩蚀的像素，可以省略在513处的采样操作和在517处的belowsat比较/结果锁存。

在527处，与最后子帧指示一起、对overthresh、和eclipse标志进行评价，以使能或者禁用关于对象像素的pga和adc操作，该操作是一种分别通过在529处或者在531处的线路存储器写入操作中设置或者清除re位来实现的选择。更加具体地，如果像素状态标志表示，像素未被掩蚀、并且低于饱和阈值、并且(i)子帧为最后子帧或者像素状态标志表示了部分读出超过了有条件读出阈值(即，在527处为肯定判定)，那么，通过在529处的线路存储器写入操作中设置读出使能位、使得能够进行pga和adc操作。在这种情况下，写入至ab位的值(若存在)是无关的(“x”)，这是因为设置的re位将使得能够进行随后的adc输出以重写ab位。如果像素状态标志表示，像素被掩蚀、或者饱和、或者不超过有条件读出/重置阈值(除了在最后子帧中之外)、或者不低于饱和阈值(即，在527处为否定判定)，那么，在531处，通过在线路存储器写入操作中清除读出使能位来禁用pga和adc操作。如果adc操作被禁用，那么ab位被写入有，表示像素状态饱和或者被掩蚀的值(ab:＝1)、或者像素为不足阈值的值(ab:＝0)。应注意，在操作531中示出的表达式，反映了在图17中示出的像素评价的具体实施方式(即，如果像素被掩蚀，那么overthresh无意义；并且如果overthresh和eclipse两者在非最后子帧中为假，那么belowsat无意义。在529处或者在531处的线路存储器写入操作之后，在533处，通过扫描序列器使行索引递增(即，在图52的控制逻辑983内)，以便为关于随后的像素行的循环迭代做准备，从而在关于在传感器中的最后行的循环迭代之后、滚动/重置至行0(对于交错的操作，行序列运行不是连续的并且子帧索引可以在每行处改变)。如果发生行重置(即，在判定框535处为肯定判定)，那么，在537处，使子帧索引递增，以便为随后的子帧处理做准备，从而如果刚刚处理过的子帧为正在曝露的最后子帧、那么滚动至0。应注意，取决于像素架构和子帧曝露方法，下一个行可以不与随后的行物理上相邻。

参照图16和图17，在一个实施例中，在507、517和525处示出的比较器/re逻辑操作，不仅将比较器输出锁存在re逻辑内(例如，将比较器结果移位到图16的移位寄存器483中)，还会使至参考多路复用器470的控制输入前进，从而按顺序地通过掩蚀阈值、有条件读出阈值、和饱和阈值(threshe、threshr、threshs)，进行序列。虽然未具体示出，但是有条件重置阈值和/或饱和阈值在不同子帧之间可以改变，由此使得能够根据下列各项，来应用子帧专用阈值：子帧持续时间(即，根据子帧积分时段，设置更高或者更低的有条件读出阈值)、可编程增益设置(即，使threshs与使对于给定可编程增益设置的adc饱和的信号电平对准)、和/或任何其它因素。

图18a图示了根据图16的传感器架构和图17的操作序列的示例性定时图，包括替代的tgc波形，即，“tgc(分离门)”和“tgc(单一门)”，分别对应于分离门和连续门的像素阵列实施例。如上面所指出的，针对这两个实施例的tgc波形的不同之处主要在于，在光电探测器与浮置扩散结构之间隔离的时段期间的tgc状态。在图18a的示例图中，例如，在分离门实施例中，tgc降低，以使在光电探测器与浮置扩散结构之间的隔离最大化，但是，在连续门实施例中，出于相同的目的，将tgc保持为高(即，确保tgr线的低状态供应至传输门，并且由此避免(或者最小化)浮置传输门条件)。

图18b和图18c示出了相对于偶数行和奇数行像素可以采用的示例性读出序列。更加具体地，图18b图示了非共享的像素架构，其中偶数行和奇数行和像素具有专用rs控制并且被一个接一个地读出，而图18c图示了共享像素架构，其中在像素列内的每对像素形成两像素单元(其共享浮置扩散结构)并且共享读出线。在这种布置中，包含偶数行像素“i”和“i+2”的第一2行×1列共享像素单元、和包含奇数行像素“i+1”和“i+3”的第二2行×1列共享像素单元，组成4行×1列区域。为第一共享像素单元(偶数行像素)提供单行选择信号(rs-e)，并且为第二共享像素单元(奇数行像素)提供另一单行选择信号(rs-o)。行读出顺序如所示，从上到下(即，i、i+2、i+1、i+3)，以避免在共享像素单元中与共享浮置扩散结构区域引起资源冲突。一般而言，图18a的定时图、下文参照图19描述的采样保持电路系统、和在图20中示出的采样保持流水线，指图18b的专用行选择实施例。在所有情况下，示出的定时事件和电路系统可以扩展为覆盖图18c的共享读出架构或者其它共享读出(共享浮置扩散结构和/或共享采样保持电路系统)架构，包括期中每行读出可以仅仅是半行(偶数列或者奇数列)读出的2x2像素共享读出架构。还应注意，“偶数”读出和“奇数”读出指的是采样保持寄存器的使用，并且不需要总是在偶数阵列行之后读出奇数阵列行——对于从一个子帧的行读出之后从另一子帧的行读出的交错读出，在阵列中，两个行索引可以总是间隔开，并且由此偶数行可以按照读出顺序跟在另一偶数行之后，而不引起资源冲突。

在图18a中示出的定时示例中，通过与在图17中示出的行操作对应的对任何单个行的行操作，对偶数像素行和奇数像素行执行交错像素行操作。更加具体地，如在551处所示，在偶数行行选择信号(rs-e)被断言的时段期间，关于偶数像素行“i”，执行像素重置、重置状态采样、掩蚀评价、部分传输、信号状态采样和过阈值(即，有条件读出/重置阈值)断言的操作；在这之后，在553处，在断言奇数行行选择信号(rs-o)期间，关于奇数像素行“i+1”，执行像素重置、重置状态采样和掩蚀断言的操作。之后，在552处，再一次升高rs-e，以使得能够在像素i中、在有条件读出/重置操作之后、捕获信号状态样本，在这之后，交替地使能rs-o和rs-e，以允许关于偶数采样保持组和奇数采样保持组进行交错的(流水线的)重置状态和信号状态采样的操作。如上所论述的，如在555处所示，通过断言重置门信号(rg)、以将在给定行像素内的浮置扩散结构耦合至重置电位，来实现像素重置。应注意，在信号rg波形中的信号脉冲之下示出的像素行索引“i”，表示在用于行“i”的rg信号线上的脉冲，而在相同波形中示出的脉冲“i+1”表示在用于行“i+1”的rg信号线上的脉冲，并且由此使不同的信号线发出脉冲——该索引解释适用于图18a和图19中描绘的多个波形。

继续参照图18a，在557处，通过断言shrcomp，来触发在掩蚀/vts/h组内的行“i”重置状态样本捕获；同时(559)断言shrla，以在偶数行有条件读出s/h组内捕获重置状态样本；后者样本应用于随后的饱和评价期间，并且如果被使能，则应用于adc操作。在561处，使掩蚀信号发出脉冲，以使得能够将shrcomp重置状态样本与掩蚀阈值(threshe)进行比较，并且锁存比较结果(例如，在re逻辑内，如上所论述的)。之后，在567处，使tgc发出脉冲(分离门实施例)，或者将其维持为高(连续门实施例)；并且在563处，并行地使tgr升高到部分传输电位(例如，如上所论述的vtgpartial)，以使能从光电探测器至浮置扩散结构的部分电荷传输；之后在573处，使shscomp发出脉冲，以在掩蚀/vt采样保持组内捕获浮置扩散结构的信号状态样本。在非最后子帧的情况下，在575处，使vtcomp发出脉冲，以将部分传输样本(即，在掩蚀/vt采样保持组内，信号状态样本减去重置状态样本)与有条件读出/重置阈值(threshr)进行比较，并且锁存比较结果。如上所论述的，鉴于即将进行的无条件读出，可以将vtcomp脉冲抑制在子帧中。

仍然参照图18a，在时间569处，读出使能逻辑有条件地断言tgc信号(即，如果超过了有条件读出/重置阈值，像素被掩蚀，或者需要执行无条件读出/重置)；并行地，发出在tgr线上的完全传输脉冲565，从而使得积分在光电探测器内的电荷能够全部传输至浮置扩散结构，从而重置光电探测器，以便为下一次积分时段做准备。在576处，使shs1发出脉冲，以在有条件读出s/h组1内捕获浮置扩散结构的信号状态；并且在577处，使饱和信号发出脉冲，以使能将浮置扩散结构信号状态减去重置状态(在559处，响应于shrla脉冲而捕获重置状态，或者可替代地，捕获浮置扩散结构信号状态)与适当的饱和阈值(threshs)进行比较。如上所论述的，可以将组合的像素评价结果(例如，掩蚀评价、有条件读出/重置评价、和饱和评价)以re位和ab位的形式记录在线路存储器中，由此使得能够根据用于每个单独的像素列的re位状态来选择性地执行列序列adc操作。在579处，使转换信号每个行读出时段(即，2.75微秒，虽然也可以应用不同的行时段)循环k次(例如，48次)，以使能列共享adc操作，其中每个单独的像素列的输出根据对应re位的状态而选择性地/有条件地数字化(即，信号状态减去根据在可编程增益放大器内所选择的增益而放大的重置状态)。将数字化的读出值存储在线路存储器内，如上所述，其中主线路存储器缓冲器的内容被传输至二级缓冲器，并且经由phy以一个行时段延迟输出，如在581处所示的。

在图17中示出的并且下文参照图19进一步详细描述的多组采样保持实施方式在图18a的背景下变得更容易理解。更加具体地，单独的偶数行和奇数行有条件读出s/h组的提供使得能够将从光电探测器至浮置扩散结构的完全电荷传输的信号状态样本捕获在用于奇数像素行(例如，如在578的shs2脉冲处所示的行i+1)的有条件读出s/h组内，并行地对锁存在偶数行有条件读出s/h组内的在先行像素样本进行adc操作，并且反之亦然。相似地，因为在给定有条件读出s/h组内捕获的重置状态样本维持了一个以上的行时段(即，为了支持在575处所示的vt评价和在579处的adc操作)，所以针对每个有条件读出s/h组、提供两个重置状态s/h元素“a”和“b”，能够使得那些操作流水线式地进行，而不引起资源冲突。这可见于，通过依次断言用于偶数行重置状态样本(即，用于在559和560处所示的样本i和i+2)的信号shr1a和shr1b，并且相似地，通过依次断言用于奇数行重置状态样本的信号shr2a和shr2b。进一步地，因为可以在行时段内完成掩蚀/vt评价，所以单个掩蚀/vts/h组足够支持在所有行中的操作。

图19图示了可以用于实施在图16中描述的采样保持(s/h)电路系统的多组采样保持电路601的一个实施例。如图所示，将用于k像素列中的每一个的列读出线(out0、out1、...、outk-1)供应至相应每列s/h电路621，相应每列s/h电路621中的每一个包括与在图17中示出的三个采样保持存储组对应的三组采样保持元件(开关元件和存储元件)，即掩蚀/vt评价组、以及单独的偶数有条件读出组和奇数有条件读出组(即，有条件读出组1和有条件读出组2)。更加具体地，如细节图622所示，掩蚀/vt评价组625的每列部件包括两个电容存储元件crcomp、cscomp，这两个电容存储元件crcomp、cscomp经由开关元件631和633分别耦合至控制线shrcomp和shscomp。通过这种布置，当shrcomp信号或者shscomp信号中的任一发出脉冲时(例如，如图18a所示)，将驱动到列读出线上的浮置扩散结构状态out(例如，通过如上所描述的源极跟随器晶体管)，捕获在对应的电容性元件内。

仍然参照图19，偶数行有条件读出s/h组部件627包括一对重置状态电容性元件cr1a和cr1b和对应的开关元件635、637(分别由shr1a和shr1b控制)、和信号状态电容性元件cs1和由shs1控制的对应的开关元件639。相似地，奇数行s/h组部件629包括重置状态电容性元件cr2a和cr2b和分别由shr2a和shr2b控制的对应的开关元件、和信号状态电容性元件cs2和由shs2控制的对应的开关元件。如上所说明的，通过在每个有条件读出s/h组内提供单独的重置状态电容性元件，能够将保持(维持)给定的重置状态样本的时段，扩展为超过两个行时段，并且由此使像素状态评价、有条件读出/重置和选择性adc操作能够流水线式地进行。图20图示了与在图18a的定时布置内的s/h组的使用时段大体上对应的示例性采样保持流水线。

在图19的可替代实施例(未图示)中，每个每列s/h组包括第三有条件读出组3，并且这三个组按照与图20相似的流水线序列地依次运行。然而，在该实施例中，这三个有条件读出组中的每一个仅仅包括一个重置状态电容性元件。由此，虽然通过该替代布置可以简化了操作的至少一些方面，但是流水线式的有条件读出操作所需的开关和电容性元件(6)的总数量与图19相同。

图21图示了可以用于实施在图16中描绘的相同名称的部件的参考多路复用器647、比较器输入多路复用器649和比较器651。在示出的实施例中，参考多路复用器647通过三个参考阈值的选择来序列地运行，这三个参考阈值包括上述的掩蚀阈值、有条件读出阈值和饱和阈值(tthreshe、threshr、threshs)。如上面所提及的，可以提供并且选择附加的阈值以考虑到在可编程增益中的偏差、重置阈值等(例如，根据不同的子帧和/或根据图像设置)。比较器输入多路复用器649包括重置状态多路复用器655、和信号状态多路复用器657、以及使得能够在单端输出与差分输出之间选择的单端/差分多路复用器659，该差分输出(即，在信号状态与参考状态选择之间的差异)由差分电路658生成。

在一个实施例中，通过将以单端形式的crcomp(即，存储在掩蚀/vts/h组内的电容性元件crcomp上的重置状态)供应至用于与threshe进行比较的比较器651，来执行掩蚀求值，并且相似地，可以通过以单端形式将cs1或者cs2供应至用于与threshs进行比较的比较器651来执行饱和评价。相反，通过选择cscomp与crcomp之差，来实现有条件读出比较，并且通过选择在cr1a和cr1b中的任一个与cs1之差或者cr2a和cr2b中的任一个与cs2之差，来实现饱和比较。在可替代实施例中，单端比较中的任一也可以是差分式的并且反之亦然，从而在一些情况下简化了比较器输入多路复用器电路系统(例如，如果不需要将单端信号发送至比较器651)。

图22图示了可以在图16的实施例内部署的列共享可编程增益放大器685和k:1adc输入多路复用器437的各个实施例。adc输入多路复用器包括列多路复用器669和一组k个源选择多路复用器667(每个包括重置状态多路复用器671和信号状态多路复用器673)，该列多路复用器669和该组k个源选择多路复用器667组合，以使得能够将4个信号状态/重置状态信号对(cs1/cr1a、cs1/cr1b、cs2/cr2a或者cs2/cr2b)中的一个逐列地传送至可编程增益放大器685的差分输入。通过这种布置，在已经记录了读出使能位以反映关于k列中的每一个的像素状态评价之后，可以将源选择多路复用器设置为选择偶数行或者奇数行的输入信号对(例如，对于每隔一的偶数像素行，在cs1/cr1a与cs1/cr1b之间交替，并且对于每隔一的奇数像素行，在cs2/cr2a与cs2/cr2b之间交替)，并且k:1列多路复用器可以通过从0至k-1的输入源而序列地运行，以支持选择性adc操作。

在示出的实施例中，可编程增益放大器685包括多级的电容性耦合的差分放大器693，其中的每一个根据输入电容689与反馈耦合可变电容691之比，来应用可编程增益。在一种实施方式中，如细节图692所示，通过根据程序设置、将可变数量的电容性元件699与最小电容697并联地可切换地耦合，来实施可变电容性元件691。在一个实施例中，对可切换耦合的电容性元件699进行二进制加权(电容＝x、2x、8x等)，以使得能够根据r位控制值实现2^r种不同电容设置。可替代地，电容性元件699可以为温度计式编码的，具有匹配的电容、或者允许可编程增益放大器满足期望的放大范围和分辨率的任何其它布置。而且，可以通过响应于pga使能信号的去断言(例如，等于或者源自记录在线路存储器420内并且经由图16的多路复用元件476供应的re位的信号)、打开增益级开关元件687，来禁用可编程增益放大器。而且，可以根据编程的增益设置、来绕过增益级中(仅仅示出了增益级中的两个)的任何一个，以进一步扩展可编程增益放大器685的放大范围。应注意，在可替代实施例中，可以使用各种其它可编程增益放大器，包括根据re标志位被使能和禁用以节约功率的pga实施方式。

图23a图示了可以用于实施图16的k:1读出使能多路复用器和adc电路系统的读出使能多路复用器711、adc使能逻辑713和adc电路715的实施例。如图所示，将读出使能多路复用器711耦合为，接收来自在主线路存储器421内的k个存储位置中的每一个(即，与相应的像素列对应的每个位置)的读出使能位，并且通过这些位置迭代地序列地运行，以将读出使能位一个接一个地供应至adc使能逻辑713的输入(即，在示出的实施例中的and逻辑门)、并且还供应至列共享pga(在列共享pga中，读出使能位可以充当或者使得能够生成，上面所描述的pga使能信号)。参照图23a和图23b，使转换信号(“convert”)每像素行循环k次，以推进读出使能位选择(例如，通过使对读出使能多路复用器选择进行控制的计数器递增)，其中选择的读出使能位对将转换信号供应至adc电路715的使能输入进行选通。通过这种操作，根据用于转换信号的该循环的re位的状态、转换信号的高状态通过逻辑门713或者被逻辑门713阻挡，从而根据re位的状态来使能或者禁用pga和adc电路的操作。将针对每个读出使能的像素列的adc结果存储在主线路存储器缓冲器421内，以便最终输出至vll电路系统和phy。虽然没有具体示出，但是可以继使得能够将adc结果接续地(并且选择性地)加载到主线路存储器缓冲器421中之后，断言使得adc715的输出能够被加载到相应的线路存储器缓冲器位置中的一组“存储”选通脉冲。可替代地，可以将adc结果加载到移位寄存器中，并且然后并行地传输至线路存储器缓冲器，从而掩蔽或者防止对在其中re位未被设置的那些像素列进行缓冲器加载操作。

读出膨胀

当结合上述的有条件读出/重置图像传感器应用滤色器阵列时，当移动对象触发颜色差异采样操作(即，在针对一些颜色的像素内的而不是针对其它颜色的相邻像素内的、对给定子帧的有条件读出/重置操作)时，可能发生图像失真。例如，在绿色像素(即，接收主要在绿色波段中的光的像素)而不是相邻的红色或蓝色像素中、触发读出操作的移动对象，可以在绿色像素内触发较迅速的读出/重置操作，而蓝色像素和红色像素罕被读出(或者在与相邻的绿色像素不同的子帧上被读出)，由此在最终的图像中产生伪影。在多个实施例中，这种彩色伪影通过将对于给定像素的有条件读出/重置判定修改为考虑到对于一个或者多个相邻像素的读出/重置断言来减轻，效果上，扩展需要响应于关于给定像素的过阈值判定来读出/重置的像素的数量；此处称为“读出-膨胀”或者“读出膨胀”的方法。

图24图示了具有用于进行读出-膨胀操作的逻辑的图像传感器730的示例性k列区。在示出的布置中，总体上如参照图16至图23所描述的来实施像素阵列411、多组采样保持电路系统601、列共享pga603、列共享adc电路系统480、多路复用器电路476和477以及线路存储器缓冲器420。也总体上如参照图52和图57所描述的来实施比较电路系统731，不同之处在于，每列读出使能逻辑(图16的元件475)用多列读出使能/膨胀逻辑735替代，该多列读出使能/膨胀逻辑735耦合为接收用于与在相同的读出核内的像素相对应的多个相邻列(在示出的实施例中，是两个相邻的列，并且由此是列1/2、3/4、…、k-1/k)的比较器的输出。通过这种布置，对于给定像素的读出使能位判定，可以基于对于多个列相邻和行相邻的像素的像素断言结果和对应的行标志。

在允许在两个或者更多个子曝露之间进行交错操作的各个实施例中，re/膨胀逻辑735设计为：当从一个子曝露到另一个子曝露地切换行内容时，节省膨胀状态。例如，如果交错进行4个子曝露扫描，那么逻辑735保留4个单独的膨胀状态。当完成对行x的膨胀状态时，将其保留在索引的一组寄存器中；而例如，存取针对高达3个分开的行的膨胀状态、以便下一个三行操作。针对访问行(x+1)的、接续的第四行操作，参考行x的状态，以确定是否由于在行x处的过阈值状态的影响而需要进行膨胀像素读出。

膨胀可能是并不必要也不期望在所有操作模式下进行。由此，优选地，逻辑735具有至少一个膨胀模式和至少一个非膨胀模式(在非膨胀模式中，对每个像素进行评价，以便完全独立于周围的像素被读出)。在一些实施例中，还可以以子帧为基础，激活膨胀。例如，仅仅最长的一个或多个子曝露可能使用膨胀，这是因为其是运动伪影更加明显和/者有问题之处。在这种情况下，当使用交错时，膨胀逻辑735可以允许针对每个子曝露进行状态存储，该状态存储指示是否膨胀应用每次针对该子曝露访问行。

子帧交错读出

图25至图30图示了针对有条件读出传感器设想的示例性子帧读出序列。应注意，因为这种传感器一般被配备为也执行无条件读出，所以在给定序列中的有条件读出中的一个、多个或者所有可以用无条件读出来等效替代。在一个这种模式中，更长的子帧可以是无条件的，并且更短的子帧(保存为最后子帧)的可以是有条件的。图25图示了在有条件读出/重置图像传感器内的示例性子帧读出序列。在示出的布置中，针对每个完整的曝露时段读出4个完整的子帧“sf1”至“sf4”(即，每图像帧4次读出，并且由此过采样因子为4)，其中子帧中的2个展现出较长的快门时间(即，子帧曝露时段——在初始重置与第一次有条件读出之间的时间、以及之后的在接续的有条件读出之间、或者在最后有条件读出与标记总的帧时间的无条件读出之间)，并且2个展现出较短曝露时段。更加具体地，长子帧sf1和sf3中的每一个的持续时间是短子帧(sf2和sf4)中的任何一个的持续时间的6倍，由此建立6-1-6-1子帧持续时间/子帧读出图案。

在给定读出图案中的最短持续时间子帧，此处称为“单位子帧”或者(usf)，并且，在图25的实施例中至少建立了滚动快门时段——在给定像素行内的、可用于读出电路系统在返回以便接续的读出之前的、扫描通过整个像素阵列的时间段，以及由此建立了可用于执行单独像素行读出的时间段的量(即，的滚动快门时段划分为多个像素行)。可见，因为读出电路系统设计为在单位子帧时段内扫描整个像素阵列，所以读出电路系统提前完成更长的6-usf子帧读出，并且由此每图像帧空闲了相当长一段时间，如阴影时段所示。虽然在图25中示出的布置可以适用于一些成像应用，随着单位子帧收缩(即，增加长子帧持续时间与短子帧持续时间之比，例如，以改进动态范围)，读出电路系统速度的相应增加在功率和时钟速率方面接近了实际的限制，与此同时增加了读出电路系统的每帧空闲时间。

图26图示了扩展了子帧读出时间并且平滑(平衡)了跨帧时段的资源利用的可替代读出方法。更加具体地，替代将完整的传感器读出压到与最短持续时间子帧(即，单位子帧)对应的时间段内，将读出时段扩展为使用一半的帧时间来执行每帧所需的4个子帧读出中的2个子帧读出，从而使得能够按照连续或者接近连续的方式，而不是如图25所示的更加突发性(即，开始/停止)的方法，以减小的速率(并且由此具有减小的功耗和/或具有更高的分辨率)来操作像素读出电路系统。

仍然参照图26，因为在许多情况下扩展的子帧读出时间可能超过最短持续时间子帧，所以修改传感器架构，以允许对于时间上相邻的子帧进行交错的读出操作，可替代地读出用于两个或者更多个子帧的像素行数据，从而使得子帧读出时段在时间上重叠。在示出的6-1-6-1子帧序列中，例如，如细节图750所示，在6-usf子帧与紧接着的单位子帧之间交替进行像素读出操作，由此实现两个子帧组的并行读出。

在图26中继续，在多个实施例中，根据在图像传感器中的行的总数量和采样因数(即，子帧的数量)将帧时段大致细分为均匀的行操作时段或者行“时隙”751，其中根据所选择的子帧图案将时隙分配到子帧读出操作。在一种实施方式中，例如，提供行逻辑以根据编程后的或者所选择的子帧图案通过行地址进行序列地运行，从而在每个连续时隙期间结合子帧读出发起行操作。如下面所说明的，在一些情况下，可以将一个或者多个时隙分配到“虚设行”并且由此不用于跨子帧和并行读出子帧组建立重复的确定的时隙利用图案。而且，为了避免调度冲突，可以按照引起实际子帧持续时间与标称(即，理想的或者期望的)子帧持续时间略微偏移的方式使子帧读出序列移位了一个或者多个时隙。

图27更详细地图示了示例性6-1-6-1子帧读出，示出了在具有12行像素阵列的图像传感器实施例内的时隙利用率。在实际实施例中，图像传感器一般具有数千个(或者更多个)像素行，但是操作的原理是相似的。出于说明的目的，假设图像帧1(“帧1”)开始于图像传感器的初始重置，而通过结束前一帧的无条件子帧读出、自动地实现用于随后的帧的像素重置。如图所示，总的帧时段(或者总的曝露时段)跨越总共14个单位子帧(即，通过6-1-6-1子帧持续时间)，其中每个长(6usf)子帧和短(1usf)子帧在相应的半帧时段期间并行地读出。由此，用于给定子帧的总扫描周期(或者扫描持续时间)为7个单位子帧(即，每帧的总usf(14)除以成组子帧的读出的数量(2))，并且假设有总共2个虚设行，从而使得在初始重置操作之后、维持虚拟的两子帧读出的并行。更加具体地，为了贯穿给定帧时段(和随后的帧时段)地使并行最大化，将每扫描周期(即，时隙)的行操作的总数量设置为，在单位子帧中的扫描持续时间乘以子帧交错深度(或者流水线深度，其与并行读出子帧的数量相对应)，或者，在这种情况下，7*2＝14。在可用的时隙的量超过了读出给定子帧所需的数量时、所导致的未使用的时隙(即，如在本示例中示出的两个这种时隙755和756)，此处称为空时隙，并且从行序列逻辑的角度、作为被分配到虚设行757的来观测。

继续参照图27，在相同子帧内的接续的读出操作之间的时间时段，此处称为“行周期”，并且每行周期的时隙数量、与子帧读出序列的交错深度或者流水线深度对应。流水线深度和并行组计数(即，并行子帧的读出的实例的数量)的乘积，限定了每单位子帧的时隙的数量(在本示例中，2x2＝4)，并且读出组计数也限定了每单位子帧的行周期的数量(即，在本示例中，每单位子帧有2个行周期)。在其中将少于所有可用的时隙分配到行操作中的行周期，称为部分加载行周期，并且在其中不执行行操作的行周期称为空行周期。在示出的6-1-6-1示例中，对于每个并行子帧读出存在2个部分加载行周期，并且由此每帧存在4个部分加载行周期。如下面所说明的，空行周期通常用于使子帧的持续时间收缩到低于用于光照采集的可用时间，并且由此与像素阵列内的未使用的光照采集时间(“死区时间”)对应。在示例性6-1-6-1子帧序列中，不存在死区时间。

仍然参照图27，假设需要将一致的曝露周期应用于在给定子帧中的每个像素行读出，将每个行时段分为两个时隙(如第一行周期所示，分别标为“0”和“1”)，表示：在给定扫描周期期间，偶数时隙和奇数时隙将分别分配给相应的子帧读出操作。结果，在每扫描周期的时隙总数量为偶数之处，有必要在第一子帧读出内、使每隔一的子帧的读出操作从其在偶数时隙内的自然位置移到相邻的奇数时隙，如用虚线框示出的。即，替代在用虚线框时隙表示的理想时间时进行第一子帧读出，使第一子帧读出前进了一个时隙，以实现奇数时隙读出，并且由此避免在偶数编号的时隙期间与紧接着的第二子帧的读出发生冲突。该时间偏移的一个结果是，相对于标称或者理想的单位子帧持续时间，实际单位子帧(即，最短子帧的持续时间)增长了一个时隙，并且对应的长子帧缩短了一个时隙(应注意，替代示出的时隙前进，时隙偏移也可以涉及第一子帧读出的一个时隙延迟)。一般而言，该非理想性是有限时隙粒度造成的可忽略的结果，尤其从生产实施例中的较大数量的行的角度来看。例如，在具有3个虚设行(即，出于上面所说明的原因)和1/30秒帧时段的、3000行的传感器中，每扫描周期产生6006个时隙(3003个行周期)，其中那些时隙中的858(6006*2/14)个时隙理想地被分配到x1(单元)子帧，并且5148(6006*12/14)个时隙被分配到x6子帧。在这种情况下，将实际单位子帧持续时间缩短了一个时隙，表示相对于标称单位子帧持续时间偏离了0.1％，以及由此表示在标称单位子帧持续时间与实际单位子帧持续时间之间的无关紧要的差值，尤其因为子帧曝露时段的比率本身倾向于灵活的设计选择。在任何情况下，应该知晓，标称单位子帧持续时间和实际单位子帧持续时间可以变化，并且可能更加需要关注在持续时间为百分之几或千分之几秒的短子帧时段。

图28a图示了可替代的子帧序列，其中，在12-1-1-1图案中，在较长(12usf)子帧之后、为3个单位子帧的序列。在这种情况下，并行地读出所有4个子帧(即，仅仅存在一个跨越整个帧时段的并行组)，从而使得每单位子帧的流水线深度和时隙数量为4。借由该唯一的读出组，使行周期与标称单位子帧持续时间同延。如图所示，将子帧读出中的每一个移到每行周期的4个时隙中的相应一个时隙，由此实现比理想(1+ts)略长的实际单位子帧、和比理想(12-3ts)略短的更长子帧。通过行序列逻辑，假设有总共3个虚设行(即，将每扫描周期的单位子帧的数量建立为行计数的整数，并且由此随着读出接续的图像帧，而最大化并行)以及由此每帧3个部分加载行周期。在12-1-1-1子帧序列中不存在死区时间，并且由此无空行周期。

用于将虚设行添加至交错的帧序列并且使子帧时间相对于标称偏移开以去除定时冲突的替代方法，是对帧序列实施一组定时约束，并且然后在相对于每个帧开始的相同偏移处开始在视频中的每个子帧。虽然数学约束取决于具体的序列和子帧的数量，但是用于“ab-b-b-b”帧序列运行的示例是指导意义的，并且对于其它序列运行家族可以开发相似的约束。

考虑以下的“ab-b-b-b”定时约束。对nrows(编号为0至nrows-1)每帧采样4次，由此对于持续视频序列每帧t的时隙的数量一定大于或者等于4nrows。对于每帧4个子帧，该方法还要求t可被4整除。现在，以时隙为单位，选择曝露参数a和b，其中：t>＝(a+3)*b；b为奇数正整数(虽然对于采用多于一个的时隙的流水线读出，1可能是不可能的)；a为表示长子曝露持续时间对短子曝露持续时间之比的整数。给定这些参数，对于任何行k，其分配的时隙为：

初始重置，行k：t-1-(a+3)*b+4k

第一次有条件读出，行k：t-1-3b+4k

第二次有条件读出，行k：t-1-2b+4k

第三次有条件读出，行k：t-1-b+4k

第四次无条件读出，行k：t-1+4k

还要注意，对于t＝4nrows＝(a+3)*b的情况，每行对于整个帧积分光照，并且每个帧的无条件读出也实现了对随后的帧的无条件重置，并且由此对于连续的视频操作不需要单独的显明的重置。如果a+3不可被4整除，显明的重置仍然可以通过选择b以尽可能地接近但不超过4nrows而保持不被调度，在这种情况下，长子帧将比完美的a：1比率所指定的更长几个时隙。

图28b图示了根据该方法设计的a＝13，13-1-1-1子帧读出序列。针对20个行和80个时隙，选择b＝5，给出了具有65-5-5-5的定时的用于每行的完整帧积分时间。针对真实世界的示例，诸如，具有3016个行和12064个时隙/帧的传感器，选择b＝754，将给出具有9802-754-754-754的定时的用于每行的完整帧积分时间，但是b不是奇数，并且由此会出现时隙冲突。由此，针对该传感器的最佳“合法”完整帧积分调度将是9805-753-753-753，这涉及实际的13.02的a。可替代地，为了将a精确保持为13，可以选择针对每个帧的第一行(等等)在时隙15处具有显明的重置的9789-753-753-753序列。

对于比完整帧时间更短的曝露，该方法还可以给出利用所有时隙的调度方案。图28c图示了针对20个行和80个时隙的另一a＝13，13-1-1-1子帧读出序列。然而，在图28c中，选择b＝3，以给出更短的曝露，并且每行具有39-3-3-3的定时。由于针对行0在时隙31处发生重置，所以死区时间占据了每个帧的40％。在3016行的传感器的示例中，从b＝753递减到b＝3的奇数b值，存在375个可能的序列。对于b＝753等同于1/30秒的曝露时间，b＝3等同于1/7530秒的曝露时间，由此可配置的13-1-1-1策略在跨曝露范围的9个档位(stop)的范围内变动。

通过使用相同的方法，图28d示出了针对20个行和80个时隙的另一调度方案，此次是针对a＝5和5-1-1-1策略。在这种情况下，可在80个时隙内得到的最长5-1-1-1策略是45-9-9-9，其中b＝9，占据了80个时隙积分时间中的72个，以便90％的光照采集。在3016行传感器示例中，等效策略将是7535-1507-1507-1507，具有99.93％的光照采集，或者7543-1507-1507-1507，具有100％的光照采集和5.005的实际a值。

通过这些示例，显而易见的是，其它相似的交错的策略解决方案也是可能的，例如，采用具有不同响应曲线的ab-b-b-b策略或者ab-b策略。由此，这些示例示出了，在具有许多的行和谨慎的选择的情况下，存在很大一类交错的子曝露策略，这些交错的子曝露策略充分利用可用的时隙并且允许大范围的曝露和/或动态范围选项。

图29图示了1-4-4-4子帧读出序列，该1-4-4-4子帧读出序列至少在子帧读出并发性方面表示图28a的12-1-1-1子帧序列的反转。更加具体地，在12-1-1-1序列中并行地读出所有4个子帧并且总子帧扫描持续时间跨整个帧时段，而在1-4-4-4序列中未发生子帧读出并行并且扫描持续时间是总的帧时段的四分之一——在4子帧序列中最快的可能的扫描持续时间，在其中每帧时隙的数量限于所需的像素行读出操作的总数量(即，在本示例中为4*12＝48个时隙)。如图所示，由于在单位子帧中的扫描持续时间(4)是物理行计数(12)的整数倍，所以不需要虚设行(以及由此不需要部分加载行周期)。每单位子帧发生3个行周期——行计数与子帧扫描周期之比。

仍然参照图29，通过创建死区时间来实现最短子帧(即，单位子帧)，如果不创建死区时间则应是4-usf子帧。即，替代在示出的虚拟框时隙处的帧时段的开始处执行像素重置操作，将重置操作延迟了4个分配的单位子帧中的3个单位子帧，由此实现1个usf的子帧时段。应注意，像素重置操作(用中心点的时隙表示)与第一子帧的读出并行地进行，其中读出操作和重置操作在相同的时隙中执行、具有三个行滞(即，在相同的时隙中读出第一行像素并且重置第三像素行，读出第二像素行，并且在相同的时隙中读出第二像素行并且重置第四像素行，等等)。一般而言，可以在相同时隙中，执行在相应行内的显明的重置操作以及无条件或有条件读出操作，而没有冲突，这是因为在重置操作期间没有数据被传送至列输出线(即，“数据输出”线)。对于将具有无条件部分电荷传输操作的有条件读出操作应用于所有列的、所描述的实施例，在第二行中的平行无条件重置操作可以被无条件部分电荷传输操作所承载。应注意，在该背景下像素重置操作与有条件读出/操作操作不同，其中后者将一个或者多个像素状态信号输出到列输出线上。

图30图示了另一死区时间子帧读出序列，在这种情况下具有3-1-6-1图案。如通过将图30和图27进行比较可以了解，3-1-6-1子帧序列与6-1-6-1子帧序列相似(即，相同的usf/子帧计数、子帧扫描周期、行周期、流水线深度和部分加载行周期)，但是不同之处是，加入了死区时间以创建初始3-usf子帧。即，初始重置操作(和在之后的无条件读出操作之后的重置操作)延迟了3个单位子帧(6个行周期、以及由此12个时隙)，以将初始6-usf时段缩短到3-usf子帧。

图31a图示了行逻辑电路780的一个实施例，该行逻辑电路780可以用于建立各种各样的运行时间和/或生产时间可选择的子帧序列，包括但不限于在图27至图30中所描绘的子帧序列。如图所示，行逻辑780包括行序列控制器781、读出地址解码器783、重置地址解码器785、和一组n个行线路驱动器787，在像素阵列中的每个行像素或者像素组具有一个行线路驱动器787。在一个实施例中，行序列控制器781包括序列定义存储器790，该序列定义存储器790在运行时间中已经预加载或者编程有地址序列运行信息，该地址序列运行信息包括：例如，经制表的地址值、和/或使得能够进行地址的算法生成的信息。具有行序列控制器的逻辑电路系统应用序列定义存储器的内容，以在每帧时段的固定的或者可编程地控制的数量的时隙中的每一个期间，生成读出地址值(rdaddr)、重置地址值(rstaddr)和读出类型(rdtype)。在一个实施例中，例如，对于其中需要对给定像素行执行读出操作的每个时隙，行序列控制器781输出与该像素行对应的读出地址、和指示要执行有条件还是无条件读出的读出类型信号，该读出类型信号共用地供应至各个行线路驱动器787的读出类型输入(“rt”)。如图所示，读出地址被供应至读出地址解码器783，该读出地址解码器783执行解码操作，以将至行线路驱动器787中的地址指定的一个行线路驱动器的读出输入(“rd”)的读出使能信号断言，从而使得能够：根据来自行序列控制器的读出类型信号，通过该行线路驱动器(以及由此对指定的像素行)进行有条件或者无条件读出操作。

为了抑制读出使能断言(即，在其中不执行读出的时隙中，正如与虚设行对应的时隙的情况或者在死区时间时段期间发生的情况下一样)，行序列控制器可以输出保留的“no-op”地址值，或者可以输出专用控制信号以抑制/使能行读出操作(未具体示出)。应注意，在拼接使能像素组的情况下，每个行线路驱动器787可以输出多个tgr信号(例如，用于上述的4x1四像素组的tgr1-tgr4)，在这种情况下，行地址解码器783可以输出多个读出使能信号，以使得能够断言tgr信号中的任何一个或者多个，由此使得能够根据来自在图像传感器内的其它逻辑电路系统的模式控制信号，来进行非拼接读出或者拼接读出。

仍然参照图31a，通常按照与读出操作相同的方式来控制(序列运行)重置操作，其中行序列控制器781在其中需要执行重置操作的每个时隙期间(如上所论述的，该时隙也可以是其中需要执行读出操作的时隙)、将有效重置地址输出至重置地址解码器785，并且输出专用控制信号(例如，“重置使能”信号，未示出)或者保留的不需要解码的重置地址值用于指示其中不需要执行重置操作的时隙。与读出地址解码器783类似地，重置地址解码器785对输入的重置地址值(即，除了保留的地址值之外的重置地址值或者伴随断言的重置使能信号的重置地址值)进行解码，以将在行线路驱动器787中的重置地址指定的一个行线路驱动器的输入处的重置信号断言。

一般而言，每个行线路驱动器787响应于输入的重置使能信号、读出使能信号和读出类型信号，以根据上述的读出序列和重置序列来升高rg、rs和一个或者多个tgr信号。虽然未具体示出，但是附加控制信号可以提供给行线路驱动器787，以使得能够在有条件读出/重置操作的阈值测试(部分读出)以及有条件读出阶段期间，在不同的tgr电位(例如，vtgpartical、vtgfull，如图2和图18a所示)和/或脉冲宽度(例如，如图13所示)之间进行选择。

虽然在图31a中未具体示出，但是行序列控制器781可以接收行时钟信号(例如，来自读出控制电路系统或者其它控制逻辑)，该行时钟信号自身、或者通过与一个或者多个编程的设置相组合，限定进行行操作的上述时隙。例如，在一个实施例中，行时钟信号周期(其自身可以在其它图像传感器逻辑电路系统内编程)限定了时隙持续时间，其中每个上升时钟沿和/或下降时钟沿标记出了新时隙的开始。在另一实施例中，行时钟信号可以在足够高的频率下振荡，以使得能够实现可编程计数器限定的时隙时段，由此，使得能够将给定的帧时段(例如，1/30秒)划分为可编程数量的时隙。例如，计数器电路可以用终端计数值(或者在向下计数实施方式中，是初始开始值)编程，该终端计数值在期望的时段处(例如，根据物理行、虚设行、帧时段、子帧计数等的数量)产生终端计数“时隙”脉冲，从而根据所选择的子帧序列建立可编程时隙。

图31b图示了行逻辑电路795的另一实施例，该行逻辑电路795可以用于建立各种各样的子帧序列，这些子帧序列包括但不限于在图27至图30中所描绘的子帧序列。替代如在图31a的实施例中的地址解码器，使用移位寄存器组来追踪行操作。例如，在示出的具体示例中，通过行序列控制器797，来操作五个移位寄存器，子帧sf1至sf4各有一个移位寄存器(803、804、805和806)、并且无条件行重置有一个移位寄存器(807)。每个移位寄存器加载有1个或者可能2个(以便拼接)“1”逻辑值，响应于重置信号(reset)将该“1”逻辑值加载到与像素阵列的顶部的(第一)行对应的寄存器位置，其中所有其它寄存器位置都加载有“0”逻辑值。在接收到移位信号(shift)时，使具体寄存器的内容向下移位一行。在接收到使能信号(enable)时，具体寄存器将其内容驱动至行驱动器787，由此使得能够在用于与一个或多个移位寄存器“1”位置关联的一个或多个行的一个或多个行驱动器内进行行操作。可以将子帧移位寄存器的输出按接线“或”配置来连接，这是因为行序列控制器每次仅仅使能一个。

在一个实施例中，行序列控制器797将开始/停止时间戳存储在时间戳存储元件798内，以便移位寄存器803至807中的每一个对子帧序列运行的操作进行控制。一组比较器799将帧时间戳时钟801的输出与存储的时间戳进行比较，以适当地对每个移位寄存器定时。附加的逻辑(未示出)根据时隙子钟控，限定有多少子帧是活动的、重置是否是活动的、以及使能信号断言的精确定时。

图32a至图32c图示了关于图31a的序列定义存储器790的可替代参数加载操作。在图32a中示出的布置中，应用处理器815(例如，对应于图8的应用处理器273或者图像处理器243)将一组行序列生成参数加载到序列定义存储器790中，以使得行序列控制器(即，图31a的元件781)能够根据期望的子帧读出序列来合成重置地址和读出地址。与之对照的，在图32b的布置中，将经制表的读出地址和重置地址的组加载到序列定义存储器790中，并且之后，按照表查询操作的序列由行序列控制器读出(并且从行序列控制器输出)。经制表的读出地址和重置地址的组可以由应用处理器815生成(例如，通过使用与加载到在图32a的算法地址生成布置中的序列定义存储器中的序列生成参数相似的序列生成参数)，或者自身可以从预加载的源供应(例如，在装置生产或运行入坞期间加载到分立的非易失性存储器或者处理器上的非易失性存储器中)。图32c图示了图32a和图32b的完整算法序列定义方法和完整经制表序列定义方法的混合。即，应用处理器815将部分行序列制表与表扩展参数一起加载到序列定义存储器790中，该表扩展参数使得能够将部分读出/重置地址制表算法扩展成读出地址和重置地址的完整序列。例如，需要在接续的时隙中输出的读出地址的序列，可以通过将初始地址与指示待在之后生成的序列地址的数量的运行长度信息一起制表来指定。

为了将行地址序列器实施为在传感器芯片上的状态机或者伴随的asic或者fpga，采用仅仅需要知道当前行及其内部状态即可导出下一个行地址的算法是有帮助的。在一个实施例中，这种状态机从已经存储有预先计算的行地址序列的存储器，连续地读出每个行地址。然而，该方法需要大量的存储器。如果策略改变，还需要相当长的时间以将新表存储在存储器中。可替代算法直接计算在序列中的每个行地址。这种算法具有：初始部分，该初始部分具有更加复杂的计算，执行该计算以基于策略和曝露时间来设置地址生成；以及步进地曝露的部分。在一个实施例中，在对图像传感器进行控制的芯片内，通过软件执行来实施该复杂的设置计算，并且在传感器自身上的状态机中实施该步进操作。

在下面的表i至表iii中，列出了在地址序列运行状态机中使用的示例性变量组。在表i中的变量在每个行时间处生成。它们是待读出的行地址、待重置的行地址、和待读出的行地址的子帧。子帧仅仅被输入至重构电路，并且如果该电路不是在传感器上的、而是植入在下游处理中，那么可以将该子帧省略。用于读出和初始化的行地址被输入至行控制电路和重构电路两者。如果初始化是在传感器下实施的，那么需要在根据给定策略开始曝露之前将表iii的变量传输至传感器。如果初始化是在传感器上实施的，那么仅仅需要将样本时段的持续时间以及曝露时间与帧时间之比发送至传感器。如果将要使用比策略所需的最少组更少的组，那么可以附加地发送组的数量。

表i：生成的状态机输出

表ii：仅仅初始化的状态机变量

表iii：运行时间状态机变量

如果需要比帧时间更短的曝露时间，那么根据等式(1)来调节在接下来的初始化步骤中使用的采样时段持续时间。

接下来，确定相同子序列的数量。等式(2)示出了样本时段持续时间的序列，其中除了第一组的第一时段之外，组重复自身，该第一组的第一时段可以更短，这是因为可以在保护贯穿整个帧地进行有条件重置的能力的同时、将初始重置移动成更接近第一读出。

然后，添加虚设行，从而使得具有正整数p。

以总子序列持续时间的整数倍、并且不违反等式(3)的形式，添加用于垂直消隐的虚设行。通过使用以下等式来计算行偏移和初始偏移：

每时隙的子帧索引的列表成为：

b＝n，n-δs+1，…，n-1(6)

取决于帧时间与曝露时间之比来设置用于重置计数器的初始化值。

最后，初始化计数器，并且将输出变量设置为标识无活动的值anot，例如，所有位设置。

k＝0

k1＝0

m＝0

ard＝anot

ainit＝anot

arstbuf＝anot(8)

虽然初始化例程具有上文简要描述的复杂计算，但是能够仅仅通过使用添加、偏移和有条件判定，来生成运行时间地址。下面的伪代码序列示出了，在每个行时间开始处进行以生成下一个行地址和初始重置地址的计算和分配。代码假设有效行地址在0与之间。

用于减少的数据存储的子帧序列设计

在多个实施例中，具体地定制(tailor)子帧序列，以降低子帧数据存储需要、并且有助于图像重构。更加具体地，通过设置子帧时段的图案、从而使得读出操作都集中在帧时段的后部分中(即，后加载的)并且包括对具有匹配的曝露时段的两个或者更多个子帧的并行读出，显著地减少图像重构所需的子帧数据缓冲成为可能。图33a至图33c通过将示例性子帧序列进行比较图示了这种序列设计考虑，在该示例性子帧序列中，读出操作分别地在帧时段上较均匀地分布，前加载的和后加载的。更加具体地，在图33a的1-4-4-4子帧序列中，有条件读出在帧时段内均匀地分布，其中三个完整的子帧读出通过帧时段的结束来完成，并且第四个子帧读出扩展到随后的帧时段中。在其中具有匹配的曝露时段的子帧针动态地组合(例如，通过未加权的求和，到具有足够的位深以包含该求和值的缓冲器中)并且其中具有非匹配的曝露时段的子帧分别地被缓冲的实施例中，1-4-4-4序列需要图像数据的两个完整子帧被缓冲，以便在最后子帧被读出时支持图像重构：一个缓冲器用于1-usf子帧，并且另一缓冲器用于在最后子帧读出之前的2个4-usf子帧。在其中用于每个像素读出的位深为12位的、示例性3000行×4000列像素阵列的情况下，每子帧需要144mb(3000*4000*12位)的存储，并且针对2个子帧需要288mb的图像缓冲，并且在添加附加位时需要300mb的图像缓冲，以使得能够对2个4-usf子帧求和而不溢出。即使提供了逻辑以合并头三个子帧中的所有三个，也需要至少一个子帧价值(worth)的数据(具有增强的位深，以支持子帧数据组合)——缓冲器大小，该缓冲器大小对于在传感器ic内的集成实施方式而言可能太大，由此，有必要将数据的多个子帧传输至片下重构逻辑(例如，如图8所示，图像处理器ic243)。

相似地，图33b的1-2-4-8子帧序列需要对图像数据的至少一个子帧的大部分进行缓冲，因为在最后子帧读出开始之前、读出了第一子帧(即，单位子帧)的大约93％。在没有用于头三个子帧的加权组合的逻辑的情况下(即，以考虑到它们变化的光照采集时段)，需要缓冲和/或传输来自整个第一子帧的图像数据、缓冲第二子帧的大部分和第三子帧数据的更好部分，如由表示最后子帧读出的开始的竖直虚线可见的。

现在转到图33c的12-1-1-1子帧序列，可以观测到，通过将初始子帧读出推迟到接近帧的末端的时间(即，以长的12-usf子帧开始)，发生的在第一子帧读出的开始与最后子帧读出之间的这部分总帧时间小得多。例如，在示出的子帧序列中，分别与在图33a和图33b的子帧序列中的帧时间的100％和93％相比，在初始子帧读出与最后子帧读出之间的时间总计为帧时间的20％(1+1+1/(12+1+1+1))。在如参照图26至图30所描述的各个实施例中一样、读出操作跨帧时段均匀分布的情况下，缩短在初始子帧读出与最后子帧读出之间的时间，对应地降低缓冲的需要，如，初始子帧的仅仅20％需要缓冲(相对于图33a序列，在缓冲器大小上减小了5倍)。进一步地，因为最后三个单位子帧读出(即，1-1-1)具有一致的持续时间(即，每个为单位子帧)，所以，在直到已经接收到用于所有子帧的像素数据、才开始在像素处的重构的情况下，那些读出可以通过简单的未加权求和而容易地组合。在这种情况下，与用于1-2-4-8序列的2.26个子帧或者用于1-4-4-4序列的3个子帧相比，需要仅仅0.33个子帧的存储。还应注意，0.33个子帧是总积分时间匹配于滚动速率的情况中的最坏情况——对于在相同的滚动速率下的更短曝露而言，需要更少的存储器。

图34a图示了缓冲电路820的一个实施例，该缓冲电路820可以用于从图33c的12-1-1-1子帧序列重构图像帧，其中仅仅有部分子帧缓冲。出于示例的目的，假设是3000行的图像传感器，从而使得在第二子帧读出开始之前读出初始子帧的200个行(即，每扫描周期的3000*usf/总和usf，并且由此为3000/15)。相似地，在第三子帧读出开始之前读出第二子帧的200个行，并且在最后读出开始之前读出第三子帧的200个行。由此，在最后子帧读出之前读出第一子帧的总计600个行(3000个行的20％)，从而使得在完整像素数据重构(即，通过所有四个子帧组成数据)开始之前需要缓冲读出数据的至少600个行。

从概念上讲，可以将多子帧数据缓冲视作是，通过由作为部件的200行元素移位寄存器823、825和827形成的600行元素移位寄存器从初始子帧移位，其中根据子帧到子帧的行偏移(即，时间滞差)，在移位流水线内的相应点处，将来自随后的子帧的数据与之前缓冲的数据合并。由此，在示出的示例性实施例中，通过解复用器821将来自四个并行的子帧行读出(即，子帧sf1-sf4的交错读出)的数据路由至在移位寄存器内或者在移位寄存器的端部处的四个子帧专用行进入点中的一个。更加具体地，将来自第一子帧行(datasf1)的读出数据移位到作为部件的移位寄存器823的前端中，而将来自第二子帧行(datasf2)的数据与来自第一子帧的相同行列的数据(即，从移位寄存器元件823的第200行存储元件输出的、在200行的读出操作之前初始地插入到移位寄存器823中的数据)在加法器824中进行求和，并且插入到作为部件的移位寄存器825的初始行的存储元件中(即，在总600行元素的流水线中的第201移位寄存器行存储元件)，由此合并了来自两个读出的子帧数据。相似地，将来自第三子帧行(datasf3)的数据与来自头两个子帧的相同行列的数据(即，从移位寄存器825的第200行存储元件输出的、并且由此为在总的流水线中的第400行元素的数据)在加法器826中进行求和，并且将来自第四子帧行并且是最后子帧行的数据(datasf4)与来自头三个子帧的相同行列的数据(即，从移位寄存器827的第200行存储元件输出的、并且由此为在总的流水线中的第600行元素的数据)在加法器828中进行求和，由此合并了来自在缓冲输出中的所有四个子帧的子帧数据。应注意，能够存储求和得到的值的缓冲元件应该具有足够的位深，以避免所存储的值溢出。应注意，在求和操作之前，来自第一子帧和/或第二至第四子帧的读出值可以按比例缩放(或者加权、压缩、归一化或者修正)，从而考虑到子帧时段的差异。还应注意，如果曝露被缩短，那么可以通过相应地调节在移位寄存器中的求和点来适应这种缩短。

图34b图示了缓冲电路830的可替代实施例，该缓冲电路830使得能够从图33c的12-1-1-1子帧序列进行部分图像重构。如图所示，应用了相同的通用的数据解复用(821)和缓冲，但是替代在共享的缓冲电路内对用于所有四个子帧的相同像素数据进行求和(这可能需要如上所提及的按比例缩放逻辑)，为长子帧行和短子帧行提供分开的通过移位寄存器实施的缓冲器833和834。更加具体地，提供600级行移位寄存器833，以在最后子帧读出之前的三个单位子帧期间、缓冲像素阵列的初始子帧(12-usf)数据读出的600个行，并且提供分开的400级行移位寄存器，以在最后子帧之前的两个单位子帧期间、缓冲像素阵列的第二子帧(1-usf)数据的400个行。如图所示，可以将像素阵列的第三子帧数据(也是1-usf)读出的200个行与早于200行的来自第二子帧数据读出的相同像素数据(即，在读出第三子帧的第一行时、驻留在作为部件的移位寄存器835的第200行元素内的子帧数据)进行求和。相似地，由于最后子帧持续时间也是单个单位子帧，所以最后子帧数据可以与早于200行缓冲的来自组合的第二子帧数据/第三子帧数据的相同像素数据(即，驻留在作为部件的移位寄存器837的第200行元素内的、并且由此为在组合的400级移位寄存器834的第400行元素中的子帧数据)进行求和。应注意，鉴于最后三个子帧的相同曝露时段，在加法器836和838中进行求和操作之前，不需要加权或者按比例缩放。由此，缓冲电路830缓冲与仅仅三分之一的子帧(即，在缓冲器833和834内的1000个像素行)对应的数据量，并且还将四个读出子帧压缩为两个流图像帧(即，与12-usf子帧对应的一个流图像帧、以及与三个1-usf子帧之和对应的一个流图像帧)，该两个流图像帧可以在下游的重构逻辑中组合。应注意，可以在存储在缓冲器833和834内(或者在图34a的实施例中，在缓冲器823、825、827内)之前，通过使用视觉无损查找表(vll)或者其它数据压缩技术，来压缩该子帧数据。例如，可以先将一行子帧数据压缩在vll内以减少位深(即，在每个像素值中的组成位的数量)，然后再插入在缓冲器内，并且然后在缓冲器输出处用逆vll解压缩。在这种情况下，可以将10位像素值压缩成8位，可以将11位和12位的值压缩成9位等等。由于每个子帧的每个像素行一般可以包括数千(或者更多的)像素值，所以可以显著地节省存储器。

线交错的双曝露中的运动伪影抑制

在通过非一致持续时间子帧而重构的图像中，移动对象倾向于产生不期望的伪影(失真)，可以通过减少在亮子帧与暗子帧之间的曝露时间差来缓和伪影。更加具体地，通过调节过采样策略(即，子帧序列)以使短曝露子帧在总的帧时段内居中，能够改进结果。例如，选择/实施4-1-3-1子帧序列，在9-usf帧时段的时间中心处建立第一单位子帧。附加地，在允许动态地改变(即，从子帧到子帧)iso(增益)的传感器实施例中，可以采用更低增益来读出短曝露子帧，并且采用更高增益来读出更长曝露子帧，以改进总的低光照性能。

前述构思还可以应用在线交错的双曝露传感器内。更加具体地，替代在最长曝露时间的结束时读出短曝露和长曝露，可以在时间上提前短曝露(即，更早地开始)，并且由此对准于更长曝露的时间中心处或者接近该中心处，从而减少上述运动伪影。而且，更低的增益(即，iso)可以与短曝露读出而非更长曝露读出相结合地应用，由此，缓和曝露持续时间的差异，并且可能将传感器的动态范围扩展为超过在相等的iso增益和/或非中心化的短持续时间曝露的情况下的能够实现的动态范围。

作为具体示例，在400的参照iso中，1/30秒和1/1000秒的相应的长曝露时间和短曝露时间在曝露值中会产生5档位的增量，由此更容易产生运动伪影。通过将用于短曝露的iso从400降低到100(2个档位)、并且将曝露时间从1/1000延长到1/240(也是2个档位)，有效曝露时间的差从5个档位降低到3个档位，从而减少了在重构的图像中的运动伪影的电位。应注意，可以将短曝露像素列(或者行)的读出布置为，避免冲突地使用读出资源(例如，adc电路系统)，例如，通过在长曝露线(行)读出时间之间的时段时间中执行短曝露读出，并且由此线交错地进行短读出和长读出。而且，传感器数据读出不需要是递进的。在一个实施例中，例如，首先开始短曝露读出，然后交错地进行长曝露读出和短曝露读出，之后为仅仅执行长曝露读出的周期。图35将上述的线交错读出进行比较，在左边示出了易伪影完全时段读出方法(即，在帧时段结束时并行的短曝露终止和长曝露终止)，并且在右边示出了耐伪影中心化帧短曝露方法(即，在帧时段的时间中心处的短曝露读出，从而使得在由阴影示出的时段中发生受限的交错的短曝露读出和长曝露读出)。

部分导通传输门电压校准

图36图示了部分导通输门电压vtgpartial与有条件读出/重置阈值之间的关系，该部分导通输门电压vtgpartial用于实现像素的光电二极管状态的部分读出，该有条件读出/重置阈值用于针对其对部分读出信号进行测试以确定是否执行完整光电二极管读出和重置。更加具体地，vtgpartial对可用于阈值比较的电荷进行控制，而有条件读出/重置阈值值(或者比较器阈值)可以视作与在adc范围内的期望点对应的数字值。实验结果表明，产生有效结果的vtgpartial电压的范围较窄(例如，在100mv的数量级)，并且由此，生产图像传感器可以受益于对该电压的校准。虽然可以在装置生产期间或者在运行期间(即，在装置启动时和/或在初始启动之后间断地或者周期性地)应用多种校准方案，但是下面描述了两种一般的方法：可选地涉及关于部分读出和完整读出操作两者执行adc操作(即，无论是否检测到过阈值或者不足阈值的像素状态，都生成adc结果)的混合读出模式的分析方法以及基于电路的模拟曝露方案。

图37图示了具有设置在焦平面外部的外围位置处(即，不曝露于光)的像素校准电路850(“校准器”)的“暗”列847的像素阵列845的一个实施例。如细节图849所示，校准器850中的每一个包括光电二极管110、浮置扩散结构区域112、传输门101、传输使能晶体管103(其在分离门实施例中可以省略)、重置晶体管109、源极跟随器晶体管105和读出选择晶体管107，上述所有都设计为匹配光照采集像素的对置元件(即，如上面所论述的)，并且由此允许模拟的光照采集、以便校准部分导通传输门电压。在示出的实施例中，例如，将恒流电源852耦合至光电二极管110，以使得能够传输电荷的参考电平，该电荷的参考电平与的光子撞击的次数对应，该光子撞击次数刚好高于阈值，该阈值可以通过在tgr线上应用校准的部分导通传输门电位vtgpartial而检测到。因此，在光电二极管110内建立参考电荷电平之后，可以迭代进行部分传输操作，在每个迭代中将逐步增大的vtgpartial电位施加于tgr线。当vtgpartial升高到在列读出电路系统内产生过阈值检测的电平时，可以将vtgpartial视为在像素行读出操作内被校准，并且然后被应用。在一个实施例中，对每个像素行关于校准器850执行单独的校准操作，从而限制跨像素阵列的阈值差异。在替代实施例中，仅仅执行一次这种校准操作(在这种情况下，仅仅需要一个校准器850而不是一列校准器)，并且在其中校准的vtgpartial电位跨整个像素阵列被应用。

图38和图39图示了校准操作的示例性序列和在图37的校准器850内的对应的信号波形。在示出的实施例中，对部分导通传输门电位的校准，开始于855处，对校准器的浮置扩散结构和光电二极管的重置，并且还将vtgpartial电位设置为低于阈值开始值。参照图39，可以通过将tgr和tgc升高至它们的全电位、以将光电二极管和浮置扩散结构互连(即，经由传输门101)，并且然后同时使重置门信号(rg)发出脉冲、以将光电探测器和浮置扩散结构的电位升高至预充电电压电平(例如，vdd)，来实现重置操作。在这之后，在857处，经由恒流电源将预定量的电荷(即，上面提及的参考电荷)传输至光电二极管，在图39中图示的操作通过充电脉冲871和紧接着的在873处的光电二极管电位下降来进行。

在已经建立了参考光电二极管电荷电平之后，在858处，在循环中执行部分导通电压电平调节的迭代序列，每个迭代包括在859处的部分传输操作、在861处的读出信号(例如，浮置扩散结构信号减去浮置扩散结构重置状态)与数字阈值的数字比较、以及在863处的在不足阈值确定结果(在861处为否定确定)的情况下的vtgpartial电压电平的增量。如图39所示，每个部分传输操作一般如上所描述的进行，并且包括浮置扩散结构重置(“fd重置”)、重置状态读出(“重置读出”)、将vtgpartial的当前值应用至行传输门(即，作为信号tgr)以使能推断的从光电二极管至浮置二极管(“部分传输/阈值测试”)的电荷传输、和信号状态读出(“信号读出”)。

图40图示了在应用处理器和图像传感器内进行以实现部分导通传输门电压(vtgpartial)的可替代的分析驱动的校准的操作。开始于881处，应用处理器向图像传感器发出阈值校准指令，触发在细节图882中示出的、图像传感器执行校准序列。即，在接收到阈值校准指令(在895处为肯定确定)时，图像传感器将像素阵列重置(897)，并且，在被设计为使像素的显著部分(例如，1％或者更多)曝露于与期望阈值相似的光照范围的预定曝露时段之后，在899处，执行混合数据读读出。更具体地，与其中adc操作仅仅响应于过阈值确定并且由此作为有条件读出操作的一部分而执行的读出模式相反，在图像传感器内的控制电路系统在每个读出时段期间使能adc操作，而无论是否存在过阈值条件，由此在不足阈值像素、或者与全电荷传输对应的adc值的情况下(即，在供应了vtgpartial以清空光电二极管之后)，生成与部分电荷传输对应的adc值(即，在将vtgpartial供应至传输门之后)。

在一个实施例中，图像传感器将adc值与相应的阈值测试结果一起，输出至应用传感器，该应用传感器在接收到这种校准数据(883)时，确定阈值相关的adc值(tcadc)，并且如在885处所示，将该值与期望的adc“目标”值进行比较。更加具体地，如图41所示，应用处理器对adc值进行不足阈值像素和过阈值像素的求值，并且作为阈值相关的adc值，识别在这些值集合的重叠边缘之间的统计中点(例如，均值、中值、或者类似的统计中心)。如果阈值相关的adc值在其中心在目标adc值附近的值范围之外(在887处为否定确定)，那么根据在889处确定阈值相关的adc值分别低于或者高于目标adc值，应用处理器在891或者893处向图像传感器发出vtgpartial增量或者减量指令，由此使图像传感器升高或者降低vtgpartial电位。在这之后，应用处理器重复该校准序列，在881处，开始于重新发出阈值校准指令。回到判定887，当确定阈值校准的adc值在目标adc值的预定范围(即，被编程在成像系统内的目标值和/或范围)内时，视为完成该校准，并且图像传感器准备好进行图像获取。如上所论述的，可以周期地重复该校准步骤，或者间断地重复该校准步骤(例如，响应于所选择的事件，该事件包括但不限于，指示对图像传感器进行校准的请求的用户输入)。

图42图示了可以在缺少上述混合读出模式或者对于其已经禁用这种模式的图像传感器内应用的可替代分析校准技术。总体而言，在应用处理器和图像传感器内进行校准操作，如图40所示，除了图像传感器通过进行非混合读出操作来响应于输入阈值校准指令之外，该非混合读出操作即是，如上所述的其中仅仅对于过阈值像素生成adc值的读出操作。结果，替代在图41中示出的两个重叠的adc输出曲线(即，一个不足阈值像素的曲线和一个过阈值像素的曲线)，仅仅获得单个adc输出分布。尽管如此，可以基于单独的adc输出分布来确定统计截止点，并且，如果期望，统计标志指示不足阈值事件的数量，由此使得能够确定阈值相关的adc值，如图所示。一旦确定阈值相关的adc值，可以针对目标adc值对阈值相关的adc值进行测试，基于测试结果使vtgpartial增量或减量，如参照图40所描述的。

用于改进低光照snr的部分拼接

如上面参照4x1和2x2四像素组所论述的，在图像传感器内的单独的像素，可以按照使得能够在拼接读出中将来自两个或者更多个光电二极管的电荷和/或与两个或者更多个光电二极管对应的读出电压进行组合(例如，相加、平均、聚集等)的方式，共享浮置扩散结构和/或一个或者多个采样保持存储元件。这种基于电荷/电压的拼接增加了有效像素的大小，并且由此在减少空间分辨率的成本的情况下改进了低光照敏感度(即，鉴于增加的光照采集)。在多个实施例中，在图像帧的相应子帧中在拼接模式(降低的分辨率)和非拼接模式(全分辨率)两者中，均读出过采样的图像传感器，以使得能够在没有明显的空间分辨率损失的情况下改进低光照敏感度。例如，在一个实施例中，对子帧读出结果自身进行估计，以在两个或者更多个重构技术之间做确定，如果读出结果指示低光照条件，那么选择更加依赖于拼接读出的重构，并且相反地，如果读出结构指示标称“亮光照”条件，那么选择省略了拼接读出(或者生成并且应用有助于拼接读出的全分辨率像素的估计)的重构。

图43和图44图示了示例性“部分拼接”成像方法(或者“混合子帧读出”，在该“部分拼接”成像方法中，针对给定图像帧的除了最后子帧的所有子帧、在非拼接全分辨率模式下，有条件地读出/重置像素阵列(即，操作911和913)，并且然后针对最后子帧915、在拼接的降低的分辨率模式下，无条件地读出/重置像素阵列。具体地，参照图43的实施例，如在917处所示，可以对拼接的和非拼接的读出结果进行估计，以确定是否存在低光照条件。如果检测到低光照条件，那么在919处，基于针对每个拼接像素组获得的值、并且可选地基于针对相邻的拼接像素组获得的值，针对全分辨率像素生成像素值。如果不存在低光照条件(即，存在亮光照条件)，那么在921处，基于非拼接读出结果、并且可选地基于从拼接读出结果提取的值，来针对每个全分辨率像素生成像素值。

图45图示了在像素阵列内的变化的图像帧读出/重构模式之间的定性差异。如图所示，在非拼接帧读出模式931中(即，在非拼接模式中读出所有子帧)，在清晰度上、维持全分辨率，但是低光照敏感度受限为，如snr(信噪比)所示的，直到每子帧时段大约70光子撞击为止，低于10。在光谱的相对端，在拼接帧读出模式933中(即，在拼接模式中读出所有子帧)，对空间分辨率进行妥协(再一次，在清晰度上)，但是低光照敏感度显著改进，如snr所示的，从每图像像素大约22光子撞击开始，超过10。

与完全拼接图像帧读出模式和非拼接图像帧读出模式不同，部分拼接模式(935、937)展现出，在没有显著的空间分辨率损失的情况下，改进了的低光照敏感度。如图所示，在其中仅仅将非拼接子帧读出用于亮光照场景的图像重构的部分拼接模式935中，随着光照强度达到在低光照与亮光照条件之间的交越，snr稍微降低了(即，由于存在一个更少子帧价值的图像数据)；而在其中所有子帧数据用于图像重构的部分拼接模式937中，snr保持了较稳定的轨迹。因此，虽然在一些实施例中，可以从重构数据集合中省略拼接图像数据，但是下面论述的多种技术力图估计对于拼接读出结果的全分辨率像素贡献，并且将这些估计应用在图像重构中。

图46图示了拼接使能的像素阵列的示例性部分以及对应的滤色器阵列(cfa)元件——共同地作为“cfa片段170”。在示出的实施例中，单独的“全分辨率”像素在4个像素的4行x1列(4x1)的组内实施，其中每个这种4像素组具有共享的浮置扩散结构，并且4像素组的每隔的列具有如上面参照图5和图6所一般描述的、可切换地共享的采样保持元件组。出于简化参照起见，在cfa部分170(和更大的像素阵列)内的相同颜色的像素被称为，属于相同的颜色平面，其中设置对在与红色像素相同的行中的绿色像素(即，绿色像素“gr”)与在与蓝色像素相同的行中的绿色像素(即，绿色像素“gb”)加以区分，以便拼接和图像重构。即，可以通过对给定的4像素组中的相同颜色平面的像素执行同时的行操作，来对这些像素进行电荷拼接；并且可以通过在对每个电荷拼接的对进行电压采样之后、将其上述的列共享采样保持元件切换地耦合至相应的采样保持元件，来对在相邻列(即，在示出的示例中，列序号多了2)中的相同颜色平面像素进行电压拼接。总而言之，这4个有电荷/电压拼接能力的像素形成了像素拼接组930或者“拼接组”，如在927处所示；其中拼接组中的单独的像素称为部件像素或者全分辨率像素，如在925处所示。给定拼接组的电荷/电压拼接读出，可以视作在拼接组的部件像素之间居中的虚拟像素(或者虚拟拼接像素)(即，如拼接组930的中心处所示的“v-binpixel”)的读出。而且，在多个实施例中，每4个相邻的拼接组930(16个全分辨率像素)，形成低光照确定核932，对该低光照确定核932进行估计，以在低光照与亮光照条件之间进行区分，其中低光照确定核的内部4个像素形成拼接组定界的像素集933。进一步地，取决于给定的全分辨率像素在总像素阵列内的位置(即，在阵列的边缘处或者在阵列的内部)，全分辨率像素的“颜色平面邻居”可以包括在相同拼接组内的像素和来自相邻拼接组的像素，如在928处所示。

如上所述，可以根据多种重构技术中的一种，来生成在重构图像内的最后像素值，其中在不同技术之间的该选择可以根据子帧读出结果来动态地确定。图47图示了关于像素拼接组的这种选择性图像重构的一个示例。在941处开始，对在低光照确定核(例如，如在图46中在932处所示)内的全分辨率像素的子帧读出结果进行估计，以在低光照条件与亮光照条件之间进行区分。在示出的具体实施例中，例如，针对在低光照确定核内的任何像素的非最后子帧中的过阈值确定，产生亮光照确定，而相反地，跨在低光照确定核的像素内的所有非最后子帧读出的、稳定的不足阈值确定，产生低光照确定。如图所示，在低光照情况下(在941处为否定确定)，图像传感器(或者应用处理器)通过在周围的拼接像素值之间的双线性插值，针对每个全分辨率像素生成像素值，如在943处所示——该操作参照图51被更加详细地说明。在亮光照的情况下，相反的(即，在941处为肯定确定)，在945处，图像传感器和/或应用处理器基于非拼接读出结果、以及由对象全分辨率像素对对应的拼接读出的估计的贡献(即，对全分辨率像素作为部件的拼接组的读出)，针对每个全分辨率像素生成像素值。应注意，该示例性亮光照方法涉及将拼接读出结果和非拼接读出结果组合，如参照图45简要论述的。在可替代的实施例或者配置(例如，通过编程的设置而建立的)中，可以从全分辨率像素重构省略拼接读出结果。

图48图示了用于将在全分辨率像素值的亮光照重构中的拼接读出结果和非拼接读出结果组合的示例性方法。在951处开始，基于子帧读出结果，生成针对在拼接组中的每个全分辨率像素的预测(即，初步的估计)的最后子帧读出。在下面参照图49和图50所说明的一个实施例中，可以通过在对象全分辨率像素内确定或估计电荷累积速率、并且然后使用该估计以推算出帧结束的电荷累积电平，来生成这种预测值。例如，如果在一个或者多个子帧中、关于对象像素检测到过阈值条件，可以将针对这些子帧获得的读出值用于确定电荷累积速率，并且由此，假设电荷累积速率保持恒定(即，线性电荷累积)、对在非最后子帧的结束处在像素内将达到的电荷累积电平进行预测(推测/预言)。

仍然参照图48，在生成针对在拼接组内的全分辨率像素中的每一个的最后子帧读出值的预测(初步估计)之后，可以根据其预测的值，将拼接读出的按比例分配的部分分配到每个这种全分辨率像素(即，如在953处所示)，以产生估计的全分辨率最后子帧读出值。即，将拼接组像素标示为a、b、c和d，然后可以根据下式，通过它们的预测值(preda-predd)和拼接读出值，来确定针对这些像素的全分辨率最后子帧读出(esta-estd)的估计：

esta＝binnedread-out*preda/(preda+predb+predc+predd)

estb＝binnedread-out*predb/(preda+predb+predc+predd)

estc＝binnedread-out*predc/(preda+predb+predc+predd)

estd＝binnedread-out*predd/(preda+predb+predc+predd)

在可替代实施例中，可以应用用于估计全分辨率最后子帧读出的其它方法。

图49和图50图示了预测在拼接组像素内的帧结束的电荷累积状态以便估计对拼接读出的全分辨率像素贡献的更详细示例。例如，参照在图49的8-4-2-1子帧序列中示出的示例性的每像素电荷累积分布，可以使用在分布956中在第二(4-usf)子帧之后发生的单独的像素重置(过阈值)事件，以确定电荷累积速率，并且由此推测(预测)在最后两个子帧(即，2-usf和1-usf子帧，并且由此为净3-usf的曝露时段)上实现的电荷累积电平。相似地，在分布955的情况下，可以使用在第一子帧和第三子帧结束时的两个过阈值检测中的任一个或者两者，以确定电荷累积速率，并且由此确定在最后子帧上的预测的电荷累积电平。例如，在一个实施例中，可以对由第一子帧读出和第三子帧读出指示的电荷累积速率进行统计学上组合(例如，加权平均)，以产生混合电荷累积速率，以便推测在最后子帧期间所累积的电荷电平。可替代地，在确定电荷累积速率、以便预测最后电荷时，可以摒弃除了最后的有条件读出结果之外的有条件读出结果(即，在这种情况下，仅仅基于第三子帧读出、以及在其上累积了读出值的6-usf时段，来确定电荷累积速率)。仍然参照图49，在其中没有检测到过阈值条件的像素电荷累积分布的情况下，可以应用多个不同的假设，以建立电荷累积速率，以便预测帧结束电荷累积。在其中亮光照确定需要在给定像素集(例如，如上所描述的低光照确定核)内的至少一个过阈值确定的一个实施例中，做出如下假设可能是有益的：针对其对估计的最后子帧值进行估计的全分辨率像素，在倒数第二子帧结束时，在有条件读出/重置阈值的边缘——即，在2-usf子帧结束时，刚好低于阈值，如分布957所示。在这种情况下，电荷累积速率可以基于与有条件读出/重置阈值对应的读出值以及非最后子帧的总体持续时间而估计得到，并且之后用于预计，除了针对拼接读出的情况之外的、应当发生的最后子帧读出。在可替代实施例中，可以基于其它假设(例如，在倒数第二子帧结束时，电荷累积仅仅达到了阈值电平的50％)，来对电荷累积速率进行估计。

图50图示了用于预测在拼接组的部件像素内的帧结束电荷累积状态而进行的操作的示例性序列。如在961处所示，如果在有条件读出/重置子帧(即，在对除了最后子帧之外的所有子帧进行有条件读出/重置处理的情况下的非最后子帧)期间、检测到过阈值条件，那么在963处，通过有条件读出值、或者值以及跨其累积那些值的时段，来确定电荷累积速率(car)。之后，在967处，可以通过使电荷累积速率与电荷累积时段相乘，来生成对全分辨率最后子帧读出值的预测，该电荷累积时段在读出/重置操作与拼接读出之间发生。

仍然参照图50，如果在有条件读出/重置子帧期间，关于对象全分辨率像素没有检测到过阈值条件(即，在961处为否定确定)，那么基于在倒数第二子帧结束时的假设的电荷电平，来估计电荷累积速率。如上所论述的，该假设的电荷电平可以为阈值(即，无穷小地低于触发有条件/重置所需的电平)、为阈值的50％、或者任何其它有用的电平。在967处，例如，通过将电荷累积速率乘以自最新近的像素重置操作以来的时间、并且由此乘以该帧时段(或者，如果在子帧序列内存在死区时间，则是子帧时段的删节版本)，来将估计电荷累积速率用于预测全分辨率最后子帧读出值。

图51图示了双线性插值，该双线性插值可以应用于在低光照条件确定之后(例如，在无有条件重置发生在低光照确定核的像素内，如参照图47所描述的)生成用于拼接组定界的像素集的像素的最后全分辨率像素值。在示出的实施例中，可以将与拼接组定界的像素集的像素r0-r3接界的4个虚拟像素(即，v0-v3，其表示相应拼接组的拼接读出，如图46所示)，视为根据它们与该接界的像素的相应物理距离、而对每个单独的接界的像素(例如，r0)有贡献。例如，在一个实施例中，虚拟像素v0在示出的x尺寸和y尺寸中的每一个中从接界的像素r0偏移了的无单元(unit-less)距离{1,1}，而虚拟像素v1和v2分别从偏移r0偏离了距离{1,3}和{3,1}，而虚拟像素v3从r0偏移了距离{3,3}。将每个距离用作其矢量分量的乘积(即，r0从v0的偏移＝1，r0从v1的偏移＝3、r0从v2的偏移＝3并且r0从v3的偏移＝9)，并且然后，根据在虚设像素与r0之间的距离的倒数，来将每个虚拟像素对r0的估计的全分辨率值的贡献进行加权(并且统一为最小加权)，产生关于r0的双线性插值的表达式如下：

r0＝(9v0+3vl+3v2+lv3)/(9+3+3+l)

针对r1至r3的双线性插值值可以相似地如上式所示地表示。应注意，在图51中示出的实施例中，电荷拼接被假设为关于拼接读出是相加的(而，电压拼接被假设为实现两个电荷拼接的列的读出的平均)，从而将双线性插值结果除以2，以产生用于给定的全分辨率像素的最后值。

仍然参照图51，在一个实施例中，通过在图像传感器ic的数据输出路径内的专用逻辑电路系统，来实现双线性插值结果。例如，可以通过单位左移和相加逻辑电路，来实现乘以3(即，实现操作(v1<<1)+v1)，可以通过两位左移和相加逻辑电路，来实现乘以9(即，(v0<<2)+v2)，以及通过右移四位逻辑电路来，实现除以16。在可替代实施例中，数字信号处理器或者通用处理器(例如，在应用处理器内的)，可以在从图像传感器接收到虚拟像素值时，执行双线性插值。

图52图示了具有有条件读出/重置像素阵列977、列读出电路系统979、行逻辑981和读出控制逻辑983的图像传感器975的一个实施例。在示出的示例中，将像素阵列977组织为多个像素块985，仅仅示出了其中的两个(即，像素块“i”和像素块“i+1”)，其中每个像素块包含m列和n行像素(例如，m＝48，n＝3000，虽然可以应用其它的行/列尺寸)。相似地，将列读出电路系统979组织为多个读出块987(仅仅示出了其中的两个)，每个读出块耦合为从相应像素块985接收输出信号线(即，数据线)。

虽然未具体示出，但是像素阵列977中的每一列用共享的元件像素填充，在共享元件像素中，例如，每4个像素形成如上所描述的4像素单元，参照图5和图6所示。相似地，虽然未示出，但是在每个读出块内的采样保持电路系统包括开关元件，该开关元件使得能够对在不同像素列中的相同颜色平面的像素进行电压拼接，如参照图5和图6所描述的。由此，可以根据来自读出控制逻辑983的一个或者多个拼接控制信号(例如，“q-bin”和“v-bin”)，在图像帧时段的所有或者所选择的子帧期间选择性地在电荷拼接和/或电压拼接的读出模式下操作形式阵列977，从而使得能够进行部分拼接操作，如上所述的。在可替代实施例中，共享的浮置扩散结构和/或可切换共享的采样保持元件的在像素和读出块内的设置，可以与在图5和图6中的设置不同(例如，替代4x1四像素组，是2x2的)。

仍然参照图52，行逻辑981将共享的行选择信号(rs)和重置门信号(rg)输出至4像素单元的每一行，并且将单独的行传输门控制信号(tgr1-tgr4)输出至在单独的像素内的相应传输使能晶体管的漏极端子(或者，在分离门实施例中，直接输出至传输门端子)。由此，一般地，可以如参照图31所描述的来实施行逻辑981(即，通过上述的有拼接能力的选项，对于四个行中的每一组、具有一个行选择和重置门信号)。在其中行解码器/驱动器305通过像素阵列977的行递增地进行序列运行(例如，关于像素阵列977的行的、流水线的重置操作、积分操作、和递进的读出操作，从而逐行地读出)的实施例中，行逻辑981可以包括用于针对每行在适当的时间处断言rg、rs和tgr信号(例如，关于来自读出控制逻辑983的行时钟(rclk)，来合成这些信号)的电路系统。可替代地，行逻辑981可以接收对应于rg、rs和tgr信号中的每一个或者任何一个的单独的定时信号，从而在适当的时间处将任何单独的使能脉冲多路复用到所选行的对应rg、rs和tgr线上。

在一个实施例中，行逻辑981从片上或者片下的可编程电压源接收与在图2、图3和图4中示出的断开状态、部分导通状态和完全导通状态相对应的传输门控制电压(即，vtgoff,vtgpartial,vtgfull)，在确定的时间处将这些不同控制电压中的每一个可切换地耦合至给定的传输门行线，例如，如图2、图7、图11、图13和图18a所示。vtgpaartial电压可以根据上面参照图36至图42所描述的各种技术来校准(在一个实施方式中，其中如图37所示的参考电路的暗列被包括在像素阵列977中)，从而补偿跨像素阵列的控制电压和/或性能偏差(即，非均匀度)。

继续参照图52，每个读出块987包括m个(每列)多组采样保持电路991的组、m个比较器和读出使能/膨胀逻辑电路993的对应组、m:1多路复用器992和998、列共享的可编程增益放大器1001和列共享的adc电路1003，上述的所有大体上如上面参照图16所描述的来操作。然而，与在图16中示出的双缓冲列并行线路存储器不同，设置分开的缓冲器对，以存储读出状态标志和adc输出值。更加具体地，设置一对标志缓冲器995和997，以双缓冲每列读出状态标志(即，针对m像素列中的每一个的、读出使能位和高于/低于范围位re和ab)，其中标志缓冲器995存储用于行x+1的状态标志，并且标志缓冲器997存储用于行x的状态标志，由此使得能够在将用于前面的行(x)的状态标志一个接一个地传输(经由多路复用器998)至列共享的adc1003以支持如上面所描述的选择性adc操作的同时，关于给定行(x+1)生成状态标志(即，阈值比较操作)。读出控制逻辑983(其可以包括用于使能配置选项的可编程选择的配置寄存器984)将比较器参考(cmprefs)、控制和定时信号(cntrl、timing)和adc参考(adcrefs)、以及上述的电压拼接模式信号(v-bin)，输出至读出块987。读出控制逻辑983还将上述的行时钟(rclk)、以及电荷拼接模式信号(q-bin)输出至行逻辑981，由此使能此处的序列运行逻辑，以根据指定的电荷拼接模式、按照并行或者交错的方式，断言tgr信号。

替代将m列adc输出存储在线路存储器内的在相应存储位置中(即，如在图16的实施例中的)、并且然后移出对应于整个像素行的adc值的序列，设置单列adc输出存储缓冲器对1005/1007(即，在这种情况下为11位存储元件，用于允许存储10位adc值以及逻辑“1”读出使能标志或者逻辑“0”读出使能标志以及ab标志)以使得能够对针对相应像素列接续地生成的adc值进行双缓冲。更加具体地，设置输出级缓冲器1007，以存储针对给定像素列的adc值，并且将该adc值传输至下游逻辑(包括phy)，其中并行地，生成针对随后的像素列的adc值、并且将该随后列adc值存储在输入级传感器1005中。在示出的实施例中，将针对相应读出块987的输出级缓冲器1007耦合在输出移位寄存器中，以使得能够将每块adc输出值顺序地输出至(例如，在每列adc输出速率pb次的速率下，其中pb是在像素阵列中的像素块的数量)下游逻辑。因此，传输至下游逻辑(包括在片下图像处理器内的电路系统)的adc输出值的流为列交错的，其中k个adc输出值的每组，包括来自k个像素块中的每一个的单个值(其中k个adc输出值的m组序列地输出)。在可替代实施例中，输出级缓冲器或者任何数量的输出缓冲器组，将输出值并行地输出至下游逻辑，而不是一次传输一个像素列读出结果。

图53图示了示例性图像传感器架构112，在该示例性图像传感器架构112中，像素阵列的每个像素块1015夹设在上读出块与下读出块971a和971b之间。在示出的实施例中，像素块1015包括96个像素列，每4个像素列交替地连接至上读出块和下读出块(即，4-上，4-下)，从而使得48个像素列耦合至上读出块和下读出块971a/971b中的每一个。该4-上4-下的实施方式有利于所公开的实施例中的至少一些，这是因为其提供较直接的方式，从以像素间距的列读出，移动至以两倍像素间距布置的采样保持元件等。取决于拼接布局、adc共享等，其它实施方式是可能的。上读出块和下读出块971a/971b中的每一个，总体上如参照图52所描述地实施，从而使净数据输出速率(即，借由读出块的并行操作)加倍，并且还使得能够将phy(物理接口电路系统)设置在集成电路的相对的边缘处。可替代地，上读出块和下读出块的输出缓冲器级1007可以馈送共享的物理输出驱动器(phy)，该共享的物理输出驱动器例如设置在像素阵列的左侧或者右侧、并且耦合为并行地接收来自数字线路存储器中的每一个的数据。可以将附加的电路系统(例如，比较电路系统、重构电路系统等)设置在输出缓冲器级与共享的或分别的phy之间，大体如上面所描述的。而且，虽然上读出块和下读出块可以实施在与像素块1015相同的物理裸片上(例如，在裸片的外围处(将像素阵列夹设在其间)，或者在裸片的中央处、在像素阵列的相应的半部之间)，可替代地，读出块可以位于另一裸片上(例如，可以耦合至堆叠地配置的像素阵列裸片，该像素阵列裸片可以附加地包括其它与成像有关的裸片)。

动态选择的子帧序列运行

如上所论述的，可以根据手上的条件、包括针对高亮度场景的动态范围，来选择不同的子帧序列，以改进重构的图像的特性。在多个实施例中，有条件读出图像传感器响应于成像条件，在具有不同过采样率的子帧序列分布(此处也称为“扫描分布”)之间自动转变，从而针对要求高动态范围的场景增加过阈值率(即，每帧子帧数)，并且减小过采样因数以在更低动态范围场景中节约功率。

图54图示了一个示例性成像传感器实施例，在该示例性成像传感器实施例中，过采样因数在最小单位(即，“1x”，并且由此，无过采样)与最大值4(4x)之间增量地变化，虽然也可以应用更高的过采样因数。在多个实施例中，可能与其它因数(例如，用户输入和/或来自其它传感器(包括照度计、加速计和功率电平传感器)的输入，包括电池电平状态、功率电源指示符)一起地、对子帧读出数据进行估计，以确定针对给定图像捕获是增加还是减小的动态范围，并且由此确定是增加还是减小过采样因数。例如，在一个实施例中，曝露/动态范围控制器通过采用针对一个或多个子帧所需的像素数据，构造亮度直方图或者每颜色直方图，其中像素数据的最高有效位(msb)的所选数量用于生成在相应的亮度/颜色电平处的像素值的数量的计数。之后，将一个或多个直方图与所选择的(例如，可编程地指定的)阈值进行比较，以确定是增加过采样因数以便更高的动态范围、还是减小过采样因数以节约功率。

在有条件读出图像传感器中，对应于给定像素值的电荷积分时段(或者亮度累积周期)，独立于其中针对在初始子帧之后的任何子帧而读出像素值的子帧。因此，对在对应于给定的子曝露的子曝露时段内的电荷累积的净速率进行确定(并且由此，确定亮度)，总体上涉及针对前面的子帧的像素状态断言的估计，以确定是否发生了读出，并且如果没有发生，是否由于饱和而对对象像素进行重置(其中掩蚀状态指示了一种形式的饱和)——该信息可能在图像捕获/重构处理中的所有点处不是容易地可用的。由此，在给定帧期间的对像素阵列的每个值读出，可以由以下几点来表征：(i)读出事件发生的时间点(“读出点”)，此处一般地由在其中(或者在其结束时)对像素值进行读出的子帧来命名，以及(ii)用于该读出值的电荷积分时段。这两个表征值通常用于图像重构，以确定在没有读出发生的时间点处的内插的像素值、和/或来自多个读出事件的复合像素值。在一些情况下，单个事件确定地标记了读出点和积分时段两者，如，在第一子帧的结束处发生读出的情况下(即，积分时段是与第一子帧相符的子曝露时段，而读出点是从初始重置偏移了相同的该子曝露时段的时间点)；而在其它情况下，针对给定的读出事件的积分时段的确定，涉及对在前面的子帧中断言的像素状态的考虑。

图55a图示了在各个亮度级发生的一组示例性像素电荷积分分布和给定n:1:1:1扫描序列(即，跨越n个单位子帧(n-usf)和三个单usf子曝露的一个长子曝露)的对应读出/重置事件。出于说明的目的，在本示例和下面论述的各个实施例中，假设在给定的扫描序列中的最终(或者最后)子帧读出是无条件的，而在序列中的所有非最后子帧读出在读阈值超过数上是有条件的。一般地，扫描序列在视频模式或者预览模式下重复。在其它实施例中，一个或者多个非最后子帧读出可以是无条件的和/或最后子帧读出可以是有条件的(针对可以容忍丢失在一些帧上的最后子帧数据的视频应用)。还应注意，这些曲线表示无噪声和恒定亮度，并且由此信息化为平均行为。在许多实际场景中，对象运动、操作者握手和场景照明中的改变(闪光灯、移动光照等)可以针对用于给定的像素的所有子帧能够导致不足阈值、读出、并且饱和，独立于任何之前的子帧状态。

在图55a中继续，示出的示例性饱和和有条件读出阈值(“sat”和“thresh”，分别地)产生总共8个亮度范围，仅描绘了其中最低的7个。在最低亮度范围(1)中，在最后子帧之前没有发生阈值超过数，从而使得仅执行单个读出。更加具体地，读出点发生在最后子帧结束处并且积分时段跨越完整帧的净曝露时间(即，子帧积分时段之和)并且由此n+3个单位子帧(n+3usf)的时段。应注意，在该低亮度级处的成像结果保留不被改变，虽然读出数据仅在最后子帧中被捕获，过采样因数从4x降低至3x至2x至1x。

正好在最低范围之上的非常窄范围的亮度(2)中，在倒数第二(第三)子帧期间发生超过数，由此在图像帧周期期间产生两个读出事件：在针对其积分周期为n+2usf的第三子帧结束处的有条件读出，并且然后在针对其积分周期为1usf的最后子帧结束处的无条件读出。正好在范围(2)之上，发生相似的窄范围的亮度(3)，在窄范围的亮度(3)中，在第二子帧期间过阈值检测产生在子帧(积分周期＝n+1usf)结束处的有条件读出以及在最后子帧(积分周期＝2usf)结束处的无条件读出。如下面所论述的，在无条件最终子帧读出之前的短暂电荷积分时段倾向于在由范围(2)和(3)表示的低光照条件中产生噪声像素值(即，由于电荷累积可能低于或者几乎不高于本底噪声)，从而使得在一些实施例或者配置中，可能有利的是在像素状态评估期间，在第二子帧和第三子帧结束处临时地升高有条件读出阈值(例如，通过改变部分读的传输门电压或者缩短部分读的脉冲的持续时间)，并且由此消除范围(2)和(3)，以支持扩展的范围(1)。

在高于范围(3)或者扩展的范围(1)的亮度范围处，在长子曝露期间发生阈值超过数，由此在第一子帧(积分时段＝nusf)结束处产生有条件读出以及在最后子帧结束处的无条件读出。一般而言，该范围(4)表示中间色调亮度值，该中间色调亮度值支配合理亮的但是低的动态范围场景、以及许多高动态范围场景。应注意，即使亮度接近中间色调范围(4)的上端(即，在初始n-usf子帧结束之前接近饱和)，在接下来的两个短电荷累积时段内的超过数是不大可能的(即，除非饱和阈值和有条件读阈值之比明显高于所示出的)，从而使得消耗在有条件读出第二子帧和第三子帧的功率产生很少的有意义的图像数据。由此，如果在本范围中的亮度值支配成像结果，可以减小(降低档)过采样因数以节约功率，而不明显地影响由此生成的图像。

如从在范围(4)的上端处发生的电荷积分分布可以看到的，亮度的超过像素重置点的扩展用虚线表示，以图示它们推测的帧结束的值，并且由此使得能够理解由每个范围囊括的上升的亮度。而且，在发生像素重置的情况下，在一些情况下，对应于特定亮度的初始子帧电荷积分邻接在随后的短子曝露期间的对应电荷积分，以识别那些分布的在最后短子曝露帧内的延续。由此，示出的示例性饱和电平和阈值电平使实现了较窄带的亮度(5)，该较窄带的亮度(5)在第一子帧期间产生像素饱和，但是在紧接着的两个短子帧期间没有超过数。由此，在3-usf积分时段之后的最后子帧结束处仅发生针对在范围(5)中的亮度的读出(即无条件读)。有益的是注意到在该点处的范围(5)与(1)之间的不同。两者范围在相同读出点(即，最后子帧结束)产生单个读出，但是它们的积分时段显然不同，其中范围(1)产生完整帧(n+3usf)积分时段，并且范围(5)产生部分(3usf)积分时段。

亮度范围(6)的特征在于在初始子帧(即，在n-usf子帧结束时无有效读出)期间的像素饱和以及然后在倒数第二(第三)子帧期间的阈值超过数，并且由此囊括在小于2(但是不小于1)个单位子帧的电荷积分时段中产生阈值超过数的亮度级。因此，亮度范围(6)产生在2usf电荷积分时段之后的第三子帧结束处的读出、以及在最后子帧结束处的无条件读出。相似地，亮度范围(7)的特征在于在初始子帧期间的饱和，并且囊括在单个usf电荷积分时段中产生阈值超过数(但是不饱和)的亮度级。由此，亮度范围(7)在最后三个(单个usf)子帧中的每一个的结束处产生读出。最后，虽然在图55a中未具体示出，但是高于范围(7)的亮度(即，范围(8))在单个usf电荷积分时段内产生像素饱和，并且由此没有有效读出事件。

图55b是图示了对于参照图55a论述的四个子帧和八个亮度级中的每一个的示例性像素状态评估结果和读出事件的图表(应注意，其它正常情况下不太可能的图案可以能够在捕获周期期间具有场景或者摄像机运动/亮点外观)。如图所示，针对在非最后子帧期间发生有条件读出阈值超过数而没有像素饱和的每个亮度范围内发生多个读出事件。尤其应注意的是，在低亮度范围(1)至(3)期间发生的加阴影的像素状态评估/读出事件。在最低亮度范围(1)中，针对初始三个子帧的有条件读出操作不产生像素值，从而使得图像传感器可以至少从动态范围的观点转变到1x采样模式而不引起图像质量的损失。相似地，如上所说明的，可以抑制分别在亮度范围(3)和(2)中的第二子帧和第三子帧结束处的读出事件以支持均匀的最后子帧读出(即，有效地合并对应于非最后和最后子帧读出事件的电荷累积时段)，以增加总体低光照电荷积分时段，并且与此同时，避免作为噪声最后子帧读出。由此，针对亮度范围(2)和(3)从4x过采样移至1x过采样(即，无过采样)不仅节约功率，还可以改进总体低光照图像质量。

仍然参照图55b，在中间色调亮度范围(4)期间的阴影区域(即，中间子帧读出事件)指示，中间子帧读出也可以省略而没有图像质量的损失(即，从4x过采样移至2x过采样)，由于在这些时段结束时无像素读出发生。另外，如可以在图55a中看到，通过增加饱和阈值和有条件读出阈值的相对比直到在n-usf子帧期间产生饱和的亮度确定能够在2-usf时段期间产生阈值交叉为止，可以避免亮度范围(5)(即，将范围(5)压到范围(6)中)。而且，由于第一短子帧在范围(6)中不产生读出，所以可以省略至少一个短子帧读出(即，从4x过采样移至3x过采样)而没有图像质量的损失。如下所论述的，在基于像素状态评估和图像亮度来在不同的过采样因数之间动态地转移的示例性图像传感器实施例中将所有这些因素考虑在内。

图55c图示了对应于在图55a的示例性亮度范围内的有效读出事件的各个电荷积分周期。如上所说明的，在除了范围(1)和(5)之外的亮度范围中发生多个读出事件，其中将针对这种范围的积分时段带有阴影(即，用灰色示出)，以强调在亮度范围(7)的情况下，在最后子帧结束处或者在最后两个单个-usf子帧中的每一个结束处发生另外的读出。而且，如关于亮度范围(4)所示，可以在饱和阈值和有条件读出阈值之比足够低的情况下，在倒数第二子帧之后(在2-usf电荷积分时段之后)，或者甚至在第一短子帧之后(在1-usf电荷时段之后)，发生另外的有条件读出。

图56a图示了图55c的与n:1:1:1扫描序列相邻的示例性电荷积分分布、以及对应的电荷积分分布，这些电荷积分分布是在采样因数在4x与1x之间改变时产生的，同时保持相同的长子帧持续时间并且针对每个过采样扫描序列(即，4x、3x和2x扫描序列)将余下的帧时段(即，总的帧时段减去n-usf)平均分在一个或者多个短子帧之间。遵循这些原理的扫描序列组(即，过采样序列，该过采样序列具有单个持续时间的长子帧曝露，其中将余下的曝露时段平均分在可变数量的短持续时间的子曝露之间)此处称为扫描家族或者曝露家族，并且具有多种有用的性能，包括，例如，但不限于：

·用于捕获高光的可调节数量的短子帧；

·产生长子曝露读出(即，在n-usf电荷积分时段之后)的中间色调亮度范围，其跨过采样扫描序列保持恒定，简化了图像重构；

·均匀子帧时段(即，1:1:1或者1.5:1.5)，其允许短子帧读出值的简单的未调节(unscaled)的求和，进一步简化了重构；以及

·长曝露持续时间与短子曝露持续时间之和的比值跨过采样扫描序列(在本示例中为n:3)保持恒定，通过使得能够针对每个过采样扫描序列进行相似的基于时间的曝露平衡来简化了图像重构。

而且，通过观察扫描序列可以看到，为了递减过采样因数并且由此减小功耗，低端亮度范围一致地落在相同或者相似的积分时段内，其中仅在上层的亮度范围处损失敏感度。相反地，随着逐步增加过采样因数，动态范围增加(即，针对更宽的亮度范围获得的有效读出值)并且由此功耗更高。因此，通过根据现场捕获场景所需的动态范围来沿着过采样比例(即，升高和降低过采样因数)前后滑动，可以按比例缩放功耗而没有明显的图像质量的损失。该场景自适应动态范围调节倾向于尤其有利于多帧或者连续帧成像模式(例如，视频捕获、静态图像预览模式、快速序列静止图像捕获等)，这是由于可以在不危及图像传感器的高动态范围能力的情况下大幅减小总功耗。

图56b图示了针对在图56a中示出的相同扫描序列家族的电荷积分分布，但是在短子帧结束处(即，在4x过采样扫描序列中的第二子帧和第三子帧、和在3x过采样扫描序列中的第二子帧)应用更高的有条件读出阈值以避免低聚集电荷有条件读出事件。通过该布置，将落在图55c的范围(2)和(3)内的亮度纳入到范围(1)中，由此避免噪声帧结束(无条件)读出并且将低光照积分时段延伸至全帧。从图像重构的角度看，该布置提供了使低光照积分时段(即，至n+3)和跨过采样扫描序列的读出点(帧结束)均质的进一步益处，从而排除了补偿在n+2、n+1和n+1.5电荷积分时段之后的读出可能需要的任何时间调节。如在4x电荷积分分布中所示，在第二子帧和第三子帧期间应用的增加的有条件读出阈值扩展了与3-usf和2-usf积分时段对应的亮度范围，这可以进一步减小关于用于单个usf电荷积分时段的读出的噪声，并且通过减小有条件读出事件来降低功率。相似地，在3x电荷积分分布中，在第二子帧期间应用的增加的有条件读出阈值扩展了与3-usf积分时段对应的亮度范围，这可以减小关于用于1.5-usf电荷积分时段的读出的噪声，并且通过减小有条件读出事件来降低功率。

图57图示了一组操作，该组操作可以在有条件读出图像传感器或者相关集成电路内(例如，在图像处理器内的重构逻辑或者耦合至图像传感器的其它集成电路装置)执行以至少部分地基于所成像的场景来动态地按比例调节传感器的动态范围和功耗。在1201处开始，将长子帧统计和短子帧统计采集成场景直方图的形式(其可以包括范围内的统计以及饱和统计、掩蚀统计和不足阈值统计中的一个或者多个)。然后，在1203处，通过曝露控制器应用直方图统计来设置总体积分时间(即，帧时段)、iso(或者增益)和有效透镜孔径(如果可调节)，从而实现优化的或者最高级的低光照(阴影)曝露。曝露控制器还可以指定或者限定可以被参数化地或者明确地加载到寄存器组(或表)中的曝露家族(即，扫描序列的家族)。之后，在1205处，根据现场场景的动态范围要求和运动(包括由摄像机抖动导致的相对运动)(如用在1201处采集的直方图统计所指示的)、以及可能地用于长子帧的运动停止能力的1/快门速度程序、来自加速计的摄像机运动反馈、重构处理器、用户输入、电池状态等，扫描序列控制器在曝露家族的扫描序列之间动态地切换。图58示出了该最终操作的一个示例，其中扫描序列控制器在检测到可能的运动/抖动或者如捕获在单独的曝露时段中产生饱和或者接近饱和的亮度值所需时，将过采样因数从1x增加到2x(或者可能更高)，并且，在检测到相反条件时-----即，无运动/抖动因素并且确定在最短子帧中检测到没有或者可忽略数量的超出非过采样(单个扫描)配置的动态范围的亮度值，将过采样因数从2x(或者更高)降低到1x。相似地，扫描序列控制器在2x、3x与4x过采样扫描序列之间上下偏移过采样因数，例如，响应于在最短子曝露中产生足够数量的像素(即，超过可编程设置的数量)的掩蚀或者饱和或者接近饱和的亮度值，移到下一个更高的过采样因数，并且，在确定较低动态范围扫描分布中没有或者具有可忽略数量的像素饱和或近乎饱和(该数量还可以通过编程设置来建立)时，移到下一个更低过采样因数(即，从mx到(m-1)x)。应注意，其它系统可以将ae和adr的责任进行划分，例如，控制系统可以确定ae设置并且将这些ae设置传送至图像传感器。然后，在命令受控的ae设置的边界内，图像传感器可以根据标准诸如当前动态范围匹配场景动态范围的程度、运动、功率等来自动地选择adr设置。

图59图示了进行如参照图57和图58所描述的曝露设置和动态范围按比例调节操作两者的图像传感器实施例。如图所示，图像传感器包括有条件读出像素阵列，连同列读出逻辑、行驱动器(和/或子帧移位寄存器)和行序列运行控制逻辑，所有这些大体上如上文所描述地操作，以使能像素值的过采样(多子帧)读出和对应的状态标志。另外，图像传感器包括自动曝露/自动动态范围(ae/adr)控制器，以至少部分地基于由列读出逻辑生成的像素值和/或状态标志(包括掩蚀阈值、饱和阈值和不足阈值)来进行曝露控制和动态范围按比例调节操作。在示出的实施例中，ae/adr控制器包括控制逻辑电路，除了其它之外，该控制逻辑电路将一组扫描家族参数输出至扫描家族寄存器组。在一种实施方式中，在扫描家族寄存器组内的各个扫描序列寄存器存储参数，该参数在经由多路复用器1231供应至行序列控制器时，使行序列控制器能够生成与相应行序列对应的行控制信号，其中逐步增加过采样因数(即，在示出的示例中，范围从1x(无过采样)到4x)。之后，控制逻辑生成用于自动调节动态范围的直方图/状态标志统计，将动态的范围选择信号输出至多路复用器1231，以如参照图57和图58所整体描述的家族的扫描序列之间切换。

图60图示了可以用于实施图59的控制逻辑的控制逻辑电路的一个实施例。如图所示，将像素读出状态标志(“flag”)和像素值供应至直方图构造器，该直方构造器转而将直方图统计供应至自动曝露(ae)控制器以及自动动态范围(adr)控制器。ae控制器至少部分地基于输入的直方图统计来生成控制信号以设置总体曝露时间、孔径(例如，针对具有可控孔径的摄像机的孔径)和iso增益，并且输出将被加载到扫描家族寄存器组中的对应扫描家族参数组。相似地，adr控制器对输入的直方图统计(其可以包括与ae控制器所依赖的那些统计相同和/或不同组的统计)进行评估，以生成动态范围选择信号(drsel)并且由此使能运行时间、动态范围的场景响应按比例调节，当直方图统计指示相对较低光照场景时切换至更低过采样因数扫描序列(由此节电)，并且在立方数据指示更高亮度条件并且由此需要更高动态范围时切换至更高的过采样扫描序列。可以通过例如如可以存储在控制逻辑可访问的寄存器组中可编程参数(诸如用于限定的比较操作的阈值电平)来控制用于调节ae/adr的规则。

图61图示了可以用于实施图60的直方图构造器的直方构造器的一个实施例。在示出的实施方式中，直方图构造器接收每个像素值的多个最高有效位(msb)(即，adc[9:7]并且由此在本示例中是10位像素值的三个最高有效位)，连同对应的像素状态标志对，包括具有上面论述的含义的读出使能位(re)和高于/低于范围位(ab)。直方图构造器还接收标记每个新像素值(即，其msb)和状态标志对的传输的读出时钟信号(ckro)，由此实现每个输入的像素值和标志对与给定的像素行和列(并且由此与给定的颜色平面)和子帧的确定性的关联。

仍然参照图61，每个输入的3位像素值和状态标志对共同形成提供至5:10解码器的5位元组。在一个实施例中，通过如在细节视图1280中示出的1:2ab位解码器和3:8位像素值解码器来实施5:10解码器。如图所示，如果输入的re位指示有效像素读出(即，在所描绘的示例中为re＝1)，那么使3:8解码器能够根据由三位像素值指示的亮度级来升高8个计数使能输出中的一个。相反地，如果re位指示像素读出为无效(即，re＝0)，那么1:2解码器根据ab位的状态来断言不足阈值计数使能信号(ut或者underthr)或者饱和计数使能信号。由此，对于每个输入的5位元组，5:10解码器对10个计数使能输出中的一个进行断言，以使得能够在颜色平面和子帧区分的直方图计数器库内的适当事件计数器内对特定亮度级、饱和事件或者不足阈值事件进行计数。应注意，在可替代实施例中，可以将传感器生成的像素值的更多或者更少的msb供应至直方图构造器以实现更细或者更粗的统计采集。而且，在可替代实施例中，可以省略饱和/或不足阈值计数，或者补充以专用的掩蚀事件计数器。

在示出的实施例中，计数使能逻辑根据由读出时钟计数指示的子帧和颜色平面关联来使能选择的直方图计数器库。例如，如果一行可替代的绿色和红色像素值流入到直方图构造器中，那么可替代地，计数使能逻辑对engr和enr信号进行断言，以在gr(绿色/红色)和红色直方图计数器库内将适当的事件计数器递增(即，如10个计数使能信号中的独热(one-hot)一个所选择的)。当读出时钟计数指示针对给定子帧已经到达gr/r行的结尾时，可替代地，计数使能逻辑开始对enb和engb信号进行断言，以在下一次重新访问子帧时在蓝色和绿色/蓝色直方图计数器库内将适当的事件计数器递增。相似地，当读出时钟计数指示已经到达子帧行的结尾时，计数使能逻辑开始针对下一行的像素值的值对随后的子帧的直方图计数器库的选择信号进行断言。在图像帧结束处，直方结果可以传输至输出缓冲器使直方图计数器库空闲，以针对随后的帧生成统计。给定的直方图计数器库内的各个事件计数器元件可以实施为如细节视图1315所示，虽然也可以使用其它实施方式，包括针对在两个或者更多个直方图计数器库内的事件计数器使用共享的递增元件的实施方式。而且，虽然未具体示出，但是输出缓冲器可以包括累加电路系统以将帧统计添加至来自一个或者多个在前帧的统计，或者以将所选择的拼接添加在一起以便进行阈值比较。

运动检测和模糊减轻

图62图示了以对数标尺计的光电电荷积分范围，示出了示例性本底噪声(数据编号为4，表示由于散粒噪声、读出噪声、adc噪声等的总噪声数)、有条件读出阈值(数据编号为80)和饱和阈值(数据编号为1000)。在场景中的运动方面，随着电荷积分时段(即，净曝露时段)增加，图像模糊变得更加明显，从而使得最大模糊发生在仅仅在已经发生整个帧时段之后产生有效读出值的低光照条件中(例如，在图55a中的亮度级(1)，虽然亮度级(2)和(3)由于无条件读出接近本底噪声可能产生更差的结果)。相反地，最小模糊发生在长子帧饱和时(即，像素在n-usf子曝露期间饱和)，这是由于唯一可用的图像数据从相对较短子曝露获得，该较短子曝露通过关于长子曝露的模糊的分辨率来减轻模糊。虽然在极端低光照条件内的图像模糊可以通过引入强制的更短曝露读出来减轻，但是图像质量增强可能受限，这是由于这种强制的短曝露读出一般涉及牺牲已经有限的电荷累积数据。相似地，除了进一步缩短短曝露子帧之外(其为通过如上文所描述的扫描家族分辨率的选项)，模糊减轻选项相对于使长曝露子帧饱和的亮光条件是有限的。然而，对于中间色调亮度范围，长子帧和短子帧读出值均是可用的，由此使得能够检测在帧时段期间发生的对象运动(包括由摄像机移动引起的相对运动)，并且能够减轻由在单个捕获(单幅)图像中的运动引起的模糊。

建立在上面描述的曝露家族(扫描家族)原理上，在多个实施例中，对在两个或者更多个均匀短子曝露时段期间读出的像素值进行求和，以产生复合短曝露，其中复合短曝露又与来自在两个子帧(或者两帧)重构中的长子曝露的像素值进行组合。该方法在扫描序列家族的情境中在图63中一般性地示出，该扫描序列家族中的每一个分别包括：单个3-usf子曝露、两个1.5-usf子曝露或者三个1-usf子曝露，从而使得帧时段的专用于短子曝露的净部分跨示出的扫描序列的示例性组保持恒定(即，3/(n+3))。如图所示，当选择了n:1:1:1扫描序列时，求和逻辑电路对三个1-usf子帧中的每一个之后读出的像素值进行求和，并且当选择了n:1.5:1.5扫描序列时，对两个1.5-usf子帧中的每一个之后读出的像素值进行求和。当选择了n:3扫描序列时，不要求求和，其中在3-usf子帧之后读出的像素值被直接传至两帧重构模块。如所说明的，无论所选择的具体扫描序列如何，从求和块输出的短曝露子帧的净持续时间为3-usf或者n+3-usf。在无过采样扫描序列的情况下，可以一起绕过两帧重构。

仍然参照图63，在两帧重构块内呈现的一个挑战源于时间时段的可变性，在该时间时段在输入的短曝露子帧(即，来自求和逻辑的复合输出)结束处采样的像素值被累积。即，如上文所说明的，在有条件读出图像传感器内的读出点和电荷积分时段针对所有但除了初始子帧之外彼此独立，从而使得基于固定曝露时间比来组合长曝露和短曝露图像可以在除了静态图像区域之外在最后输出图像中引起错误的结果。另一方面，长曝露值和短曝露值两者和/或相关联的状态标志的存在可以用于引导最后图像的重构并且也用于检测和补偿在场景中的运动。在图63的实施例中，例如，两帧重构模块使输入的长曝露值和短曝露值平衡，并且然后根据以亮度为指数的差(或者接近)参数来合并平衡的曝露值，以在最后输出图像内减轻模糊。

图64图示了可以用于实施图63的两帧重构模块的模糊减轻图像重构器的一个实施例。如图所示，由于来自长曝露和短曝露中的每一个的像素值可以视为单独的帧，尽管它们是在单个帧时段的相应子帧内获得的，因而图像重构器接收与长曝露(例如，在初始n-usf子曝露之后读出和累积的值)和“短”曝露(例如，在一个、两个或者三个相对较简短的子曝露之后读出并且在求和以产生复合短曝露值的多个子曝露情况下的值)对应的像素值，并且由此组成“两帧”重构模块。如前述所论述的，在n:3有条件子曝露序列情况下(其中3usf时段跨越例如3usf持续时间的单个子曝露、1.5usf持续时间的两个子曝露、或者1usf持续时间的三个子曝露)，被求和的短曝露潜在地包含针对净n+3usf持续时间(即，整个帧时段)积分的像素以及针对仅仅3usf持续时间积分的像素，而长曝露仅仅具有针对n持续时间积分的有效像素。

将用于长曝露和短曝露的初始像素值和状态标志(或者可以从其确定有效像素状态、不足阈值像素状态和饱和像素状态的其它信息)供应至曝露平衡单元，该曝露平衡单元又将用于长曝露和短曝露的平衡像素值(即，“平衡的长曝露”和“平衡的短曝露”)输出至下游逻辑部件，这些下游逻辑部件包括短曝露噪声滤波器、最小差查找单元、实际差查找单元和曝露合并逻辑。下面将参照图65至图69对这些部件中的每一个的功能进行进一步详细描述。

图65图示了在图64的曝露平衡单元内进行的示例性曝露平衡操作。在示出的实施例中，曝露平衡逻辑识别长曝露像素，针对长曝露像素，没有获得读出值(即，re＝0或者像素值为0)，并且将对应短曝露像素值的一部分从短曝露像素值移到长曝露像素值，由此如果在长(n-usf)子曝露之后已经执行了无条件读出，那么对在长曝露和短曝露内将发生的值进行估计。由此，对于每个像素‘i’，在1419处，对来自长曝露(“long-exp[i]”)的像素值进行评估，以确定在长曝露结束处是否检测到了不足阈值条件。在示出的示例中，假设0值的像素值指示不足阈值的确定，虽然不足阈值状态还可以通过对re和ab标志位(如果可用)进行评估来确定。如果针对长曝露获得了有效或者饱和的像素值(即，在1419处为否定确定)，那么不必要对长曝露像素值进行估计(实际数据是可用的)，从而使得输入的长曝露值和短曝露值分别作为平衡的长曝露值和短曝露值输出(即，如在操作1421和1423中的任务所指示)。与此相反，如果针对长曝露值未获得有效的像素值(在1419处为肯定确定)，那么在操作1431、1433、1435和1437中，确定指示将像素值从短曝露像素值转换至长曝露像素值的比例的转换率(“xfer-ratio”)(即，指示期望的长像素值与短像素值之间的比率的转换率)，并且然后在1439处与短曝露像素值相乘，以产生平衡的长曝露。然后，在1441处，从短曝露像素值减去短曝露像素值的分配至平衡的长曝露的部分，以产生平衡的短曝露像素值并且完成对于该像素的转换。

仍然参照图65，在无运动、无持续照明、或者其它失真效果的情况下，可以根据长曝露持续时间和总体帧时间之比——如在操作1433中示出的时间比(应注意，针对给定的扫描家族，该值可以是恒定的，并且由此可以作为固定参数可用而不进行重复计算)——来确定短曝露像素值将被转换为长曝露像素值的比例。然而，在运动发生的情况下，可能的是，亮度级在帧期间某个时刻已经增加了，从而使得该时间比的应用会产生比有条件读出阈值更大的估计的长曝露像素值；鉴于实际上未发生有条件读出这一事实，其是过高的估计。由此，在图65的实施例中，如果时间比大于产生有条件读出阈值的阈值比(即，大于thr-ratio，其为如在1431处所示的除以短曝露像素值的有条件读出最大不足阈值)，然后，在操作1435中选择作为局部转换率的阈值比(即，如图所示，选择两个比值中的最小值)。之后，在1437处，将最后传输比确定为用于以对象像素(即，如在1438处所示的9像素邻域内的位置p5处的对象像素)为中心的相邻像素的3x3邻域像素的局部比中的最小值，由于其用于平滑在现场内的像素值，此处称为“侵蚀”(“erode”)的函数。应注意，在长子曝露结束处强制进行无条件读出的曝露程序中，曝露平衡是不必要的。而且，在这种情况下，可能能够将最小模糊比减小到0并且也放弃最小合并率查找。

图66图示了应用于在图64的两帧重构逻辑内的平衡的短曝露的噪声滤波器的示例性实施例。如图所示，将与9个像素的相同颜色平面的邻域像素对应的平衡的短曝露值(其跨越5x5多颜色平面像素区域，与在图65的元件1438和图67的元件1472中示出的直接9像素邻域相对)应用为滤波器输入，其中对除了与对象像素相差多于预定的(或者动态计算的)西格玛值的输入像素值之外的所有输入像素值进行平均以产生最后滤波的像素输出。更加具体地，如示例性伪代码列表1460所示，对于与对象像素(p5)相差不大于西格玛(通过“如果”语句30建立的确定)的每个像素值，在行40和行50处分别将计数和求和值(在行10将每一个初始化为0)递增以及累加，由此产生在对象像素的西格玛内的所有像素值之和以及这种像素的数量的计数。如在行80处所示，将该和除以计数以产生西格玛滤波的平均。在一个实施例中，根据对象像素的值来确定西格玛，虽然可以不考虑对象像素的值或者基于除了或者替代对象像素的值之外的一个或者多个相邻像素的值来确定西格玛。

图67图示了图64的最小合并率查找的一个实施例。该查找操作此处也称为以亮度为指数的查找，这是由于使用由用于对象像素并且可能地用于邻域像素的平衡的长曝露值所指示的亮度来确定在平衡的长曝露值与短曝露值之间的最小期望合并率。由此，在示出的具体实施例中，在1471处，通过使用以下亮度计算，针对平衡的长曝露像素值的3x3邻域近似亮度：

近似亮度＝0.5*g+0.25*r+0.25*b＝gr/4+gb/4+r/4+b/4

在1472处图示了前述计算的空间应用并且适用于在bayer图案内的每个位置。如在1473和1474处所示，将近似的亮度值应用于最小合并率表以查找关于对象像素的最小合并率值。

图68图示了通过使用平衡的短曝露值和长曝露值和从最小合并率查找单元输出的以亮度为指数的最小合并率值而进行的示例性实际差查找操作。如图所示，在1801处，关于每个对象像素“i”，将局部合并率值初始化为0。如果平衡的长曝露像素值超过饱和阈值(如可以由像素值自身的编码表示和/或来自ab状态标志所指示)，那么在1815处，局部合并率值保持为零并且在3x3侵蚀函数内应用(即，如参照图65所论述的局部最小确定)，以产生最后的输出合并率值(由此，在仅仅短曝露值贡献于最后图像的情况下，在3x3周围中的饱和长曝露像素结果)。否则，在1805处，对长曝露值以长曝露持续时间与短曝露持续时间之比按比例缩放，以产生按比例缩放的长曝露值(sc-long-exp)。在1807处，用平衡的短曝露索引实际差表，以检索关于该像素强度的允许差值，并且在1809处，确定在平衡的短曝露与按比例缩放的长曝露之差的绝对值(即，差幅)。优选地，在计算前，对平衡的短曝露和按比例缩放的长曝露值两者均执行噪声滤波，以便更好进行比较。例如，在每个图像中的相同颜色像素的局部3x3邻域可以在计算前应用模糊滤波器(具有在图67中示出的权重相似的权重)。在1811处，基于差幅和允许的差值之比来生成原始差值，并且在1813处，将原始差值修剪到在单位元素(1)与最小差值之间的范围，以产生最后的局部差值。之后，在1815处，如上文所描述的，应用3x3侵蚀函数以产生输出差值。

图69图示了通过使用经滤波的短曝露值、平衡的长曝露值和从实际合并率查找单元输出的合并率值而进行的示例性曝露合并操作。如图所示，曝露合并将经滤波的短曝露值与以输入的合并率值按比例缩放的平衡的长曝露进行求和，其中曝露值的和通过帧持续时间(即，短曝露持续时间和长曝露持续时间之和)与短曝露持续时间和差分比例缩放的长曝露持续时间的和之比而进一步按比例缩放。在可替代实施例中可以实施各种其它曝露合并函数。这种合并方法的概念上的结果在于，当短曝露带噪声时更多地依赖于长曝露，而当在两个曝露之间的按比例缩放强度的差大于随机噪声效果的期望时，更少地依赖于长曝露。

图70图示了可替代扫描序列家族，在该可替代扫描类型家族中，长子曝露可以被分为中间持续时间子曝露，在这种情况下，从相对长的10-usf子曝露转换为两个5-usf子曝露持续时间。如图所示，可以在求和模块中对两个5-usf子曝露进行求和(例如，按照与参照图63的短子曝露所描述的大体相同方式)，由此使两帧重构逻辑能够保持未改变。

在可替代实施例中，省略(或者绕开)了用于中间持续时间子曝露的求和块并且提供了分开的两组合并表(即，出于模糊减轻的目的以使能最小合并率和实际合并率查找)，一组用于最后捕获的5-usf子帧(即，在5:1:1:1和5:5:2情况下的子帧2)，并且另一组用于首先捕获的5-usf子帧。然后，如果相应的合并率查找指示足够接近的图像值，那么两帧重构模块可以合并短子曝露数据和最后捕获的中间子曝露数据，如上文大体上所描述的，并且然后，基于针对该子帧的表中的合并率查找，针对首先捕获的中间子曝露重复合并操作。可替代地，合并中的每一个可以关于短子帧(或者短子帧之和)顺序地或者并行地进行。如在上面描述的各个实施例中，假设在图70中示出的扫描家族成员中的每一个中的最后子帧读出是无条件的，而所有非最后子帧读出是有条件的。在此处所描述的所有实施例中，在可替代实施例或者所选择的操作模式中，有条件读出中的任何一个或者所有的都可以是无条件的。

图71图示了在包括多个长曝露子帧或者中间曝露子帧(例如，如上文所论述的5:5:1:1，或者1:4:4:4、6:6:1:1等，其中各个子帧可以有条件读出或者无条件读出)的实施例或者配置中的实际合并率查找函数的可替代实施方式。如图所示，实际合并率查找模块如图68的实施例一样接收平衡的短曝露，但是接收多(m)个平衡的长曝露(即，关于其的像素值)和对应数量(m)的最小合并率值，最小合并率值中的每一个可以关于m个平衡的长曝露中的相应一个如图67所示的生成。如细节视图1963所示，实际合并率查找包括一组分量合并率查找，每个分量合并率查找基于相应的平衡的长曝露/最小合并率对来关于平衡的短曝露进行实际合并率查找。每个分量查找操作可以大体上如图68所示来执行，虽然可以对每个平衡的长曝露(即，针对平衡的长曝露1的第一查找表le1、针对平衡的长曝露2的第二并且不同的查找表le2等)应用不同的实际合并率查找表。虽然描绘为并行地进行，但是在可替代实施例或者配置中，分量合并率查找操作或者其任何子组也可以顺序地执行。

图72图示了结合图71的多分量实际合并率查找应用的曝露合并函数的一个实施例。曝露合并函数接收关于经滤波的短曝露和m个平衡的长曝露的像素值，并且还接收m个合并率值，平衡的长曝露中的每一个具有一个m合并率值。在示出的实施例中，曝露合并函数生成平衡的长曝露和它们的相应合并率的乘积之和(例如，关于每个平衡的长曝露和对应合并率，进行乘法累加运算)并且将该乘积之和加到经滤波的短曝露的像素值，以产生净像素值和。曝露合并函数根据被加到长持续时间之和的总体帧时间(即，短持续时间(其自身可以是短持续时间之和))除以短持续时间与经合并率按比例缩放的长持续时间之和的和之比，来按比例缩放净像素值和。在可替代实施例中可以应用其它合并函数。

对于动态范围计算的未使用像素的使用

图73图示了示例性传感器抽取模式，在本文图示的各个传感器实施例内可以采用该示例性传感器抽取模式以使得能够生成降低分辨率的预览图像(例如，在捕获全分辨率静态图像(或者静态图像组)之前或者在记录视频帧之前呈现给用户)。在具体配置中，通过关于每6个像素行中的四个和相似地关于每6个像素列中的四个而省略(即，避免或者抑制)像素读出，9:1抽取发生在传感器内。在术语上，与非预览行和非预览列相比，本文将在预览图像中读出并且渲染了图像数据的像素行称为“预览行”，并且相似地，将在预览图像中读出并且渲染的像素列称为“预览列”。在示出的示例性读出序列中，通过在跳过两对行和/或两对列至下一对预览行和预览列之前，捕获来自相邻行和相邻列的数据，将bayer颜色图案维持在抽取读出内。

在一个基本抽取读出模式中，将行到行读出定时维持为如与在全帧读出的情况一样，其中在每6个读出时间时段中的四个将未使用(应注意，未使用的时隙可以用于读出下一组预览行，由此，考虑到示出的示例性抽取因数，以因数3增加了净扫描率)。在可替代的抽取读出模式中，使用非预览像素行中的至少一些来捕获短子曝露数据，以便表征所预览的场景的动态范围和/或运动特点。图74a图示了该抽取方法的一个实施例。假设在2015处重置所有的像素(例如，在像素阵列内的初始硬重置、或者作为前一帧的读出的一部分而执行的重置)，然后，电荷开始在阵列的像素内结合直到最后的帧结束预览读出为止。在2017处，在帧结束预览读出之前的预定时间，在非预览行内重复重置操作，由此重新开始将电荷结合在那些行内，从而使得当在2019处执行帧结束读出时，已经将非预览像素行曝露了短子曝露，并且由此可以使用非预览像素行来检测高动态范围条件(例如，在更长的子曝露中引起像素饱和的亮度)。图74b将上面描述的基本和短曝露数据采集抽取读出模式进行比较，示出了在基本抽取读出模式期间的跳过的像素行读出操作，以及在数据采集抽取模式中关于非预览行的帧边缘重置操作。在示出的具体示例中，在帧结束扫描读出之前的3usf发生帧边缘重置，但是在不同实施例或者编程配置中可以应用更长或者更短的持续时间。进一步地，如果亮度条件在初始所选择的短曝露时段中产生饱和，可以逐步地朝着帧结束(即，缩短子帧)以一些或者所有非预览像素行递进帧边缘重置点(并且相反地，如果初始所选择的短曝露时段指示较低亮度级，在相反方向上移动帧边缘重置点以加长子曝露)。

暗像素模仿

有许多理由期望在不久的将来像素阵列中信号线的大得多的rc延迟。针对一个理由，3d堆叠技术将允许在有源像素阵列面积方面的大增加，通过在像素阵列的覆盖区下方推动模拟和数字段，创造独特的机会以使用更大的光学格式。而且，像素间距减小的步伐有望变慢，因为像素间距接近衍射极限，从而对增加光学格式施加更大的压力以提供在图像分辨率中的逐代改进。进一步地，继续在isp处理能力方面的改进允许使用更大的分辨率。

在图像传感器中增加rc延迟的至少一个问题是，跨成像阵列的传播延迟开始进入相关双采样(cds)周期的转移函数带宽，并且不期望cds周期明显地改进，这是因为源极跟随器和晶体管偏置宽度连同列加载一起使cds时间改进静态最佳。考虑到恒定33ns的rc时间可进入33mhz的cds转移函数，其中3西格玛整定强调10mhz转移函数。cds转移函数可以从100khz至1mhz(例如并且不限于这种范围)，所以容易期望在不久的将来信号均匀性的可行性挑战。另外，因为行向信号近似方波，所以由线电感导致的散布是一种因素。在实践中，已经观察到，如果从阵列侧驱动，由于rc传播延迟，具有1.25微米间距的18兆像素传感器实现可见的左到右行噪声。甚至测量到的例如14x的行时间噪声比在许多应用中是不可接受，用于不同视频模式的设计者选项要求接近两倍的功耗。

在常规行噪声校正(rnc)方法中存在至少两个基本问题。首先，在暗校正块中的被遮光罩或者其它阻光材料(例如，如在图75中的阴影区域所示)覆盖的像素，具有与有源像素(即，在阵列的光敏部分中的像素)不同的电容性负载。这可以导致在有源阵列与暗阵列之间的暗信号性能的错对比。其次，跨阵列的rc传播延迟倾向于在电压和进入像素的脉冲形状两者中产生失配。结果，行噪声校正参考像素根本不足以表示像素行为的跨阵列的分布，并且对常规rnc方法的有效性存在基本限制。

幸运的是，本文公开的各种有条件读出/重置像素架构、以及具体地在光电二极管与浮置扩散结构之间的传输门的二维控制，允许暗级行为的实际分布采样，从其根源上解决了基本问题。

考虑到在图76a中描绘的示例性2x列跳过(即，2x抽取)视频捕获模式。如由阴影区域所示，一半的像素被丢弃(即，不读出或者读出值被丢弃)以实现2:1列抽取。然而，取代丢弃这些像素，针对这些像素(组成阵列的一半)中的所有或者一些部分，可以使用独特的像素定时以计算在该行期间采样的局部黑级。更加具体地，在未使用的像素中执行局部“暗级”读出，以获得模仿的暗像素值。因为这些有源像素未被金属或者其它屏蔽材料覆盖并且是光敏的，所以应用特殊的控制序列以在执行cds读出之前丢弃来自像素的电荷，由此在常规屏蔽像素内模仿暗读出。该操作如在图76a中的暗列模仿所示，其中每隔列对(即，bayer图案宽度)被应用于模仿暗列读出。图76b图示了关于全分辨率时间过采样像素阵列的示例性暗模仿。在示出的示例中，像素的每行被逻辑性地组织成n像素组(例如，共享如上文所论述的adc电路的48个像素)，并且在其中，在每个n像素组内的像素的随机或者伪随机或者确定的一个(或者多个)像素被每子帧“暗采样”，通过使用如下文所论述的暗列模仿协议读出。在示出的具体布置中，选择用于暗模仿读出的像素针对在给定的行和子帧内的每个n像素组动态地变化，并且其中动态选择重复用于每个连续行以将暗模仿读出分散在优选的不可视序列中，但是在整个像素阵列中具有受控的密度。应注意，在一个实施例中，帧的一个子帧中的暗像素模仿使用的像素可以在相同帧的一个或者多个其它子帧中用作光采集像素。而且，在各个实施例中，考虑到绿色像素的在阵列内(例如，在bayer图案cfa中的2x)的更大比例，关于绿色像素(即，被绿色彩色滤波器元件覆盖或者与其关联的像素)排他地应用暗模仿读出。

图77图示了用于在有条件读出图像传感器内的多个像素读出模式的示例性定时图，包括如上文所描述的有条件和无条件读出模式以及暗模仿读出模式。在示出的定时图中，行和列传输门控制信号(tgr和tgc)以组合的逻辑与形式示出为“传输使能”信号“txen”。如图所示，有条件和无条件读出操作两者均开始于浮置扩散结构重置操作(使如上文所论述的施以rg信号脉冲)，之后在2101处进行重置状态采样操作(施以shr信号脉冲)。在有条件读出操作中，省略部分读出操作和阈值评估以便易于理解，但是如前述所描述一样进行。仅仅在针对其检测到过阈值像素状态的列中升高txen(即，有条件地对如上文所论述的断言tgc，由此使得能够依照像素读出积分电荷从光电二极管完全传输至浮置扩散结构)，同时无条件断言tgc以及由此的txen。在有条件和无条件实例两者中均对shs断言，以触发信号状态采样。

仍然参照图77，暗模仿读出开始于在2117处关于在行上的所选择的列对txex断言，以将积分电荷从光电二极管传输至浮置扩散结构并且由此清空(重置)光电二极管。如上文所论述的，通过对在所选择图案的像素列内的tgc断言来控制该操作，其中选择图案从行到行以及/或者从子帧到子帧动态变化。在2117处重置光电二极管之后，余下的操作与无条件读出模式相同，并且由此包括浮置扩散结构重置(rg脉冲，其可以重叠txen脉冲)、重置状态采样(shr脉冲)和信号状态读出(在shs脉冲之后的txen脉冲)，其中信号状态读出捕获光电二极管的清空状态并且由此模仿暗像素读出。应注意，这种像素不是真的“暗”，它们采集在两个txen脉冲之间的光。然而，一般而言，与将用于数百微秒到数百毫秒光采集的周围光采集操作相比，这两个操作相距只有几微秒并且几乎没有光被采集，这取决于曝露。在给定的实施例中，可以使用各种技术来补偿或者拒绝已经接收了太多实际光或者缺损的“暗”像素，包括：基于掩蚀检测拒绝暗值；基于其从针对该行和子帧采集的其它暗值的变型拒绝暗值；基于由周围像素采集的光的量拒绝暗值；或者通过从其值减去由周围光采集像素采集的光的比例部分来补偿由这种像素采集的光。

图78图示了用于模仿暗像素读出的更完整的定时图，示出了在像素阵列、采样保持逻辑、比较器和adc电路系统内的操作的流水线序列。如图所示，另外的tgc脉冲被应用于在关于在每行中选择用于暗模仿读出的列中重置晶体管。如上文所说明的，在信号状态读出操作期间有条件断言tgc(即，用“*”表示的tgc信号脉冲)适用于在有条件读出/重置操作期间——在无条件读出操作中的相同时段期间对tgc无条件断言。在这两种情况下，针对该行指定为暗像素的像素(即，用“**”表示的操作)还在关于该子帧的行上的光采集像素的有条件或者无条件读出时读出。

图79图示了支持参照上面论述的模仿暗读出操作的示例图像传感器架构2170。如图所示，图像传感器包括行逻辑2171和读出控制逻辑2173，这两者大体上参照图52所论述的进行操作，不同之处在于修改行逻辑2171以生成在图78中示出的另外的tgr脉冲(即，以使得能够在所选择的暗模仿像素中进行预读光电二极管重置操作)，并且修改读出控制逻辑2713以提供如下文所论述的一个或者多个另外的暗模仿控制信号。如在图52的实施例中，像素阵列包括多个m*n像素块，仅仅示出了这些像素块中的一个(即，像素块‘i’985)，并且列读出电路系统包括对应数量的组成读出逻辑块，仅仅示出了这些组成读出逻辑块中的一个(读出块‘i’2177)。虽然大体上如上文所描述的实施像素阵列，但是修改读出块2177中的每一个以支持暗模仿读出。更加具体地，读出块2177包括多组采样/保持电路系统991、多路复用器992和998、列共享pga1001和列共享adc1003、状态位缓冲器995和997、和输出缓冲器1005和1007，所有这些大体上如上文所论述的操作。应注意，在缓冲器995和997中存储的re/mp状态标志与上面论述的re/ab状态标志相似并且消耗与其相同的存储，但是附加地用于如下文所论述的表示暗模仿读出数据的实例。而且，每列(per-column)比较器电路系统2181大体上如上文所论述的操作，不同之处在于将附加的控制逻辑设置在读出使能逻辑电路系统和状态位生成电路系统内以适应暗模仿读出。进一步地，在示出的实施例中，提供暗列图案控制器2183以在给定的行和/或子帧内控制选择用于暗模仿读出的像素列或者多列。

图80图示了可以用于实施图79的图案控制器2183的暗列图案控制器2201的一个实施例。在示出的实施方式中，图案控制器2201包括将伪随机m位数输出至m：n解码器2205的伪随机数生成器2203。解码器2205对输入的伪随机数进行解码，以对n个暗模仿使能信号(ende)中的一个断言，由此使得能够在对应像素列内进行暗模仿操作。由于关于有条件或者无条件读出选择每个连续像素行，伪随机数生成器产生新的伪随机数，从而选择用于暗模仿的不同的像素列并且使在像素块内的暗模仿像素的图案随机化。在一个实施例中，伪随机数生成器2203可以被设计以确保在连续行中的像素之间的最小像素偏移，并且还可以以不同于用于邻近像素块的伪随机数生成器而被播种(或者构建)以从块到块随机化暗模仿像素图案。例如，可以使用单个生成器，其中对每个块进行m位线的不同扰码——伪随机数也可以大于m位，其中位的不同子组供应至每个块。而且，m:n解码器2205和/或伪随机数生成器2203可以包括电路系统，该电路系统响应于可在给定列内选择红色或者蓝色像素列的伪随机数而确保邻近绿色像素的断言，由此实现仅仅绿色像素的暗模仿实施例。

在其它实施例中，控制器可以包括电路，该电路用于将位图案馈送到线性移位寄存器的一端中，其中阵列的每列都具有一个寄存器元件。将“0”和“1”位的图案连同在各个行之间的计算得到的移位长度一起，馈送入移位寄存器中，以提供ende[i]信号。关于抽取模式，寄存器可以加载有固定图案，该固定图案不在行、子帧和帧之间改变。在其它实施例中，可以采用各种其它电路以控制哪一列被指定用于在每行和子帧内的暗模仿读出。

图81图示了修改以支持暗模仿读出的读出使能逻辑电路2220的一个实施例。更加具体地，将掩蚀和过阈值标志连同关于对象像素列(即，ende[i])的ende位一起供应至读出/暗模仿逻辑电路2221，该读出/暗模仿逻辑电路2221根据这些输入和来自读出控制逻辑(即，图79的元件2173)的一组控制输入针对该像素列(即，tgc[i])对tgc信号断言。在例如在图82中示出的一个实施例中，读出/暗模仿逻辑2221响应于以下三种情况之一对tgc[i]断言：(i)如由掩蚀状态(在其中，执行有条件读出以清除光电二极管和浮置扩散结构)或者过阈值确定所指示的需要进行有条件读出；(ii)如由来自读出控制逻辑的所有列无条件读出信号所信号表示的需要执行无条件读出；或者(iii)关于对象像素列对暗读出使能位ende[i]断言。在描绘的实施方式中，ende位与以下信号进行逻辑与：用于生成双脉冲tgc信号断言的来自读出控制逻辑(“暗读出”)的双脉冲暗模仿定时信号；用于使能如上论述的光电二极管清空操作的初始脉冲；以及用于使能在关于光采集像素捕获信号状态的同时进行信号状态捕获操作的最后脉冲。

返回到图81，还将ende[i]位供应至adc使能/膨胀逻辑电路2203，以使得能够生成状态标志re和mp。在示出的实施例中，断言的re位发出如上文所论述的adc使能事件信号，并且当re为低时，mp位(多用途位)为高或者低以指示进行adc抑制的理由(即，如果是像素不足阈值，则mp＝0，如果是像素掩蚀或者饱和，则mp＝1)。与状态标志中的一个(例如，上面所描述的ab位)未被使用并且重新分配至在逻辑‘1’re位的事件中的adc位传输的实施例相反，mp位保持在adc使能情况下并且用于指示读出是暗模仿读出(mp＝1)或者图像数据读出(mp＝0)。该布置的一个结果是，相对于两用ab位/adc位的实施例，净数据流大小可以增加一位，虽然状态标志可以在adc值自身内进行编码(例如，保留上和/或下adc值以发出所示出的不同状态条件的信号)，由此避免数据带宽增加。

图83图示了应用暗模仿读出数据以执行行噪声校正(rnc)的有条件读出图像传感器2250的一个实施例。如在上面所论述的实施例中，图像传感器2250包括有条件读出像素阵列、用于通过阵列(例如，以使得能够在所选择的读出模式中进行交错子帧读出)的行序列运行的行驱动器(或者移位寄存器)、行序列控制、ae/adr控制和列读出逻辑(例如，包括参照图79描述的读出控制逻辑和读出逻辑块)，所有这些大体上如上文所描述的操作以生成像素值和状态标志，包括指示给定的像素值是否是通过暗模仿读出操作得到的mp状态标志。

图像传感器2250另外还包括多项式生成器2271，该多项式生成器2271接收输入的像素标志和像素值，并且基于指示为暗模仿读出值的那些像素值(以及如例如通过对在读出数据流内的像素值位置进行确定所指示的它们的位置)，迭代地更新(并且输出)系数以及可选地行噪声校正多项式的阶次。行校正逻辑2273接收输入的多项式参数(“prms”)并且将指示的行噪声校正多项式应用到从列读出逻辑流出的像素值。虽然未具体示出，但是行校正逻辑2273必要时可以缓冲像素值，以补偿多项式生成延迟，由此将相对于给定行的像素值生成/更新的多项式应用于该行像素值。

可以根据具体传感器的要求来设计多项式生成器。在一些实施例中，实际的暗列可以实施在外围中，并且在一些模式下，替代或者连同用于行时间噪声校正的模仿暗像素，使用实际的暗列。多项式生成器可以生成例如最小二乘线性拟合、高阶拟合、或者插入在邻近暗像素之间以生成关于每个像素的行校正值的局部拟合。在一些实施例中，行校正逻辑可以能够在暗像素处针对丢失的图像数据产生“修复的”像素值；在其它实施例中，在重构期间这种像素仅被标志并且与饱和像素相似地被处理。

在一些实施例中，多项式生成器和行时间噪声校正在单独的处理器上实施，例如，用于根据多个有条件/无条件子帧来重构帧。在这种实施例中，模仿的暗像素数据在数据流内被传输，并且在重构时被使用。优选地，暗行数据也被传输至单独的处理器并且用于在行时间噪声校正之后校正列固定的图案噪声和暗电流相减。

可以利用为行时间噪声提供任意复杂的阵列内校正的能力，以提供其它新的特征。例如，能够放宽针对跨阵列时间噪声均匀性的一个或者多个参数，而是依靠暗像素模仿以退回非均匀性。在另一示例中，像素可以跨阵列有意地变化，例如，通过提供朝着边缘的更高的量子效率来补偿边角失光，再次依靠暗像素模仿以退回由此生成的行时间噪声非均匀性。

当上面描述的电路的这种基于数据和/或指令的表达经由一种或者多种计算机可读介质接收在计算机系统内时，这种表达可以由在计算机系统内的处理实体(例如，一个或者多个处理器)结合包括但不限于网列表生成程序、位置和路由程序等一个或者多个其它计算机程序来处理，以生成这种电路的物理表现的表示或者图像。之后，例如可以通过实现生成用于在设备制造过程中形成电路的各种部件的一个或者多个掩模，来在设备制造中使用这种表示或者图像。

在前述说明中并且在对应附图中，已经阐述了具体的术语和制图符号，以提供对所公开实施例的透彻理解。在一些实例中，术语和符号可以隐含不是实践这些实施例所要求的具体细节。例如，位的具体数量、信号路径宽度、信令或者操作频率、部件电路或者设备等中的任何一个可以与上面在备选的实施例中描述的不同。另外，可以将在集成电路设备或者内部电路元件或者块之间的链路或者其它互连示出为总线或者示出为单个信号线。总线中的每一个可以代之以单个信号线，并且单个信号线中的每一个可以代之以总线。然而，示出的或者描述的信号和信令链路可以是单端的或者是差分的。信号驱动电路被认为是在信号驱动电路断言(或者取消断言，如果上下文明确规定或者指示)在耦合在信号驱动电路与信号接收电路之间的信号线上的信号时向信号接收电路“输出”信号。术语“耦合”在此处是用于表示直接连接以及通过一个或者多个中介电路或者结构进行的连接。集成电路设备“编程”可以包括：例如，但不限于，响应于主机指令(并且由此控制设备的操作方面并且/或者建立设备配置)或者通过一次性编程操作(例如，在设备生产期间烧断配置电路内的熔丝)，将控制值加载到在集成电路装置内的寄存器或者其它存储电路，并且/或者连接设备的一个或者多个所选的管脚或者其它接触结构至参考电压线(也称为短接)以建立设备的特定设备配置或者操作方面。如用于适用于照射的术语“光”不限于可见光，并且，当用于描述传感器功能时，旨在适用于特定像素构造(包括任何对应的滤光器)敏感的一个或多个波段。术语“示例性”和“实施例”用于表达一个示例，而不是优选或者要求。而且，术语“可以”和“能够”可互换使用来表示可选的(可允许的)主题。任何术语的缺失都不应该被视为意味着要求给定特征或者技术。

在上述详细说明中的小节标题已经仅仅出于方便参考起见而提供，并且不以任何方式限定、限制、构成或者描述对应小节和此处提出的实施例中的任何实施例的范围或者程度。而且，在不脱离本公开的广义精神和范围的情况下，可以对此处提出的实施例进行多种修改和改变。例如，至少在实用的情况下，实施例中的任何实施例的特征或者方面可以与实施例中的任何其它实施例结合应用或者替代其对应特征或者方面。因此，应将说明书和附图考虑为是说明性的而非限制性的。