像素控制电路及成像系统的制作方法

本发明大体上涉及图像传感器。更特定来说，本发明的实例涉及控制图像传感器的电路。

背景技术：

图像传感器已变得无处不在。它们广泛应用于数码相机，蜂窝电话、安全摄像机，以及医疗、汽车及其它应用中。用于制造图像传感器(且尤其是互补金属氧化物半导体(COMS)图像传感器)的技术已持续以迅猛的速度进步。举例来说，对更高分辨率及更高质量的图像传感器的需求已促进这些图像传感器的进一步发展。

在常规CMOS有源像素传感器中，在光电二极管中响应于入射光而积累的图像电荷接着从光敏装置(例如，光电二极管)传送且转换为浮动扩散节点上的像素电路内部的电压信号。浮动扩散上的图像电荷可接着被放大且接着通过位线由读出电路读出及采样。

技术实现要素：

一方面，本发明涉及一种像素控制电路。所述像素控制电路包括：第一电源轨，其经耦合以提供第一供电电压；第二电源轨，其经耦合以提供第二供电电压；可变电阻电路，其耦合到所述第二电源轨；及多个驱动器电路，其耦合在所述第一电源轨与所述可变电阻电路之间，其中所述多个驱动器电路中的每一者经耦合以提供控制信号，所述控制信号经耦合以控制像素电路，其中所述可变电阻电路经耦合以在所述像素电路的采样操作期间在所述多个驱动器电路与所述第二电源轨之间提供第一电阻，其中所述可变电阻电路经耦合以在所述像素电路的非采样操作期间在所述多个驱动器电路与所述第二电源轨之间提供第二电阻。

另一方面，本发明涉及一种成像系统。所述成像系统包括：多个像素电路的像素阵列，其中所述多个像素电路中的每一者包含多个晶体管，所述多个晶体管耦合到光电二极管以响应于在所述光电二极管中响应于入射光而积累的图像电荷输出图像数据；读出电路，其耦合到所述像素阵列以通过多个位线从所述像素阵列采样图像数据，其中所述 多个位线中的每一者耦合到所述多个像素单元的第一群组；及控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作，其中所述控制电路包含多个像素控制电路，其中所述像素控制电路中的每一者包含：第一电源轨，其经耦合以提供第一供电电压；第二电源轨，其经耦合以提供第二供电电压；可变电阻电路，其耦合到所述第二电源轨；多个驱动器电路，其耦合在所述第一电源轨与所述可变电阻电路之间，其中所述多个驱动器电路中的每一者经耦合以提供控制信号，所述控制信号经耦合以控制所述多个像素单元的第二群组的操作，其中所述可变电阻电路经耦合以在由所述读出电路进行的所述像素阵列的采样操作期间在所述多个驱动器电路与所述第二电源轨之间提供第一电阻，其中所述可变电阻电路经耦合以在所述像素电路的非采样操作期间在所述多个驱动器电路与所述第二电源轨之间提供第二电阻。

附图说明

参考以下诸图描述本发明的非限制性及非穷尽实施例，其中相似参考数字贯穿各种视图是指相似部分，除非另有规定。

图1为说明根据本发明的教示的实例成像系统的框图，所述成像系统包含具有像素控制电路的控制电路，所述像素控制电路具有自适应带宽以控制像素阵列中的像素电路。

图2为说明根据本发明的教示的图像传感器的一个实例的示意图，所述图像传感器具有用具有自适应带宽的像素控制电路来控制的像素电路。

图3为说明根据本发明的教示的像素控制电路的一个实例的示意图，所述像素控制电路具有自适应带宽以控制跨越像素阵列的列的像素电路。

图4说明根据本发明的教示的实例中的实例像素控制电路中的信号的时序图，所述实例像素控制电路具有自适应带宽以控制跨越像素阵列的列的像素电路。

对应参考字符贯穿图式的若干视图指示对应组件。所属领域的技术人员应了解，图中的元件是出于简单及清楚的目的而说明，且未必是按比例绘制。举例来说，图中一些元件的尺寸可相对于其它元件被扩大以帮助提高对本发明的各种实施例的理解。此外，为了促进对本发明的这些各种实施例的更少的理解障碍，通常不描绘在商业上可行的实施例中有用的或必要的普通但众所周知的元件。

具体实施方式

在以下描述中，阐述众多特定细节以便提供对本发明的透彻理解。然而，所属领域 的技术人员将清楚，无需使用特定细节来实践本发明。在其它情况下，尚不详细描述众所周知的材料或方法以避免混淆本发明。

贯穿本说明书对“一个实施例”、“一实施例”、“一个实例”或“一实例”的参考意指结合实施例或实例所描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，贯穿本说明书在各处出现的短语“在一个实施例中”、“在实施例中”、“一个实例”或“一实例”未必皆是指同一实施例或实例。此外，在一或多个实施例或实例中，可以任何合适组合及/或子组合的方式组合特定特征、结构或特性。特定特征、结构或特性可包含于集成电路、电子电路、组合逻辑电路或提供所描述的功能的其它合适组件中。此外，应了解，在此所提供的图是出于为所属领域的技术人员解释的目的且图式未必按比例绘制。

根据本发明的教示的实例描述一种根据本发明的教示的用以控制像素电路的具有自适应带宽的像素控制电路。在各种实例中，针对像素阵列的像素控制信号由每一行中的单独驱动器驱动。使用带宽(BW)限制特意设计用以控制像素电路的控制信号以提供跨越像素阵列的所有列的统一像素操作且改善滞后。在各种实例中，驱动器设计为具有与路由通过像素的行的控制信号线的时间常数可相提并论的上升及下降时间。这给予贯穿像素阵列的控制信号统一的上升及下降时间，对于统一像素响应来说是重要的。然而，控制信号线可通常具有1千欧姆或更高的电阻。控制信号线中的高电阻可导致控制信号线中的噪声，其将表现为所捕获的图像中的水平噪声。

如将展示，在各种实例中，像素控制电路包含可变电阻电路，其向像素控制电路的驱动器电路提供增加的串联电阻以将控制信号的带宽限制为控制信号线的带宽。通过以此方式调试像素控制电路的带宽，像素控制电路的驱动电路具有与跨越像素阵列的所有列路由通过像素的行的控制信号线的时间常数相匹配且可相提并论的上升及下降时间。这为贯穿像素阵列提供给像素电路的控制信号形成统一的上升及下降时间，从而提供统一像素响应。

然而，另外，在各种实例中，可变电阻电路还经耦合以在像素阵列的采样操作期间降低到驱动电路的串联电阻。通过借助于可变电阻电路来降低到驱动电路的串联电阻，降低了在采样期间像素阵列中的噪声，从而提供根据本发明的教示的具有更少水平噪声的改进的图像质量性能。

为了说明，图1为说明根据本发明的教示的实例成像系统100的框图，成像系统100包含具有像素控制电路的控制电路124，所述像素控制电路具有自适应带宽以控制像素阵列中的像素电路。如所描绘的实例中所展示，成像系统100包含像素阵列102，像素 阵列102耦合到控制电路124及读出电路120，读出电路120耦合到功能逻辑126(如所展示)。

在一个实例中，像素阵列102为成像传感器或像素电路(例如，像素电路P1、P2、......、Pn)的二维(2D)阵列。在一个实例中，每一像素电路为CMOS成像像素。如所说明，将每一像素电路布置成行(例如，行R1到Ry)及列(例如，列C1到Cx)以获取人员、位置、对象等等的图像数据，所述图像数据能够随后用于呈现人员、位置、对象等等的2D图像。

在一个实例中，像素阵列102中的每一像素电路包含光电二极管，所述光电二极管经耦合以响应于入射光而积累图像电荷。在每一像素电路已积累其图像数据或图像电荷之后，所述图像数据由读出电路120通过读出列位线118读出且随后传送到功能逻辑126。在一个实例中，读出电路120可包含电路，例如(举例来说)积分电路、模/数转换电路、采样及保持电路或类似物，所述电路耦合到每一列C1到Cx。功能逻辑126经耦合以从读出电路接收图像数据。功能逻辑126可仅存储图像数据或甚至通过应用后图像效果(例如，裁剪、旋转、移除红眼、调整亮度、调整对比度或以其它方式)操纵图像数据。在一个实例中，读出电路120可沿读出列位线118一次读出一行图像数据(已说明)，或可使用各种其它技术读出图像数据(未说明)，例如，串行读出或同时完全并行读出全部像素。

在一个实例中，控制电路124耦合到像素阵列102以控制像素阵列102的操作特性。在一个实例中，控制电路124包含像素控制电路，其产生通过控制信号线152耦合到控制像素阵列102的控制信号。在一个实例中，包含于控制电路124中的像素控制电路具有自适应带宽，其向内部驱动器电路提供增加的串联电阻以将控制信号的带宽限制为控制信号线152的带宽。通过调试带宽，像素控制电路的驱动电路具有与跨越像素阵列102的所有列(C1......Cx)路由通过每一行(R1......Ry)像素的控制信号线152的时间常数相匹配且可相提并论的上升及下降时间。这为贯穿像素阵列102提供给像素电路的控制信号形成统一的上升及下降时间，且提供统一像素响应。另外，在一个实例中，通过读出电路120在像素阵列102的采样操作期间降低到像素控制电路的驱动电路的串联电阻以降低采样期间像素阵列中的噪声，从而提供根据本发明的教示的具有更少水平噪声的改进的图像质量性能。

在一个实例中，控制电路124还可产生用于控制图像获取的快门信号。在一个实例中，快门信号为全局快门信号，其用于同时使像素阵列102内的所有像素能够在单一获取窗口期间同时捕获其相应图像数据。在另一实例中，快门信号为滚动快门信号，使得 在连续获取窗口期间循序地启用像素的每一行、每一列或每一群组。

图2为说明根据本发明的教示的图像传感器200的一个实例的示意图，图像传感器200具有像素电路204，其通过包含于控制电路224中的具有自适应带宽的像素控制电路来控制。应注意，图2中所说明的元件(包含像素阵列202、控制电路224及读出电路220)可为图1的像素阵列102、控制电路124及读出电路220的实例，且下文参考的类似命名及编号的元件类似于如上文所描述而耦合及起作用。如所描绘的实例中所展示，图像传感器200包含多个像素电路204，其布置成像素阵列202中的行及列。在所描绘的实例中，像素电路204示出为四晶体管(4T)像素电路。应了解，像素电路204为用于实施图像传感器200内的每一像素电路的像素电路架构的一个可能实例。然而，应了解，根据本发明的教示的其它实例未必限于4T像素架构。受益于本发明的所属领域的一般技术人员应理解，本发明的教示还适用于3T设计、5T设计及根据本发明的教示的各种其它像素架构。

在图2所描绘的实例中，像素电路204包含光敏元件(其也可被称作响应于入射光而积累图像电荷的光电二极管(PD)206)、转移晶体管T1 218、复位晶体管T2 210、浮动扩散(FD)节点212、放大器晶体管(其说明为源极跟随器(SF)晶体管T3 214)及行选择晶体管T4 216。行选择晶体管T4 216经耦合以选择性地将经放大的图像数据从放大器晶体管SF T3 214输出到读出列位线218。

在操作期间，转移晶体管T1 208通过控制信号线252从包含于控制电路224中的像素控制电路接收转移信号TX，其选择性地将在光敏元件PD 206中积累的图像电荷转移到浮动扩散FD节点212。如在所说明的实例中所展示，复位晶体管T2 210耦合在供电电压AVDD与浮动扩散节点FD 212之间，以响应于通过控制信号线252从包含于控制电路224中的像素控制电路接收的复位信号RST来复位像素电路204中的电平(例如，将浮动扩散节点FD 212及光敏元件PD 206放电或充电到预设电压)。浮动扩散节点FD212经耦合以控制放大器晶体管SF T3 214的栅极。

放大器晶体管SF T3 214耦合在供电电压AVDD与行选择晶体管RS T4 216之间。放大器晶体管SF T3 214作为源极跟随器放大器而操作，从而提供到浮动扩散节点FD212的高阻抗连接。行选择晶体管RS T4 216响应于通过控制信号线252从包含于控制电路224中的像素控制电路接收的行选择信号RS来选择性地将代表图像数据的像素电路204的输出信号耦合到读出列位线218。在所说明的实例中，位线218经耦合以选择性地提供代表来自图像传感器200中的多个像素电路218的列的图像数据的输出信号。

图2中所描绘的实例还说明读出电路220，其耦合到位线218以从像素电路204接 收代表图像数据的输出信号。在一个实例中，位线218也可由读出电路220读取以采样复位信号值从而执行相关双采样。在一个实例中，位线218沿像素阵列的一列耦合到所有行。在一个实例中，读出电路220可包含集成电路、模/数转换电路(ADC)、采样及保持电路及/或类似物以从像素阵列202读取代表图像数据的输出信号。在一个实例中，读出电路220接着响应于来自像素阵列202的输出信号输出图像数据222，所述图像数据可由(例如)功能逻辑(例如(举例来说)图1的功能逻辑126)接收及处理。

在所说明的实例中，读出电路220经耦合以响应于采样及保持信号(SHX)242来采样及保持来自像素阵列202的输出信号。如所提及，在一个实例中，图像传感器200也可利用采样及保持信号SHX 242来执行相关双采样，且因此采样及保持复位信号值以及来自像素阵列202的输出信号值。在此实例中，可通过获得将图像电荷转移到浮动扩散节点FD 212之后输出信号的经采样输出电平值与复位之后输出信号的经采样输出电平之间的差值来确定来自像素电路204的输出值。

在一个实例中，包含于控制电路224中的像素控制电路具有自适应带宽，其向内部驱动器电路提供增加的串联电阻以将控制信号(例如，TS、RS等等)的带宽限制为控制信号线252的带宽。通过调试带宽，包含于控制电路224中的像素控制电路的驱动电路具有与跨越像素阵列202的所有列路由通过像素电路204的每一行的控制信号线252的时间常数相匹配且可相提并论的上升及下降时间。这为提供给像素电路204的控制信号(例如，TS、RS等等)形成统一的上升及下降时间，且提供统一像素响应。另外，在一个实例中，在像素阵列202的采样操作(例如，当激活采样及保持信号SHX 242时)期间降低到包含于控制电路224中的像素控制电路的驱动电路的串联电阻以降低采样期间像素阵列202中的噪声，从而提供根据本发明的教示的具有更少水平噪声的改进的图像质量性能。

图3为说明根据本发明的教示的像素控制电路324的一个实例的示意图，所述像素控制电路具有自适应带宽以控制跨越像素阵列的列的行中的像素电路。应注意，图3中所说明的像素控制电路324可为包含于图1的控制电路124或图2的控制电路224中的像素控制电路的实例，且下文参考的类似命名及编号的元件类似于如上文所描述而耦合及起作用。

如图3中所描绘的实例中所展示，像素控制电路324包含：第一电源轨328，其经耦合以提供第一供电电压HVDD；及第二电源轨330，其经耦合提供第二供电电压NVDD。在一个实例中，第一供电电压HVDD为正电压，且第二供电电压NVDD为负电压，使得NVDD小于HVDD。在所说明的实例中，可变电阻电路332耦合到第二电 源轨330，且多个驱动器电路334A到334Y耦合在第一电源轨328与可变电阻电路332之间(如所展示)。

在一个实例中，多个驱动器电路334A到334Y中的每一者经耦合以提供控制信号，所述控制信号经耦合以控制像素电路。例如，在一个实例中，多个驱动器电路334A到334Y中的每一者可提供控制信号(例如TX、RS等等)，所述控制信号经耦合以控制像素阵列(例如(举例来说)图1像素阵列102或图2的像素阵列202)中的像素电路的操作。在一个实例中，多个驱动器电路334A到334Y中的每一者经耦合以通过路由通过像素阵列中的像素电路的整个行的相应控制信号线352A到352Y提供相应控制信号，如图3中所展示。

应注意，沿控制信号线352A到352Y存在分布电阻/电容，其在图3中用沿控制信号线分布的寄生RC电路表示。因而，使用带宽限制特意设计由多个驱动器电路334A到334Y产生的像素控制信号以提供跨越所有列的统一像素操作且改善滞后。在一个实例中，根据本发明的教示，通过由可变电阻电路332提供的增加的串联电阻来提供带宽限制。通过增加的串联电阻，控制信号的上升及下降时间与控制信号线352A到352Y的时间常数可相当，且因此为像素阵列的所有部分中的控制信号提供统一的上升/下降时间，这根据本发明的教示提供统一像素响应。

然而，作为增加的串联电阻的结果，因在每一控制信号线的远端上的噪声而导致施加基本限制，其表现为从像素阵列采样的图像中的水平噪声。由控制驱动器及控制线两者给予控制电路中的总电阻。在另一实例中，可在阵列的另一侧上的每一控制信号线的相对端上添加额外控制驱动器，所述控制驱动器在图3中被说明为任选额外控制驱动器电路335。任选控制驱动器电路335的添加将导致将来自控制驱动器的电阻降低一半。实际上，在又其它实例中，添加甚至更多控制驱动器到每一线以便进一步降低来自控制驱动器的电阻是可能的。控制电路中具有更少总电阻，噪声在更宽频带中分散，这使得经采样的频带中的噪声更少。因此，可减少图像中的水平噪声。

为将噪声分散在更宽频带中，且因此减少经采样的频带中的噪声以及为所有控制信号提供统一的上升/下降时间，根据本发明的教示，可变电阻电路332经耦合以在像素电路的采样操作期间在多个驱动器电路334A到334Y与第二电源轨330之间提供第一电阻以减少噪声，且在像素电路的非采样操作期间在多个驱动器电路334A到334Y与第二电源轨330之间提供第二电阻以提供统一上升/下降时间。在一个实例中，第一电阻小于第二电阻。

存在许多方式实施可调带宽信号驱动器，例如使用电阻器/分路装置或具有可配置数 目的驱动器晶体管的可配置驱动器。为了说明，图3中所说明的可变电阻电路332展示一个实例，其包含耦合在多个驱动器电路334A到334Y与第二电源轨330之间的电阻器336。另外，分路开关338跨越电阻器336耦合，使得当分路开关338接通(或闭合)时，由可变电阻电路332提供第一电阻，且当分路开关338切断(或断开)时，由可变电阻电路332提供第二电阻。因此，在所描绘的实例中，归因于通过闭合分路开关338的短路，第一电阻为有效零，且第二电阻等于电阻器336的电阻。在一个实例中，分路开关338经耦合以响应于NVDD SHUNT控制信号340而接通及切断。在一个实例中，NVDD SHUNT控制信号340经耦合以在像素电路的采样操作期间接通分路开关338，且NVDD SHUNT控制信号340经耦合以在像素电路的非采样操作期间切断分路开关338。

应了解，根据本发明的教示，通过经由切断分路开关338提供控制信号中的统一上升/下降时间，因此响应于可变电阻电路提供第二电阻(即，切断分路开关338)，将由多个驱动器电路334A到334Y中的每一者提供的控制信号(例如，TX、RS等等)的带宽限制为跨越像素阵列的所有列的控制信号线352A到352Y的带宽。

为了说明，图4展示在根据本发明的教示的实例中，在包含实例像素控制电路的成像系统中出现的信号的时序图450，所述实例像素控制电路具有自适应带宽以控制跨越像素阵列的列的像素电路。应了解，图4中所说明的信号可为上文图1到3中所描述的实例中所描述的信号的实例，且下文参考的类似命名及编号的元件或信号类似于如上文所描述而耦合及起作用。

特定来说，时序图450说明，在时间T0，行选择信号RS 416以及采样及保持信号SHX 442为低，这指示尚未选择特定像素电路的行用于采样。在此时间期间，像素电路可(举例来说)已复位。因而，NVDD SHUNT信号440为低，其导致可变电阻电路332向像素控制电路324提供第二电阻或更高电阻。相应地，根据本发明的教示，由像素控制电路324输出的像素控制信号经带宽限制(即，BW LIMIT)为控制信号线352A到352Y的带宽，且因此具有贯穿像素阵列的所有部分统一的上升及下降时间，从而提供统一像素响应。

在时间T1，激活行选择信号RS 416、采样及保持信号SHX 442以及NVDD SHUNT信号440。因而，已选择像素电路的相应行，且启用像素电路的采样。由于启用采样，因此激活NVDD SHUNT信号440，这降低了提供到多个驱动电路334A到334Y的串联电阻，且因此减少采样期间的噪声(即，低噪声)。在所说明的实例中，执行复位信号的采样及保持操作，其用SHR 446来指示。

一旦复位信号SHR 446操作的采样及保持完成，去激活NVDD SHUNT信号440，这导致可变电阻电路332向像素控制电路324提供第二电阻或更高电阻以提供控制信号线352A到352Y中的统一上升/下降时间。因此，用统一上升/下降时间激活TX 408控制信号，其接通图2中的转移晶体管T1TX 208以将积累在光电二极管206中的图像电荷转移到浮动扩散FD 212。图4中的信号VTX 444提供施加到转移晶体管T1TX 208的实际实例电压的实例说明，且说明在相应控制信号线中的TX控制信号电压的统一上升及下降时间的实例。

在时间T3，一旦已将积累的图像电荷转移到浮动扩散FD 212，再次激活采样及保持信号SHX 442以及NVDD SHUNT信号440。因而，再次启用像素电路的采样。由于启用采样，因此也激活NVDD SHUNT信号440，这降低提供到多个驱动电路334A到334Y的串联电阻，且因此减少采样期间的噪声(即，低噪声)。在所说明的实例中，执行像素电路的输出信号的采样及保持操作，其用SHS 448来指示。在一个实例中，响应于SHS 448与SHR 446采样之间差值可导出图像数据的相关双采样值。

在时间T4，在完成输出信号SHS 448操作的采样及保持之后，去激活行选择RS 416及NVDD SHUNT 440信号，根据本发明的教示，这导致可变电阻电路332向像素控制电路324提供第二电阻或更高电阻以提供控制信号线352A到352Y中的统一上升/下降时间。

不希望本发明的所说明的实例的以上描述(包含摘要中所描述的内容)为穷尽性或限于所揭示的精确形式。尽管本文描述本发明的特定实施例及本发明的实例是出于说明性目的，但在不脱离本发明的更广精神及范围的情况下的各种等效修改为可能的。

依据以上详细描述可对本发明的实例做出这些修改。所附权利要求书中使用的术语不应解释为将本发明限于本说明书和权利要求书中所揭示的特定实施例。而是，本发明的范围全部由所附权利要求书确定，应根据权利要求解释的既定原则来解释所附权利要求书。本说明书及图应相应地被视为说明性的而非限制性的。