用于传输和转换图像信号的装置的制作方法

本发明属于图像信号处理技术领域，更具体地，涉及一种传输源图像信号并将该源图像信号转换成显示模组能够识别的图像信号格式的装置。

背景技术：

随着显示技术的发展，超高清4K分辨率(3840×2160)的大尺寸显示设备已经普及，甚高清8K分辨率(7680×4320)、10K分辨率(10240×4320)的大尺寸显示设备也开始量产，为了达到超高分辨率的显示性能，确保使用的可靠性，这些显示设备模组多采用V-BY-ONE、DP、MIPI等新型视频接口技术来接收图像信号。

DP1.3(Display Port 1.3)协议标准是VESA组织最新推出的DP接口标准规范，该协议最高可支持5k分辨率(5120×2880)，每个数据LANE(信道)最高可达到8.1Gbps的数据传输率，而V-BY-ONE协议更是能支持8K、10K的分辨率。V-BY-ONE、DP1.3等新型显示接口的显示模组主要是通过显示静态图像来进行检测。目前，有部分大型的模组厂商开始生产带有V-BY-ONE、DP1.3接口的显示模组，这些模组厂商出于降低产线生产成本和提高产品市场竞争力的考虑，对V-BY-ONE、DP1.3模组的点屏测试仍希望继续使用产线上大量存在的LVDS(Low-Voltage Differential Signaling低电压差分信号)、TTL(Transistor Transistor Logic晶体管-晶体管逻辑)等图像信号源，但这些LVDS、TTL图像信号源远不能满足V-BY-ONE、DP1.3的最大分辨率，即便是能支持多个链路传输方式的高规格LVDS/TTL图像信号源也无法支持到V-BY-ONE、DP1.3的最大分辨率。另一方面，显示模组产线的电气环境恶劣，有各种严重的电磁干扰，有不同温度的变化测试，由于格LVDS/TTL图像信号源与被测显示模组的距离较远，信号的传输易受到电磁干扰、衰减畸变、信号延时不同步等不利因素影响，会导致图像测试信号发生变异导致点屏测试有各种画异情况，从而也无法正常进行格LVDS/TTL模组的点屏测试。

为此，需要研究一种能在各种复杂环境下能将LVDS、TTL等图像信号转换为LVDS、TTL、DP、MIPI或V-BY-ONE等图像信号的信号转换装置，且该信号转换装置能充分利用模组产线大量存在的LVDS/TTL图像信号源，使得普通的LVDS/TTL图像信号源通过该信号转换装置能对LVDS、TTL、DP、MIPI或V-BY-ONE等接口标准的模组进行测试。

技术实现要素：

针对上述现有技术的不足，本发明公开一种用于传输和转换图像信号的装置，能够克服由于各种电磁干扰和/或温度变化引起的信号衰减畸变、信号延时不同步，稳定可靠的对源图像信号进行远距离传输，或稳定可靠的将源图像信号转换成显示模组能够识别的图像信号格式。

为实现上述目的，本发明提供一种用于传输和转换图像信号的装置，用于为显示模组提供测试所需的图像信号，该装置包括：

源图像信号发送端，用于接收源图像信号并将该源图像信号转换成光信号；

图像信号转换端，用于接收该光信号并将该光信号转换成显示模组能够识别的图像信号格式；

配置信号传输链路，用于为该源图像信号发送端和该图像信号转换端传送上位机下发的配置信号。

作为进一步可选的技术方案，上述方案中该源图像信号发送端包括：

图像输入保护模块，用于接收该源图像信号并消除附在该源图像信号上的电磁干扰和/或浪涌杂波；

第一可编程逻辑器件，用于根据该配置信号将该图像输入保护模块输出的源图像信号恢复成帧图像数据包；

电光转换模块，用于将该帧图像数据包转换成光信号。

作为进一步可选的技术方案，上述方案中该配置信号包括温度控制信号；该源图像信号发送端还包括：

第一恒温控制模块，用于通过该配置信号传输链路向该电光转换模块传送上位机下发的该温度控制信号。

作为进一步可选的技术方案，上述方案中该配置信号包括源图像信号链路数据排列信息和源图像信号传输协议；该第一可编程逻辑器件中设置有：

帧图像还原与分割单元，用于根据该源图像信号链路数据排列信息和该源图像信号传输协议将该图像输入保护模块输出的源图像信号恢复成帧图像，并将该帧图像分割成多个数据区域的帧图像数据；

图像无损压缩单元，用于将该帧图像数据进行无损压缩操作生成压缩文件，并对该压缩文件进行组包操作生成该帧图像数据包。

作为进一步可选的技术方案，上述方案中该配置信号还包括传输时钟控制信号和/或工作电源控制信号；该第一可编程逻辑器件中还设置有：

传输时钟监控模块，用于通过该配置信号传输链路向该第一可编程逻辑器件传送上位机下发的该传输时钟控制信号和/或该工作电源控制信号。

作为进一步可选的技术方案，上述方案中该图像信号转换端包括：

光电转换模块，用于接收该光信号并将该光信号转换成帧图像数据包；

第二可编程逻辑器件，用于先后对该帧图像数据包进行解包操作和解压缩操作将该帧图像数据包还原成帧图像数据，并根据该配置信号将该帧图像数据转换成显示模组能够识别的图像信号格式。

作为进一步可选的技术方案，上述方案中该配置信号包括温度控制信号；该图像信号转换端还包括：

第二恒温控制模块，用于通过该配置信号传输链路向该光电转换模块传送上位机下发的该温度控制信号。

作为进一步可选的技术方案，上述方案中该配置信号包括转换配置信号；该第二可编程逻辑器件中设置有：

图像解压单元用于对该帧图像数据包进行解包操作还原成压缩文件，并对该压缩文件进行解压缩操作还原成该帧图像数据；

该图像信号转换单元用于根据该转换配置信号将该帧图像数据转换成显示模组能够识别的图像信号格式。

作为进一步可选的技术方案，上述方案中该配置信号还包括转换时钟控制信号和/或工作电源控制信号；该第二可编程逻辑器件中还设置有：

转换时钟监控模块，用于通过该配置信号传输链路向该第二可编程逻辑器件传送上位机下发的该转换时钟控制信号和/或该工作电源控制信号。

作为进一步可选的技术方案，上述方案中该装置还包括第一电磁屏蔽层、第二电磁屏蔽层和第三电磁屏蔽层，该源图像信号发送端置于该第一电磁屏蔽层中，该图像信号转换端置于该第二电磁屏蔽层中，该配置信号传输链路置于该第三电磁屏蔽层中。

本发明具有以下优点：

1)本发明在源图像信号发送端将源图像信号转换成光信号，在图像信号转换端再将光信号转换成显示模组能够识别的图像信号格式，避免了图像数据在传输过程中遇到的电磁、白噪声干扰，从而实现在各种复杂环境下可靠的对源图像信号进行远距离传输，或者稳定可靠的将源图像信号转换成显示模组能够识别的图像信号格式；

2)本发明为确保在复杂环境下能稳定可靠的将源图像信号转换成显示模组能够识别的图像信号格式，对图像信号的高速传输和转换过程均进行了实时的时钟校准、工作电源校准及恒温控制，以确保数据传输和转换时钟始终保持高精度，从而确保图像信号的传输和转换过程无差错、不受干扰的进行。

附图说明

图1本发明LVDS LINK的数据传输实施例示意图；

图2本发明纠错编码操作实施例；

图3本发明交织操作实施例；

图4本发明图像数据包传输串化处理实施例；

图5本发明用于传输和转换图像信号的方法流程。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

需要说明的是，由于LVDS、TTL、DP、MIPI或V-BY-ONE等接口标准的图像编码技术均为现有技术，本实施例仅以LVDS图像信号转换为DP1.3图像信号的信号传输及转换过程为例进行说明。

本实施例公开的一种用于传输和转换图像信号的装置，该装置包括一用于接收LVDS图像信号并将该LVDS图像信号转换成光信号的LVDS图像信号发送端，一用于接收该光信号并将该光信号转换成DP1.3图像信号的DP1.3图像信号转换端，一传输该光信号的单模光纤，以及一电连接该LVDS图像信号发送端和该DP1.3图像信号转换端的配置信号传输线缆。

上述实施例中，该源图像信号发送端包括一图像输入保护模块、一第一FPGA芯片、一电光转换模块，以及一第一恒温控制模块。其中，该第一FPGA芯片中设置有LVDS图像接收单元、帧图像还原与分割单元、图像无损压缩单元和纠错编码处理单元；该LVDS图像接收单元包括LVDS图像时钟恢复模块和LVDS LINK(链路)图像数据提取模块；该帧图像还原与分割单元包括帧图像还原与分割模块和图像数据缓存及比较模块；该图像无损压缩单元包括并行无损压缩模块和压缩数据组包模块；该纠错编码处理单元包括图像数据传输编码模块、高精度图像传输时钟产生模块、传输时钟监控模块和图像传输同步串化模块；该电光转换模块包括电光转换子模块、DWDM光复用器和第一光信号放大子模块。需要说明的是，本实施例中，采用FPGA芯片只是一种优选方案，FPGA芯片还可以用APAL、GAL、CPLD等可编程逻辑器件替代。

上述实施例中，该图像信号转换端包括一光电转换模块、一第二FPGA芯片、一第二恒温控制模块以及一DP1.3接口保护模块。其中，该光电转换模块包括第二光信号放大子模块、DWDM光解复用器和光电转换子模块；该第二FPGA芯片中设置有图像解码单元、图像解压单元和DP1.3图像信号生成单元；该DP1.3图像信号生成单元包括DP1.3图像还原模块、图像数据存储控制模块、高速DDR存储模块、DP1.3数据产生模块、DP1.3图像组包编码模块、DP1.3传输时钟产生模块、DP1.3转换时钟监控模块、DP1.3图像传输模块和DP1.3信号传输参数/阻抗调整模块。

上述实施例中，配置信号传输线缆用于为该源图像信号发送端和该图像信号转换端传送上位机下发的配置信号，并实时地将该第一可编程逻辑器件的传输时钟状态和工作电源状态、该电光转换模块的温度状态、该第二可编程逻辑器件的转换时钟状态和工作电源状态、以及该电光转换模块的温度状态传送给上位机。其中，该配置信号包括LVDS链路数据排列信息、LVDS传输协议、DP1.3转换配置信号、LVDS传输时钟控制信号、DP1.3转换时钟控制信号、第一可编程逻辑器件的工作电源控制信号、电光转换模块的温度控制信号、第二可编程逻辑器件的工作电源控制信号、光电转换模块的温度控制信号。

下面结合图5所示的流程步骤对上述实施例作进一步详细的说明：

上述实施例中，由于显示模组产线上LVDS图像信号源机台的位置和被测DP1.3模组的位置之间距离较远，为了满足DP1.3模组的点屏测试，需要采用多组LVDS LINK线缆将LVDS图像信号源机台和DP1.3模组进行连接，这些连接线缆不仅多，且走线很长。另一方面，由于显示模组产线的运行环境复杂，各种电磁干扰频繁，会导致图像信号在从LVDS图像信号源机台传输到DP1.3模组的过程中出现严重的信号干扰和信号延迟不同步等问题。为避免信号受到干扰和传输延时不同步问题，本实施例将作为源图像信号发送端和图像信号转换端分别放入2个屏蔽盒中。在本发明装置开始实施动作前，需要将装有源图像信号发送端的屏蔽盒尽量靠近LVDS图像信号源机台，将装有图像信号转换端的屏蔽盒尽量靠近DP1.3模组，并将连接源图像信号发送端和图像信号转换端的配置信号传输线缆外加电磁屏蔽层，从而进一步减少来自输入、输出连接端的各种干扰因素对图像数据的传输造成影响。

上述实施例中，由于DP1.3最大分辨率为5120×2880，分辨率高会导致图像数据量很大，为了LVDS图像信号源机台能正常可靠的输出LVDS图像信号，同时为了减小传输同步问题和外界干扰的问题，需要降低每组LVDS LINK线缆的传输率，本实施例通过以下两个措施来降低LVDS LINK线缆的传输率：1)采用多LINK方式传输LVDS图像信号，如四LINK、八LINK方式传输LVDS图像信号，即将图像数据被分配到多组数据LINK上传输，而每组LINK上有5根LVDS信号线来传输图像数据的各个bit，如图1所示；2)减少该LVDS图像信号的行消隐区、场消隐区的时间长度，即减少行、场无效显示区的数据，如假设在正常显示下，每行消隐区所占有100bit的数据量，在本实施例中，配置LVDS图像信号源机台将消隐区减少为10bit的数据量。

上述实施例中，图像输入保护模块接收LVDS图像信号源机台发送的多LINK LVDS图像信号和LVDS传输时钟信号，LVDS图像输入保护模块消除附在该多LINK LVDS图像信号和LVDS传输时钟信号上的电磁干扰和浪涌杂波，并通过屏蔽盒将该电磁干扰和浪涌杂波导入到大地，然后将该多LINK LVDS图像信号发送到LVDS LINK图像数据提取模块，将LVDS传输时钟信号发送到LVDS图像时钟恢复模块。

上述实施例中，LVDS传输时钟信号在LVDS图像时钟恢复模块中经PLL锁相环去抖动后再根据LVDS传输协议进行7倍频处理生成LVDS图像时钟信号，并将PLL锁相环去抖动后的LVDS传输时钟信号进行稳压处理生成像素时钟信号。LVDS图像时钟恢复模块根据该LVDS图像时钟信号对输入的多LINK LVDS图像信号进行同步采样转成本地同步电路信号，并采样提取出各LINK上图像像素的bit值以本地同步的总线数据方式送入帧图像还原与分割模块。该帧图像还原与分割模块在该像素时钟信号的控制下将输入的这些图像像素的bit数据还原成30bit位宽的图像像素信号，并根据LVDS链路数据排列信息和LVDS传输协议将该30bit位宽的图像像素信号恢复成帧图像，同时，帧图像还原与分割模块将该帧图像分割成30行30列的900个数据区域的帧图像数据。

上述实施例中，图像数据缓存及比较模块分别将相邻两帧图像的900个数据区域的帧图像数据进行缓存，将一帧图像的900个数据区域的帧图像数据与上一帧图像的900个数据区域的帧图像数据分别进行比较，得到该一帧图像与该上一帧图像有差异的数据区域的帧图像数据，并将该有差异的数据区域的帧图像数据送入并行无损压缩模块进行无损压缩操作生成压缩文件。例如，当存入第1帧图像的900个数据区域的帧图像数据时，由于没有上一帧图像，所以第1帧图像的900个数据区域的帧图像数据全部送入并行无损压缩模块进行无损压缩操作生成压缩文件；当存入第5帧图像的900个数据区域的帧图像数据时，将第5帧图像的900个数据区域的帧图像数据与第4帧的900个数据区域的帧图像数据分别进行比较，得到第5帧图像与第4帧图像帧图像数据有差异的数据区域为15个，则将该有差异的15个数据区域的帧图像数据送入并行无损压缩模块进行无损压缩操作生成压缩文件。

上述实施例中，并行无损压缩模块将这些有差异的15个数据区域的帧图像数据并行的进行图像无损压缩操作处理后生成15个压缩数据文件，然后将这15个压缩数据文件合在一起进行整体的二次无损压缩生成1个二次压缩文件，即对这15个压缩数据文件中的相同部分再次压缩，而保持该有差异的15个数据区域的各自不同部分数据，经过两次的无损压缩从而使图像压缩率达到最大，数据量最小化。

上述实施例中，将该二次压缩文件进行缓存处理后再送入压缩数据组包模块进行组包操作生成帧图像数据包，在压缩数据前加上包头，其中包头内容包括：包起始标识码(以表示每个数据包的开始)、包类型(表示该包数据是什么性质的数据，例如a表示第1帧完整图像的压缩数据；b表示后续帧中某些图像区域有差异的压缩数据；c表示后续帧中图像各个区域完全不同的压缩数据；d表示后续帧中当前帧和上一帧图像完全相同)、包序号(当前是第几个包)、包数据里的图像区域编号(表示哪些有差异的图像区域被压缩成包数据)、包数据长度、包头校验字，每个包在压缩数据之后还有数据校验字和包结束标识码，当完成组包操作后，压缩数据组包模块将帧图像数据包变换成位宽为128bit。需要说明的是，如果图像数据缓存及比较模块经比较发现当前帧和上一帧完全相同时，则通知图像数据并行无损压缩模块不进行压缩操作，压缩数据组包模块将只产生包头而不含压缩数据(包头类型填入d)。

上述实施例中，图像数据传输编码模块接收该帧图像数据包并将该帧图像数据包分割成16组子帧图像数据包，其中该帧图像数据包中15个数据区域数据的每8个bit编为一组子帧图像数据包，如该帧图像数据包中15个数据区域数据的bit7～bit0为第1分组、bit15～bit8为第2分组，……，bit127～bit120为第16分组；然后，图像数据传输编码模块同时对这16组子帧图像数据包进行纠错编码操作，生成与这16组子帧图像数据包一一对应的16组纠错子帧图像数据包。如图2所示，本实施例中，这16组纠错子帧图像数据包中15个数据区域数据的位宽都是16bit，每一组纠错子帧图像数据包中15个数据区域数据的纠错编码部分和帧图像数据包部分的位宽都是8bit，其中，低8bit为帧图像数据包部分，高8bit为纠错编码部分。

上述实施例中，图像数据传输编码模块还用于对该16组纠错子帧图像数据包进行交织操作：该图像数据传输编码模块中设置有8路用于进行交织操作的数据存储矩阵，图像数据传输编码模块将第1组纠错子帧图像数据包中15个数据区域数据的帧图像数据包部分的bit0、bit1、……、bit7分别一一对应的写入到数据存储矩阵0、数据存储矩阵1、……、数据存储矩阵7中的第0行，形成交织数据D0；将第2组纠错子帧图像数据包中15个数据区域数据的帧图像数据包部分的bit0、bit1、……、bit7分别一一对应的写入到数据存储矩阵0、数据存储矩阵1、……、数据存储矩阵7中的第1行，形成交织数据D1；……；将第16组纠错子帧图像数据包中15个数据区域数据的帧图像数据包部分的bit0、bit1、……、bit7分别一一对应的写入到数据存储矩阵0、数据存储矩阵1、……、数据存储矩阵7中的第15行，形成交织数据D15；将第1组纠错子帧图像数据包中15个数据区域数据的纠错编码部分的bit0、bit1、……、bit7分别一一对应的写入到数据存储矩阵0、数据存储矩阵1、……、数据存储矩阵7中的第16行，形成交织数据D16；将第2组纠错子帧图像数据包中15个数据区域数据的纠错编码部分的bit0、bit1、……、bit7分别一一对应的写入到数据存储矩阵0、数据存储矩阵1、……、数据存储矩阵7中的第17行，形成交织数据D17；……；将第16组纠错子帧图像数据包中15个数据区域数据的纠错编码部分的bit0、bit1、……、bit7分别一一对应的写入到数据存储矩阵0、数据存储矩阵1、……、数据存储矩阵7中的第31行，形成交织数据D31。如图3所示，当16组纠错子帧图像数据包的数据都按上述方式写入数据存储矩阵后，分别将数据存储矩阵0、数据存储矩阵1、……、数据存储矩阵7中帧图像数据包部分的行和纠错编码部分的行从上到下的循环移动，例如数据存储矩阵1的两部分数据分别从上到下移动2行，数据存储矩阵2的两部分数据分别从上到下移动4行，以此类推，下一个数据存储矩阵均比上一个数据存储矩阵多移动两行，到数据存储矩阵7时，则两部分数据分别从上到下循环移动了14行，当这些操作完成后，8个数据存储矩阵同步的垂直逐行输出每行数据作为8路交织帧图像数据包输出，每当数据存储矩阵输出一行数据时，则图像数据传输编码模块就将下一组纠错子帧图像数据包中对应的bit水平写入填充进来。

上述实施例中，图像数据传输编码模块还分别对8路交织帧图像数据包进行扰码操作，生成拥有不同扰码序列的8路扰码序列数据包，该8路扰码序列数据包中的0和1能均匀分布，能有效的抑制EMI噪声，由于该8路扰码序列数据包的扰码序列不同，能有效的避免各个信道相互干扰，以及降低8路扰码序列数据包同时出现传输错误的概率。

上述实施例中，LVDS图像时钟恢复模块将像素时钟信号送入到高精度图像传输时钟产生模块中，高精度图像传输时钟产生模块通过PLL倍频、去抖动后将该像素时钟信号转换成高精准传输时钟信号；图像传输同步串化模块通过该高精准传输时钟信号分别对8路扰码序列数据包进行串化处理。如图4所示，图像传输同步串化模块在每发送传输加扰数据一段时间后则重新发送传输同步序列、传输起始序列。

上述实施例中，传输时钟监控模块对高精度图像传输时钟产生模块的高精准传输时钟信号及其工作电流、电压进行实时监控；当传输时钟监控模块监测到高精准传输时钟信号出现频率、相位偏移，或抖动偏大时，则及时对高精度图像传输时钟产生模块进行参数的反向微调控制，使其时钟信号保持高精准稳定状态；同时，当传输时钟监控模块监测到高精度图像传输时钟产生模块的电流、电压出现异常时(如电流、电压跌落、波动、偏大、偏小)则立即反向的加大或减小高精度图像传输时钟产生模块的电流电压供应量。

上述实施例中，电光转换子模块接收8路串化后的图像数据，并利用集成在电光转换子模块中的8个SFP光子模块(Small Form-factor Pluggable小型可插拔光模块)分别将该8路串化后的图像数据转换成光信号。然后8路光信号送入DWDM光复用器(Dense Wavelength Division Multiplexing)中进行光复用，即将8路光信号合在一路光纤传输，每路光信号采用不同波长的光信号传输，之后第一光信号放大子模块对光复用后的信号进行光放大处理，然后将放大后的光信号送入一单模光纤的一端。

上述实施例中，第二光信号放大子模块该单模光纤的另一端接收该光信号，并对该光信号再次进行光放大处理，然后DWDM光解复用器将放大后的光信号解复用成8路光信号，光电转换子模块接收该8路光信号，并利用集成在光电转换子模块中的8个SFP光子模块将该8路光信号转换成8路串行电信号。

上述实施例中，图像解码单元对该8路串行电信号进行解串、去掉传输起始序列对齐数据、去扰去交织，使得该8路串行电信号成为帧图像数据包，图像解压单元去除该图像帧图像数据包包头、解压缩、从而还原出帧图像的数据区域的帧图像数据。

上述实施例中，DP1.3图像信号转换配置信号包括DP1.3时序参数，该DP1.3图像还原模块根据DP1.3时序参数读取该帧图像数据得到DP1.3图像时序和DP1.3图像数据，该DP1.3图像时序和DP1.3图像数据通过图像数据存储控制模块缓存到高速DDR存储模块中，DP1.3数据产生模块根据DP1.3协议将所述DP图像时序和DP图像数据分配到多个DP LANE信道上，DP1.3图像组包编码模块再对其进行按DP1.3进行组包、加扰操作，并分别送入DP1.3图像传输模块中转换成DP1.3的lane信号；DP1.3传输时钟产生模块根据该DP1.3时序参数产生高精度100Mhz精准时钟，并经倍频、去抖动处理后以产生更精准的8.1GHz的DP1.3传输时钟；然后DP1.3图像传输模块根据DP1.3传输时钟将该多路DP1.3 LANE信号进行串化处理得到与该多路DP1.3LANE信号一一对应的多LANE DP1.3图像信号(串行DP1.3 8.1Gbps信号)，DP1.3信号传输参数/阻抗调整模块则对多LANE DP1.3图像信号的阻抗、预加重、驱动电流进行调整；DP1.3接口保护模块对输出的多LANE DP1.3图像信号进行保护，避免外部干扰对、瞬间放电对内部各个器件产生影响。

上述实施例中，DP1.3转换时钟监控模块对DP1.3传输时钟产生模块的基准时钟及其工作电流、电压进行实时监控和校准。

上述实施例中，该第一恒温控制模块负责监控第一FPGA芯片和电光转换模块的温度，并将第一FPGA芯片和电光转换模块的温度信息通过该配置信号传输线缆实时上传给上位机，一旦第一FPGA芯片或电光转换模块的温度超过26℃则上位机会通过该配置信号传输线缆向源图像信号发送端发送降温命令，则源图像信号发送端采用冷却、风扇等措施降温，确保各个器件不受温度过高影响性能。

上述实施例中，该第二恒温控制模块负责监控第二FPGA芯片和光电转换模块的温度，并将第二FPGA芯片和光电转换模块的温度信息通过该配置信号传输线缆实时上传给上位机，一旦第二FPGA芯片或光电转换模块的温度超过26℃则上位机会通过该配置信号传输线缆向图像信号转换端发送降温命令则，则图像信号转换端采用冷却、风扇等措施降温，确保各个器件不受温度过高影响性能。

本领域的技术人员容易理解，本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术，以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。