技术总结
本发明涉及一种基于VPX架构的B码对时方法，属于精确对时技术领域。本发明的VPX架构中存在电源板、交换板和多块刀片主板，刀片间的精确同步和对时，是实现系统负载均衡的前提。B码的接收、守时电路是在交换板的FPGA上实现的，FPGA可以将输入进来的B码解码出年月日时分秒信息。同时FPGA提供PCIE接口连接到交换板的PCIE交换芯片上，该端口作为EP。交换板的CPU作为PCIE交换网络的RC，而刀片设置为NT模式。每个NT(刀片)当需要对时时，通过PCIE总线的NT端口向EP要当前的时间，取到的时间即是经过对时的系统时间。同时FPGA中预留了一个串行RapidIO接口，RapidIO交换机作为B码时统的冗余备份。B码对时方法，对时精度可以达到微秒级，在VPX体系中有很好的应用前景。
技术研发人员：魏凯;刘志杨;柴营
受保护的技术使用者：天津津航计算技术研究所
文档号码：201611059293
技术研发日：2016.11.28
技术公布日：2017.05.31