一种基于FPGA的自适应MVBC接口转换器的制作方法

本发明涉及一种多功能车辆总线控制器MVBC(Multifunction Vehicle Bus Controller，MVBC)多接口转换器设计方法，特别是一种基于FPGA的具有自适应能力的MVBC多接口转换器，可用于解决多功能车辆总线网络系统中由于各MVBC接口单一而需要外扩接口转换或网关而引起的应用局限以及高成本的问题，为多功能车辆总线网络的广泛应用提供解决方案。

背景技术：

多功能车辆总线控制器MVBC作为MVB总线上的核心通信单元，通过接口与列车其它设备通信并接入列车通信网络，并通过MVB进行相关数据通信。MVBC控制器根据配置可作为MVB网络1类、2类、3类、4类或5类设备，可具有过程数据、消息数据、用户可编程、总线管理以及网关等功能。

无论是国外如西门子、庞巴迪、杜根还是国内如大连海天等国内外列车通信网络厂商，其MVBC控制器接口简单，只提供串口、USB、PC104或以太网中的一种或两种，这样导致当与其它不同接口设备连接时，需要额外的接口转换器。而现有的MVBC接口转换器存在如下问题：接口转换类型单一，如只能从串口转换到USB口，或USB口转换到PC104等。因此，导致其应用受限，也就是说对应不同接口的设备需要不同的接口转换器，通用性差。

技术实现要素：

本发明所要解决的技术问题是针对现有接口转换器因接口单一而存在的问题，提供一种基于FPGA的接口自适应的MVBC接口转换器，使MVBC具有串口、RS-485、USB、PC104以及以太网的接口能力，以提高MVBC的适用性，实现与列车其它设备的通用连接。

本发明提供一种基于FPGA的自适应MVBC接口转换器，包括：FPGA模块、MVBC模块、串行接口模块、USB接口模块、PC104接口模块和以太网接口模块。其中MVBC模块通过FPGA模块可分别和串行接口模块、USB接口模块、PC104接口模块以及以太网接口模块进行通信。其总体结构框图如图1所示。

所述的FPGA模块为自适应MVBC接口转换器的主控模块，其主要芯片为ALTERA公司的FPGA EP4CE6F17C8。通过FPGA模块，既可以采用拨码开关来手动选择MVBC与串行接口模块、USB接口模块、PC104接口模块和以太网接口模块中某一模块进行连接，也可以监视串行接口模块、USB接口模块、PC104接口模块和以太网接口模块的数据流，自动实现MVBC模块与串行接口模块、USB接口模块、PC104接口模块和以太网接口模块中某一模块进行连接。此外，FPGA模块包含晶振和复位电路，为FPGA模块提供时钟和复位信号。而且，FPGA模块驱动LED状态显示电路，分别提供电源指示、工作指示、串口连接指示、USB连接指示、PC104连接指示和以太网连接指示。

所述的MVBC模块为自适应MVBC接口转换器的MVB网络接入模块，采用杜根的D013 MVB控制器。通过该模块自适应MVBC接口转换器可以接入MVB网络，实现与MVB网络中其它设备之间的通信。为实现该模块和FPGA模块之间的接口为SPI，并将MVB网络数据通过SPI传输至FPGA模块，配置该模块的MODE2和MODE1引脚为“高”和“低”电平，即逻辑“1”和“0”。此外，为了实现该模块的电气中距离传输（也即是说传输距离不大于200米），模块的MODE0引脚应该配置为“高”电平，即逻辑“1”。而且，为了使该模块在上电/掉电或其它低电压情况下能恢复正常工作，通过FPGA模块向该模块的/RES引脚提供复位信号。

所述的串行接口模块为自适应MVBC接口转换器的串口接入模块，其主要芯片为Maxim公司的MAX3232CAE。通过该模块自适应MVBC接口转换器与RS-232接口，实现MVBC与其它串口设备之间的通信。该模块通过T1IN引脚和R1OUT引脚与FPGA模块连接，T1IN引脚上拉，保持输入引脚稳定状态。

所述的USB接口模块为自适应MVBC接口转换器的USB接入模块，其主要芯片为Maxim公司的MAX3420E。通过该模块自适应MVBC接口转换器可以与USB接口，实现MVBC与其它U口设备之间的通信。该模块通过SPI接口与FPGA模块连接，并通过中断INT引脚与FPGA模块连接通知USB发生的事件。此外，为了使该模块在上电/掉电或其它异常情况下能恢复正常工作，通过FPGA模块向该模块/RES引脚提供复位信号。

所述的PC104接口模块为自适应MVBC接口转换器的PC104总线接入模块，其主要芯片为TI公司的总线收发器SN74LVCC4245和总线开关SN74CBTD16210。通过该模块自适应MVBC接口转换器与PC104总线接口，实现MVBC与其它PC104总线设备之间的通信。该模块的地址线、数据线、控制线、时钟线分别与FPGA模块连接。

所述的以太网接口模块为自适应MVBC接口转换器的以太网接入模块，其主要芯片为TI公司的DP83846A。通过该模块，自适应MVBC接口转换器可以接入因特网，实现MVBC与因特网中其它设备之间的通信。

由以上叙述可见本发明一种基于FPGA的自适应MVBC接口转换器具有MVBC接口、串行接口、USB接口、PC104接口以及以太网接口，在FPGA模块的逻辑控制下，实现MVBC接口与串行接口、USB接口、PC104接口以及以太网接口之间的转换，也就是说，可以实现MVBC与串口、USB接口、PC104总线以及以太网之间的通信，且既可以通过拨码开关的形式进行手动选择MVBC与串口、USB接口、PC104总线以及以太网中某一接口连接，也可自动选择MVBC与串口、USB接口、PC104总线以及以太网中某一接口连接，从而使MVBC具有串口、RS-485、USB、PC104以及以太网的接口能力，提高MVBC的适用性，实现与列车其它设备的通用连接。

附图说明

图1为本发明的总体结构示意图；

图2为本发明的FPGA模块电路原理示意图；

图3为本发明的MVBC模块电路原理示意图；

图4为本发明的串行接口模块电路原理示意图；

图5为本发明的USB接口模块电路原理示意图；

图6为本发明的PC104接口模块电路原理示意图；

图7为本发明的以太网接口模块电路原理示意图；

图8为本发明的逻辑控制流程示意图。

具体实施方式

下面结合附图对本发明作进一步的详细说明，如图1所示，一种基于FPGA的自适应MVBC接口转换器包括FPGA模块、MVBC模块、串行接口模块、USB接口模块、PC104接口模块和以太网接口模块。MVBC模块、串行接口模块、USB接口模块、PC104接口模块和以太网接口模块分别和FPGA模块连接，在FPGA模块的逻辑控制下，实现MVBC接口与串行接口、USB接口、PC104接口以及以太网接口之间的转换，也就是说，可以实现MVBC与串口、USB接口、PC104总线以及以太网之间的通信，且既可以通过拨码开关的形式进行手动选择MVBC与串口、USB接口、PC104总线以及以太网中某一接口连接，也可自动选择MVBC与串口、USB接口、PC104总线以及以太网中某一接口连接，从而使MVBC具有串口、RS-485、USB、PC104以及以太网的接口能力，提高MVBC的适用性，实现与列车其它设备的通用连接。

所述的FPGA模块为自适应MVBC接口转换器的主控模块，其主要芯片为ALTERA公司的FPGA EP4CE6F17C8，电路原理如图2所示，U1即为芯片EP4CE6F17C8,A、F分别表示U1的两个部分。通过FPGA模块，既可以采用拨码开关来手动选择MVBC与串行接口模块、USB接口模块、PC104接口模块和以太网接口模块中某一模块进行连接，也可以监视串行接口模块、USB接口模块、PC104接口模块和以太网接口模块的数据流，自动实现MVBC模块与串行接口模块、USB接口模块、PC104接口模块和以太网接口模块中某一模块进行连接。其电路原理如图2所示。图中U2为复位芯片STM6822，芯片U2的复位引脚1通过一个上拉电阻R2与FPGA U1 EP4CE6F17C8的D4引脚相连，为FPGA模块提供复位输入信号。U2的引脚4与FPGA U1 EP4CE6F17C8的引脚F5相连，实现看门狗的功能。X1和P1为时钟电路，其中X1为晶振，其引脚3和FPGA U1 EP4CE6F17C8的引脚E1相连，为FPGA模块提供内部时钟，为了使提供时钟稳定，X1的电源引脚4连接有L1和C1组成的滤波电路。此外，为了丰富FPGA模块的时钟源，提供了外部时钟输入端P1，与FPGA U1 EP4CE6F17C8的引脚M2连接。也就是说可以通过P1端子从自适应MVBC接口转换器外部接入其它时钟，提供给FPGA模块。为了提供手动选择MVBC转换接口类型，提供了拨码开关电路，默认状态下，拨码开关S1处于OFF状态，其引脚5、6、7、8分别与上拉电阻R11、电阻R10、电阻R9、电阻R8及FPGA U1 EP4CE6F17C8的引脚F2、引脚D1、引脚F3、引脚B1连接，此时U1的引脚F2、引脚D1、引脚F3、引脚B1处于逻辑“1”状态，表明没有拨动拨码开关，MVBC不与任一接口连接。当拨动拨码开关S1的第1组开关使其处于ON状态，则拨码开关S1的引脚1与引脚8相连，此时U1的引脚B1处于逻辑“0”状态，表明MVBC与串行接口进行转换。同理，当拨动拨码开关S1的第2组开关使其处于ON状态，则拨码开关S1的引脚2与引脚7相连，此时U1的引脚F3处于逻辑“0”状态，表明MVBC与USB接口进行转换。当拨动拨码开关S1的第3组开关使其处于ON状态，则拨码开关S1的引脚3与引脚6相连，此时U1的引脚D1处于逻辑“0”状态，表明MVBC与PC104接口进行转换。当拨动拨码开关S1的第4组开关使其处于ON状态，则拨码开关S1的引脚4与引脚5相连，此时U1的引脚F2处于逻辑“0”状态，表明MVBC与以太网接口进行转换。但只能同时拨动一组开关，如果同时拨动多组开关，则序号小的起作用。为了指示拨码位置即MVBC转换状态，采用发光二极管来完成。发光二极管D1、发光二极管D2、发光二极管D3、发光二极管D4的一端分别和FPGA U1 EP4CE6F17C8的引脚E5、引脚C2、引脚G5、引脚F1连接，一端分别与限流电阻R3、限流电阻R4、限流电阻R5、限流电阻R6连接，限流电阻R3、限流电阻R4、限流电阻R5、限流电阻R6的另一端与电源VCC3P3连接。发光二极管D1、发光二极管D2、发光二极管D3、发光二极管D4分别与拨码开关位置1、2、3、4相对应，即分别指示转换接口为串口、USB接口、PC104接口、以太网接口。默认状态时，U1的引脚E5、引脚C2、引脚G5、引脚F1输出逻辑“1”，使发光二极管D1、发光二极管D2、发光二极管D3、发光二极管D4处于“灭”状态。当拨码开关某个位置处于ON状态时，相对应的发光二极管处于“亮”状态，指示MVBC当时所处的转换接口类型。

所述的MVBC模块为自适应MVBC接口转换器的MVB网络接入模块，采用杜根的D013 MVB控制器，其电路原理示意如图3所示，U1为EP4CE6F17C8,G表示U1的一个部分，U3为MVB控制器D013。通过该模块自适应MVBC接口转换器可以接入MVB网络，实现与MVB网络中其它设备之间的通信。为实现该模块和FPGA模块之间的接口为SPI，并将MVB网络数据通过SPI传输至FPGA模块，配置该模块的MODE2和MODE1引脚为“高”和“低”电平，即逻辑“1”和“0”。即U3的引脚28与上拉电阻R12连接，实现逻辑“1”功能。U3的引脚27与地GND连接，实现逻辑“0”功能。U3的引脚3、引脚4、引脚5、引脚6分别与FPGA U1的引脚K2、引脚L2、引脚L3、引脚N1连接。此外，为了实现该模块的电气中距离传输（也即是说传输距离不大于200米），模块的MODE0引脚应该配置为“高”电平，即逻辑“1”。即U3的引脚26与上拉电阻R12连接，实现逻辑“1”功能。而且，为了使该模块在上电/掉电或其它低电压情况下能恢复正常工作，通过FPGA模块向该模块/RESET引脚提供复位信号。即U3的引脚21与U1的引脚L4连接。为了使该模块状态发生变化时向FPGA模块发出指示，向FPGA模块发出中断信号，即U3的引脚25与U1的引脚P2连接，并与上拉电阻R13连接。

所述的串行接口模块为自适应MVBC接口转换器的串口接入模块，其主要芯片为Maxim公司的MAX3232CAE，电路原理示意如图4所示，U1为EP4CE6F17C8,G表示U1的一个部分，U4为MAX3232CAE。通过该模块自适应MVBC接口转换器可以与RS-232接口，实现MVBC与其它串口设备之间的通信。该模块U4的引脚11与U1G的引脚J1连接，U4的引脚12与U1G的引脚K6连接，为了保持输入引脚稳定状态，U4的T1IN引脚通过电阻R14进行了上拉。为了便于与其它串口设备连接，该模块提供了DB9接口,U1的引脚14和引脚13分别和DB9的引脚2和3连接，实现与其它串口设备的通信。此外，此模块还有4个电荷泵电容C2、电容C3、电容C4、电容C5，其中电容C2分别与U4的引脚1、引脚3连接，电容C3分别与U4的引脚4、引脚5连接，电容C4的一端与U4的引脚2连接，一端接地，电容C5的一端与U4的引脚16连接，一端接电源VCC3P3。

所述的USB接口模块为自适应MVBC接口转换器的USB接入模块，其主要芯片为Maxim公司的MAX3420E，电路原理示意如图5所示，U1为EP4CE6F17C8,G表示U1的一个部分，U5为MAX3420E。通过该模块自适应MVBC接口转换器可以与USB接口，实现MVBC与其它U口设备之间的通信。该模块通过SPI接口与FPGA模块连接，即U5的引脚11、引脚12、引脚13、引脚14分别和U1的引脚L1、引脚K1、引脚L6、引脚J6连接，并通过中断INT引脚与FPGA模块连接通知USB发生的事件，即U5的引脚17与U1的引脚J2相连。此外，为了使该模块在上电/掉电或其它异常情况下能恢复正常工作，通过FPGA模块向该模块/RES引脚提供复位信号，即U1的引脚N2与U5的引脚10连接。且提供由晶振X2以及电容C6、电容C7组成的振动电路，为MAX3420E供应时钟。为了方便该模块与其它USB设备的连接，提供了标准USB B型插座USB_B，其中USB_B的引脚2与U5的引脚21连接，USB_B的引脚3与U5的引脚20连接。参考电压引脚3、引脚4与电源VCC3P3以及滤波电容C8一端连接。

所述的PC104接口模块为自适应MVBC接口转换器的PC104总线接入模块，其主要芯片为TI公司的总线收发器SN74LVCC4245和总线开关SN74CBTD16210，电路原理示意如图6（a）、6（b）、6（c）所示，U1为FPGA EP4CE6F17C8，K、L、M各为U1的一个部分，U7为总线开关SN74CBTD16210，U8、U9、U10为总线收发器SN74LVCC4245。为了方便与其它PC104接口设备通信，本模块提供标准PC40、PC64插座。通过该模块自适应MVBC接口转换器与PC104总线接口连接，实现MVBC与其它PC104总线设备之间的通信。该模块的20根地址线SA0-SA19从PC64插座引脚SA0-SA19引出，并依次与总线开关U7的引脚25、引脚26、引脚27、引脚28、引脚29、引脚30、引脚31、引脚33、引脚34、引脚35、引脚36、引脚37、引脚38、引脚39、引脚40、引脚42、引脚43、引脚44、引脚45、引脚46连接，通过总线开关U7的驱动依次从引脚24、引脚23、引脚22、引脚21、引脚20、引脚19、引脚18、引脚16、引脚14、引脚13、引脚12、引脚11、引脚10、引脚9、引脚7、引脚6、引脚5、引脚4、引脚3、引脚2输出，并依次与FPGA U1引脚B8、引脚A8、引脚B9、引脚A9、引脚E9、引脚D9、引脚C9、引脚B10、引脚A10、引脚A15、引脚F11、引脚F9、引脚F10、引脚C11、引脚B11、引脚A11、引脚B12、引脚A12、引脚E10、引脚E11连接，U7输出使能端引脚47、引脚48接地，表示一直使能。PC104接口模块的8根数据线SD0-SD7分别与PC64插座的引脚A9-A2和总线收发器U8的引脚10-3连接，通过双电源总线收发器U8的电平转换，将PC104侧5V信号转换为FPGA侧3.3V信号，也就是说其3.3V信号侧U8的引脚14-21分别与FPGA U1的引脚B14、引脚A14、引脚B13、引脚A13、引脚D12、引脚D11、引脚D14、引脚C14连接，为了控制总线收发器数据的流向，其控制信号DIR引脚2与U1的引脚C6连接，并通过电阻R22上拉。同样，为了控制总线收发器的使能，其控制信号OE引脚22与U1的引脚B6连接，并通过电阻R23上拉。PC104侧的控制信号RESET、IOW#、IOR#、AEN、MEMR、MEMW分别从PC64插座引脚B2、引脚B13、引脚B14、引脚A11以及PC40插座引脚C9、引脚C10输出至总线收发器U9的引脚3-8，并依次连接。通过总线收发器的U9的电平转换，从U9的引脚21-16输出至FPGA U1的引脚C8、引脚E8、引脚A7、引脚F6、引脚G15、引脚G16，并依次连接，且复位引脚通过电阻R21上拉。同样，FPGA侧的控制信号从U1的引脚F16、引脚F13、引脚B7、引脚F7、引脚A6、引脚E7输出，并分别与总线收发器U10的引脚16-21连接。通过总线收发器的电平转换，从U10的引脚8-3输出，并分别与PC40插座的引脚D2、引脚D1以及PC64插座的引脚B25、引脚B24、引脚A10、引脚A1连接，其控制使能引脚22与U1的引脚A5连接，并通过电阻R24进行上拉。

所述的以太网接口模块为自适应MVBC接口转换器的以太网接入模块，其主要芯片为国家半导体公司的DP83846A,原理示意如图7所示，U1为EP4CE6F17C8,I表示U1的一个部分，U6为DP3846A。通过该模块，自适应MVBC接口转换器可以接入因特网，实现MVBC与因特网中其它设备之间的通信。U6通过介质独立接口MII与U1进行连接，一共16个引脚。其中8个数据收发信号线TXD0、TXD1、TXD2、TXD3、RXD0、RXD1、RXD2、RXD3，为U6的引脚54、引脚55、引脚58、引脚41、引脚40、引脚39、引脚38，分别与U1的引脚T9、引脚L9、引脚N9、引脚T10、引脚N11、引脚T15、引脚P14、引脚M11连接。发送错误指示信号线TX_ER、接收错误指示信号线RX_ER为U6的引脚50、引脚46，分别和U1的引脚T12、引脚L11连接。发送使能信号线TX_EN、接收使能信号线RX_DV为U6的引脚52、引脚44,分别和U1的引脚T11、引脚N12连接。发送参考时钟信号线TX_CLK、接收参考时钟信号线RX_CLK为U6的引脚51、引脚45，分别和U1的引脚L10、引脚R14连接。冲突检测信号线COL、载波侦听信号线CRS为U6的引脚60、引脚61，分别和U1的引脚T13、引脚P11连接。竞争X2和电容C7、电容C6构成振荡电路为U1 DP83846A提供时钟，X2的引脚分别与U6的引脚67、引脚66以及电容C7、电容C6连接。此外，为了使该模块在上电/掉电或其它异常情况下能恢复正常工作，通过FPGA模块向该模块/RESET引脚提供复位信号，即U1的引脚T14与U6的引脚62连接。为了指示U1 DP83846A的工作状态，通过D8连接限流电阻R20，R20与U6的引脚33连接指示全双工状态，通过D7连接限流电阻R19，R19与U6的引脚32连接指示冲突状态，通过D6连接限流电阻R18，R18与U6的引脚30连接指示发送状态，通过D5连接限流电阻R17，R17与U6的引脚29连接指示接收状态。为了便于与其它网络设备连接，该模块提供了RJ45接口,U6的引脚16、17、11、10和RJ45的引脚1、2、7、8连接，且引脚16、17通过电阻R15、R16进行上拉，实现与其它网口设备的通信。为了抑制电源噪声和干扰，U6的引脚4、7通过磁珠L1与电源VCC3P3连接，U6的引脚12通过磁珠L2与电源VCC3P3连接。

本发明的一种基于FPGA的自适应MVBC接口转换器，包括FPGA模块、MVBC模块、串行接口模块、USB接口模块、PC104接口模块和以太网接口模块，以上所述的各模块在FPGA逻辑控制下，实现MVBC接口与串行接口、USB接口、PC104接口以及以太网接口之间的转换，其逻辑控制流程示意如图8所示。自适应MVBC接口转换器上电复位后进入开始状态，判断拨码开关是否全OFF，如果是，则监测串行接口、USB接口、PC104接口以及以太网接口数据流,如果从串行接口接收到转换请求数据，则MVBC与串行接口之间转换，否则判断是否从USB接口接收到转换请求数据，是则MVBC与USB接口之间转换，否则判断是否从PC104接口接收到转换请求数据，是则MVBC与PC104接口之间转换，否则判断是否从以太网接口接收到转换请求数据，是则MVBC与以太网接口之间转换，否则跳转至开始状态。如果拨码开关不全是OFF，则判断是否为第一组开关ON，是则MVBC与串行接口之间转换，否则判断是否为第二组开关ON，是则MVBC与USB接口之间转换，否则判断是否为第三组开关ON，是则MVBC与PC104接口之间转换，否则必定为第四组开关ON，则MVBC与以太网接口之间转换。由此可见，通过FPGA逻辑控制，自适应MVBC接口转换器可以实现MVBC与串口、USB接口、PC104总线以及以太网之间的通信，且既可以通过拨码开关的形式进行手动选择MVBC与串口、USB接口、PC104总线以及以太网中某一接口连接，也可自动选择MVBC与串口、USB接口、PC104总线以及以太网中某一接口连接，从而使MVBC具有串口、RS-485、USB、PC104以及以太网的接口能力，提高MVBC的适用性，实现与列车其它设备的通用连接。