一种基于FPGA的多通道矩阵数字混音系统的制作方法

本实用新型属于语音信号处理领域，特别涉及一种基于FPGA的多通道矩阵数字混音系统。

背景技术：

随着FPGA技术的飞速发展，基于FPGA系统的电子产品已广泛应用于音频、视频、网络通信技术等各个方面，由于FPGA在实时性、并行处理等方面有着无可比拟的强大功能，因此被广泛的应用于通信、会议系统、指挥系统中。

传统的数字混音系统将混音处理集中在一台服务器上进行，对服务器的上传带宽和处理器处理能力要求很高，混音系统在处理音频时的混音延时较高，而且传统的数字混音系统结构复杂、使用不方便、成本较高，因此亟需提出一种具备分布式并行处理数据的功能，而且结构简单、使用方便的多通道矩阵数字混音系统。

技术实现要素：

本实用新型为了克服上述现有技术的不足，提供了一种基于FPGA的多通道矩阵数字混音系统，本实用新型提供了一种具备分布式并行处理数据的功能，而且结构简单、使用方便的多通道矩阵数字混音系统。

为实现上述目的，本实用新型采用了以下技术措施：

一种基于FPGA的多通道矩阵数字混音系统，包括音频输入端接口单元、音频编解码器单元、逻辑控制单元、混音单元以及音频输出端接口单元，所述音频输入端接口单元的输入端连接音频输入信号，音频输入端接口单元的输出端连接音频编解码器单元的输入端，所述音频编解码器单元与混音单元之间双向通信连接，所述混音单元的输入端、音频编解码器单元的输入端均连接逻辑控制单元的输出端，所述音频编解码器单元的输出端连接音频输出端接口单元的输入端。

优选的，所述音频编解码器单元包括若干个音频编解码器，每一个所述音频编解码器的输入端均连接音频输入端接口单元的输出端，音频编解码器与混音单元之间双向通信连接，音频编解码器的输入端还连接逻辑控制单元的输出端，所述音频编解码器的输出端连接音频输出端接口单元的输入端。

优选的，所述音频输入端接口单元设置有与音频编解码器的个数相同的音频输入端接口，每一个所述音频输入端接口的输入端均连接音频输入信号，一个所述音频输入端接口的输出端与一个音频编解码器的输入端对应连接；所述音频输出端接口单元设置有与音频编解码器的个数相同的音频输出端接口，一个所述音频输出端接口的输入端与一个所述音频编解码器的输出端对应连接。

优选的，所述逻辑控制单元的输入端连接有外部控制接口。

进一步的，所述逻辑控制单元和混音单元的型号均为美国ALTERA公司生产的EP4CE30芯片。

进一步的，所述逻辑控制单元的输出端通过控制总线连接音频编解码器的输入端。

进一步的，所述混音单元与音频编解码器之间通过数据总线双向通信连接。

进一步的，所述音频编解码器的型号为WM8731芯片。

本实用新型的有益效果在于：

1)、本实用新型包括音频输入端接口单元、音频编解码器单元、逻辑控制单元、混音单元以及音频输出端接口单元，所述音频输入端接口单元的输入端连接音频输入信号，音频输入端接口单元的输出端连接音频编解码器单元的输入端，所述音频编解码器单元与混音单元之间双向通信连接，所述混音单元的输入端、音频编解码器单元的输入端均连接逻辑控制单元的输出端，所述音频编解码器单元的输出端连接音频输出端接口单元的输入端，所述逻辑控制单元和混音单元的型号均为美国ALTERA公司生产的EP4CE30芯片，具备分布式并行处理数据的功能，而且本实用新型的结构简单、使用方便、成本低廉。

2)、所述音频编解码器单元包括若干个音频编解码器，所述音频输入端接口单元设置有与音频编解码器的个数相同的音频输入端接口，所述音频输出端接口单元设置有与音频编解码器的个数相同的音频输出端接口，因此本实用新型能够同时可以选择的搭配多路语音信号输出。

附图说明

图1为本实用新型的结构示意图；

图2为本实用新型的电路连接框图。

图中的附图标记含义如下：

10—音频输入端接口单元 20—音频编解码器单元

21～28—第一音频编解码器～第八音频编解码器

30—逻辑控制单元 40—混音单元

50—音频输出端接口单元 60—外部控制接口

A～H—第一音频输入端接口～第八音频输入端接口

A1～H1—第一音频输入端接口～第八音频输入端接口

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1、2所示，一种基于FPGA的多通道矩阵数字混音系统包括音频输入端接口单元10、音频编解码器单元20、逻辑控制单元30、混音单元40以及音频输出端接口单元50，所述音频输入端接口单元10的输入端连接音频输入信号，音频输入端接口单元10的输出端连接音频编解码器单元20的输入端，所述音频编解码器单元20与混音单元40之间双向通信连接，所述混音单元40的输入端、音频编解码器单元20的输入端均连接逻辑控制单元30的输出端，所述音频编解码器单元20的输出端连接音频输出端接口单元50的输入端，所述逻辑控制单元30的输入端连接有外部控制接口60。

所述音频编解码器单元20包括8个音频编解码器，分别为第一音频编解码器21、第二音频编解码器22、第三音频编解码器23、第四音频编解码器24、第五音频编解码器25、第六音频编解码器26、第七音频编解码器27、第八音频编解码器28，八个所述音频编解码器的输入端均连接音频输入端接口单元10的输出端，八个所述音频编解码器均与混音单元40之间双向通信连接，八个音频编解码器的输入端均连接逻辑控制单元30的输出端，八个音频编解码器的输出端均连接音频输出端接口单元50的输入端。

所述音频输入端接口单元10设置有8个音频输入端接口，分别为第一音频输入端接口A、第二音频输入端接口B、第三音频输入端接口C、第四音频输入端接口D、第五音频输入端接口E、第六音频输入端接口F、第七音频输入端接口G、第八音频输入端接口H，8个所述音频输入端接口的输入端均连接音频输入信号，8个所述音频输入端接口的输出端分别连接8个音频编解码器的输入端；所述音频输出端接口单元50设置有8个音频输出端接口，分别为第一音频输出端接口A1、第二音频输出端接口B1、第三音频输出端接口C1、第四音频输出端接口D1、第五音频输出端接口E1、第六音频输出端接口F1、第七音频输出端接口G1、第八音频输出端接口H1，一个所述音频输出端接口的输入端与一个所述音频编解码器的输出端对应连接。

所述逻辑控制单元30和混音单元40的型号均为美国ALTERA公司生产的EP4CE30芯片；所述音频编解码器的型号为WM8731芯片，WM8731芯片具备高信噪比、宽动态、抗干扰能力强的特性。

所述逻辑控制单元30的输出端通过控制总线连接音频编解码器的输入端。

所述混音单元40与音频编解码器之间通过数据总线双向通信连接。

本实用新型在使用时，可以与现有技术中的软件配合来进行使用。下面结合现有技术中的软件对本实用新型的工作原理进行描述，但是必须指出的是：与本实用新型相配合的软件不是本实用新型的创新部分，也不是本实用新型的组成部分。

当混音系统的音频输入端接口单元10的输入端连接音频输入信号后，音频输入信号进入音频编解码器单元20中，音频编解码器单元20按照逻辑控制单元30所指定的方式进行编码采样，音频编解码器单元20对音频输入信号进行模数转换，再将得到的数字信号传输至混音单元40中，混音单元40按照逻辑控制单元30发出的混音组合指令进行分组混音，再将混音结果输出到指定的音频编解码器单元20中的某个音频编解码器，所述编解码器对数字信号进行数模转换，完成解码的模拟信号随着导线传递到音频输出端接口单元50的输入端，音频输出端接口单元50的输出端输出混音信号。

所述WM8731芯片上电后等待逻辑控制单元30的初始化，即通过I2C BUS总线设置音频编解码器内部的寄存器，主要配置音频编解码器左声道输入、右声道输入、左声道输出、右声道输出、模拟信号路径控制、数字信号路径控制、电源控制、数字音频接口控制、采样控制以及主动DSP控制。