一种视频叠加模块的制作方法

本实用新型属于计算机显示技术领域，特别是一种视频叠加模块。

背景技术：

现有的工程应用中，显示器显示的信号来自于电视视频信号，或者来自于VGA视频信号。上述两种信号均是单独的输入并进行显示，二者不会进行融合。

但是在一些工程应用场合，需要实现复合视频信号在VGA视频信号上的叠加显示，同时还要求对显示窗口的位置、显示窗口的大小进行任意设置。

但是目前还没有具备相同功能的类似模块，现有技术中尚无一种视频叠加模块。

技术实现要素：

本实用新型提供了一种视频叠加模块。

实现本实用新型目的的技术解决方案为：一种视频叠加模块，包括处理器模块、电视视频解码器、电视视频缓存模块、VGA视频解码器、VGA视频缓存模块、串口接口电路、LVDS驱动电路和电源；

所述电视视频解码器、电视视频缓存模块、VGA视频解码器、VGA视频缓存模块、串口接口电路、LVDS驱动电路均与处理器模块相连；其中电视视频解码器将接收到的电视视频信号解码后传输给处理器模块；VGA视频解码器将接收到的VGA视频信号解码后传输给处理器模块；串口接口电路接收外界输入的串口控制信号，并传输给处理器模块；处理器模块通过LVDS驱动电路与显示屏相连，对显示屏进行控制；电源模块为上述各模块供电。

优选的，所述串口接口电路采用RS-232串口电路。

优选的，所述处理器模块包括通讯控制模块、VGA视频采集模块、VGA视频存储模块、电视视频采集模块、电视视频存储模块、LVDS刷新时序模块；所述通讯控制模块通过VGA视频采集模块与VGA视频存储模块相连，通讯控制模块还通过电视视频采集模块与电视视频存储模块相连，VGA视频存储模块和电视视频存储模块均与LVDS刷新时序模块相连。

优选的，所述电视视频采集模块与电视视频解码器相连，VGA视频采集模块与VGA视频解码器相连，电视视频存储模块与电视视频缓存模块相连，VGA视频存储模块与VGA视频缓存模块相连，LVDS刷新时序模块与LVDS驱动电路相连，通讯控制模块与串口接口电路相连。

优选的，所述处理器模块采用FPGA芯片。

优选的，所述电源模块采用直流电源。

优选的，所述处理器模块FPGA芯片的型号为EP2C5Q208C8N。

本实用新型与现有技术相比，其显著优点为：1)本实用新型的视频叠加处理模块结构简单，便于实施，可以对电视视频信号和VGA视频信号进行叠加；2)本模块可在计算机系统的VGA视频信号上叠加一路复合视频信号，对计算机系统资源占用少，增加系统的显示特性。

附图说明

图1为本实用新型的视频叠加模块整体结构图。

图2为本实用新型的视频叠加模块内部原理图。

具体实施方式

结合附图，本实用新型的一种视频叠加模块，包括处理器模块、电视视频解码器、电视视频缓存模块、VGA视频解码器、VGA视频缓存模块、串口接口电路、LVDS驱动电路和电源；

所述电视视频解码器、电视视频缓存模块、VGA视频解码器、VGA视频缓存模块、串口接口电路、LVDS驱动电路均与处理器模块相连；其中电视视频解码器将接收到的电视视频信号解码后传输给处理器模块；VGA视频解码器将接收到的VGA视频信号解码后传输给处理器模块；串口接口电路接收外界输入的串口控制信号，并传输给处理器模块；处理器模块通过LVDS驱动电路与显示屏相连，对显示屏进行控制；电源模块为上述各模块供电。

所述串口接口电路采用RS-232串口电路。

所述处理器模块包括通讯控制模块、VGA视频采集模块、VGA视频存储模块、电视视频采集模块、电视视频存储模块、LVDS刷新时序模块；所述通讯控制模块通过VGA视频采集模块与VGA视频存储模块相连，通讯控制模块还通过电视视频采集模块与电视视频存储模块相连，VGA视频存储模块和电视视频存储模块均与LVDS刷新时序模块相连。

所述电视视频采集模块与电视视频解码器相连，VGA视频采集模块与VGA视频解码器相连，电视视频存储模块与电视视频缓存模块相连，VGA视频存储模块与VGA视频缓存模块相连，LVDS刷新时序模块与LVDS驱动电路相连，通讯控制模块与串口接口电路相连。

所述处理器模块采用FPGA芯片。

所述电源模块采用直流电源。

所述处理器模块FPGA芯片的型号为EP2C5Q208C8N。

本实用新型通过电视视频解码器，完成输入复合视频信号的数字化，由VGA视频解码器完成VGA视频的数字化；电视视频缓存存储数字化的电视视频数据，VGA视频缓存存储数字化的VGA视频数据。通过RS-232串口来控制复合视频信号叠加窗口的显示位置。LVDS驱动电路实现对LVDS液晶屏的显示驱动。本模块可在计算机系统的VGA视频信号上叠加一路复合视频信号，对计算机系统资源占用少，增加系统的显示特性。

本实用新型实现了在一个LVDS显示屏上叠加显示VGA视频信号以及复合视频信号的功能。本实用新型采用FPGA作为核心处理电路，实现了复合视频输入以及VGA视频输入两种视频信号的叠加显示；本实用新型通过RS-232串口来控制复合视频信号叠加窗口的显示位置。

下面结合实施例对本实用新型做进一步详细的描述。

实施例

一种视频叠加模块，包括处理器模块、电视视频解码器、电视视频缓存模块、VGA视频解码器、VGA视频缓存模块、串口接口电路、LVDS驱动电路和电源；

所述电视视频解码器、电视视频缓存模块、VGA视频解码器、VGA视频缓存模块、串口接口电路、LVDS驱动电路均与处理器模块相连；其中电视视频解码器将接收到的电视视频信号解码后传输给处理器模块；VGA视频解码器将接收到的VGA视频信号解码后传输给处理器模块；串口接口电路接收外界输入的串口控制信号，并传输给处理器模块；处理器模块通过LVDS驱动电路与显示屏相连，对显示屏进行控制；电源模块为上述各模块供电。

所述串口接口电路采用RS-232串口电路。

所述处理器模块包括通讯控制模块、VGA视频采集模块、VGA视频存储模块、电视视频采集模块、电视视频存储模块、LVDS刷新时序模块；所述通讯控制模块通过VGA视频采集模块与VGA视频存储模块相连，通讯控制模块还通过电视视频采集模块与电视视频存储模块相连，VGA视频存储模块和电视视频存储模块均与LVDS刷新时序模块相连。所述电视视频采集模块与电视视频解码器相连，VGA视频采集模块与VGA视频解码器相连，电视视频存储模块与电视视频缓存模块相连，VGA视频存储模块与VGA视频缓存模块相连，LVDS刷新时序模块与LVDS驱动电路相连，通讯控制模块与串口接口电路相连。

所述电源模块采用直流电源。所述处理器模块FPGA芯片的型号为EP2C5Q208C8N。

本实用新型的一种视频叠加模块，采用可编程逻辑器件FPGA作为核心处理电路，通过电视视频解码器以及VGA视频解码器实现复合视频以及VGA视频的数字化，配备了电视视频缓存模块，以存储数字化的电视视频数据，VGA视频缓存模块存储数字化的VGA视频数据，通过可编程逻辑器件FPGA处理产生LVDS刷新时序，并通过外部LVDS驱动电路实现可编程逻辑输出的视频信号的适配处理，实现对LVDS液晶屏的驱动。