一种编码速率的调整方法及装置与流程

本申请涉及无线通信技术领域，尤其涉及一种编码速率的调整方法及装置。

背景技术：

在通话过程中，为了获取较佳的通话效果，需要对编码速率进行调整。

现有技术中，使用自适应多速率(Adaptive Multi-Rate，AMR)协议自带的编码速率自适应调整功能对编码速率进行调整，即接收端根据接收到的信号情况，通过反馈字段编码模式请求(Code Mode Request，CMR)通知发送端进行编码速率调整。具体的，对于某些通信制式，接收端根据测得的载波能量/干扰能量(Carrier/Interference，C/I)信噪比来映射相应的编码速率，然后通过反馈字段CMR通知给网络侧的发送端，发送端采用此编码速率进行编码，其中，所述网络侧的发送端可以为基站，所述接收端可以为用户设备，信噪比映射相应的编码码率时采用的各种门限参数均由发送端下发的，而发送端并不可能完全掌握接收端的情况，只能根据经验值进行设定，对于不同的信道环境，这种门限可能设的不合理，且C/I信噪比只是信号特征的某一方面特征，并不能完全表征信号的质量，因此现有技术中在C/I信噪比映射相应的编码码率过程中可能存在较大的偏差。

综上，采用C/I信噪比映射相应的编码码率存在的偏差，是目前需要解决的问题。

技术实现要素：

本申请提供一种编码速率的调整方法及装置，用以解决现有技术中存在的使用C/I信噪比映射相应的编码码率过程中可能存在较大偏差的问题。

第一方面、本申请提供了一种编码速率的调整方法，该方法包括：接收端确定出接收到的发送端发送的数据的第一载波能量/干扰能量C/I值以及修正值，其中，所述修正值用于修正所述第一C/I值；接收端根据所述第一C/I值以及修正值确定出第二C/I值；接收端根据所述第二C/I值确定出所述第二C/I值对应的编码速率，接收端将确定出的所述第二C/I值对应的编码速率发送给所述发送端，所述发送端接收到所述编码速率后，使用所述编码速率发送新的数据给所述接收端。

本申请实施例中，使用修正后的第二C/I值确定出所述第二C/I值对应的编码速率，比使用实际测量得到的第一C/I值确定出的编码速率偏差小，使用所述第二C/I值对应的编码速率进行数据传输，提高了语音通话效果。

在一种可能的设计中，接收端根据所述第一C/I值以及修正值确定出第二C/I值，包括：接收端将所述第一C/I值与所述修正值的和，确定为所述第二C/I值。

在一种可能的设计中，所述修正值是根据所述数据的误帧率FER动态确定的，其中，所述修正值的初始值可以为0，所述FER可以小于或者等于1％，具体的，可以采用通信中外环功控的方法确定修正值。

在一种可能的设计中，接收端根据所述第二C/I值确定出所述第二C/I值对应的编码速率，包括：

接收端根据所述第二C/I值在预先接收到的C/I值与编码速率对应表中，查找到所述第二C/I值对应的编码速率。

第二方面，本申请提供了一种编码速率的调整装置，所述装置包括：第一确定模块，用于确定出接收到的数据的第一载波能量/干扰能量C/I值以及修正值，其中，所述修正值用于修正所述第一C/I值；第二确定模块，用于根据所述第一C/I值以及修正值确定出第二C/I值；第三确定模块，用于根据所述第二C/I值确定出所述第二C/I值对应的编码速率。

在一种可能的设计中，所述第二确定模块具体用于：将所述第一C/I值与所述修正值的和，确定为所述第二C/I值。

在一种可能的设计中，所述修正值是根据所述数据的误帧率FER动态确定的。

在一种可能的设计中，所述第三确定模块具体用于：根据所述第二C/I值在预先接收到的C/I值与编码速率对应表中，查找到所述第二C/I值对应的编码速率。

第三方面，本申请提供了一种编码速率的调整装置，该装置包括：通信接口、存储器以及处理器，存储器用于存储处理器所需执行的程序代码。通信接口用于接收客户端发送的用户任务。处理器用于执行存储器所存储的程序代码，具体用于执行第一方面或第一方面的任一种设计所述的方法。

第四方面，本申请还提供了一种计算机可读存储介质，用于存储为执行上述第一方面、第一方面的任意一种设计的功能所用的计算机软件指令，其包含用于执行上述第一方面、第一方面的任意一种设计的方法所设计的程序。

附图说明

图1为本申请提供的一种编码速率的调整方法流程图；

图2为本申请提供的第一C/I值与修正值修正后的第二C/I值的关系图；

图3为本申请提供的修改前MOS分与修改后MOS分的关系图；

图4为本申请提供的一种编码速率的调整装置示意图；

图5为本申请提供的另一种编码速率的调整装置示意图。

具体实施方式

为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。

本申请提供一种编码速率的调整方法及装置，用以解决现有技术中存在的使用C/I信噪比映射相应的编码码率过程中可能存在较大偏差的问题。其中，方法和装置是基于同一发明构思的，由于方法及装置解决问题的原理相似，因此装置与方法的实施可以相互参见，重复之处不再赘述。

本申请可以应用于语音通话过程中，用户设备通过接收到的基站发送的数据，确定出编码速率，将确定出的编码速率发送给基站，基站使用确定出的编码速率发送新的数据给所述用户设备，提高了语音通话效果。

本申请中所涉及的多个，是指两个或两个以上。

另外，需要理解的是，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。

下面结合附图对本申请提供的一种编码速率的调整方法进行具体说明。

参见图1，为本申请提供的编码速率的调整方法流程图，该方法包括：

S101，接收端确定出接收到的数据的第一载波能量/干扰能量C/I值以及修正值，其中，所述修正值用于修正所述第一C/I值。

其中，所述修正值是根据所述数据的误帧率FER动态确定的，举例说明，所述FER设置为1％。

S102，接收端根据所述第一C/I值以及修正值确定出第二C/I值。

具体的，接收端将所述第一C/I值与所述修正值的和，确定为所述第二C/I值。

本申请实施例中，假设第一C/I值用Clest表示，代表实际测量得到的解调后的C/I值，修正值用Δ(n)表示，根据甚至的FER的值进行实时调整，第二C/I值用CInorm表示，所述CInorm的计算公式如下：

CInorm＝CIest+Δ(n)

具体的，假设当前FER高于FER设定值1％时，则Δ(n)为负值，将CInorm往下调，获得更低的语音编码码率；假设当前FER低于1％时，则Δ(n)为正值，将CInorm往上调，获得更高的语音编码码率。所述Δ(n)的计算过程如下：

其中，FER设定值为FERtarget＝1％，因子factor＝0.01，FER为当前FER值，Δ(n-1)为Δ(n)的前一时刻的修正值。

举例说明，假设FER的一个统计周期为20ms，发生丢一帧语音帧，则当前FER为1，初始修正值为0，当前修正值

即，Δ(n)将降低0.99dB。

假设FER的一个统计周期为20ms，正确接收一帧语音帧，则当前FER为0，初始修正值为0，当前修正值

即，Δ(n)将升高0.01dB。

本发明实施例在结合实际语音处理时，只要是坏帧指示(Bad Frame Indicator，BFI)帧，都不发声，所以可以将FER理解为BFI帧数/总帧数来统计，而不是根据CRC错的帧统计的。其中，所述统计周期设为参数N，表示N个20ms语音帧统计一次FER，N可以取值1、10、20、或者40。

S103，接收端根据所述第一C/I值以及修正值确定出第二C/I值。

具体的，接收端根据所述第二C/I值在预先接收到的C/I值与编码速率对应表中，查找到所述第二C/I值对应的编码速率。所述编码速率对应表中设置多个不同的门限值，假设编码速率在第一门限值与第二门限值之间时，发送端根据第一编码模式发送数据给接收端，假设编码速率在第二门限值与第三门限值之间时，发送端根据第二编码模式发送数据给接收端，本发明度门限值的设置以及编码模式的选择不做限定。

当实际环境中存在信噪比时，通过修正值修正前的第一C/I值与修正值修正后的第二C/I值的关系，如下图2所示，其中，横轴为实际环境中存在的信噪比，纵轴为确定出的信噪比。

修正前与修正后的语音通信质量的MOS分如图3所示，横轴为实际环境中存在的信噪比，纵轴为MOS分。

基于与方法实施例同样的发明构思，本申请还提供了一种编码速率的调整装置，如图4所示，该装置包括：

第一确定模块401，用于确定出接收到的数据的第一载波能量/干扰能量C/I值以及修正值，其中，所述修正值用于修正所述第一C/I值。

第二确定模块402，用于根据所述第一C/I值以及修正值确定出第二C/I值。

第三确定模块403，用于根据所述第二C/I值确定出所述第二C/I值对应的编码速率。

可选的，所述第二确定模块具体用于：将所述第一C/I值与所述修正值的和，确定为所述第二C/I值。

可选的，所述修正值是根据所述数据的误帧率FER动态确定的。

可选的，所述第三确定模块具体用于：根据所述第二C/I值在预先接收到的C/I值与编码速率对应表中，查找到所述第二C/I值对应的编码速率。

本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，另外，在本申请各个实施例中的各功能模块可以集成在一个处理器中，也可以是单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

其中，集成的模块既可以采用硬件的形式实现时，如图5所示，编码速率的调整装置可以包括处理器502。上述模块对应的实体的硬件可以为处理器502。处理器502，可以是一个中央处理模块(英文：central processing unit，简称CPU)，或者为数字处理模块等等。编码速率的调整装置还可以包括通信接口501，处理器502通过通信接口501接收数据，该装置还包括：存储器503，用于存储处理器502执行的程序。存储器503可以是非易失性存储器，比如硬盘(英文：hard disk drive，缩写：HDD)或固态硬盘(英文：solid-state drive，缩写：SSD)等，还可以是易失性存储器(英文：volatile memory)，例如随机存取存储器(英文：random-access memory，缩写：RAM)。存储器503是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。

处理器502用于执行存储器503存储的程序代码，具体用于执行图1所示实施例所述的方法。可以参见图1所示实施例所述的方法，本申请在此不再赘述。

本申请实施例中不限定上述通信接口501、处理器502以及存储器503之间的具体连接介质。本申请实施例在图5中以存储器503、处理器502以及通信接口501之间通过总线504连接，总线在图5中以粗线表示，其它部件之间的连接方式，仅是进行示意性说明，并不引以为限。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图5中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

本发明实施例还提供了一种计算机可读存储介质，用于存储为执行上述处理器所需执行的计算机软件指令，其包含用于执行上述处理器所需执行的程序。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。